CN104484258A - 一种多处理器的同步调试支持电路 - Google Patents

一种多处理器的同步调试支持电路 Download PDF

Info

Publication number
CN104484258A
CN104484258A CN201410741276.5A CN201410741276A CN104484258A CN 104484258 A CN104484258 A CN 104484258A CN 201410741276 A CN201410741276 A CN 201410741276A CN 104484258 A CN104484258 A CN 104484258A
Authority
CN
China
Prior art keywords
target machine
debugging
target
dif
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410741276.5A
Other languages
English (en)
Inventor
陈益
程俊强
解文涛
夏德天
马小博
徐奡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC No 631 Research Institute
Original Assignee
AVIC No 631 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC No 631 Research Institute filed Critical AVIC No 631 Research Institute
Priority to CN201410741276.5A priority Critical patent/CN104484258A/zh
Publication of CN104484258A publication Critical patent/CN104484258A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提出一种多处理器的同步调试支持电路，包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；本发明的多处理器的同步调试支持电路，配合操作系统以及开发环境使得系统综合调试人员可以在同一时刻实时观察系统中所有目标机的运行状态，满足系统综合开发人员对同步开发调试的需求。

Description

一种多处理器的同步调试支持电路
技术领域
本发明属于飞行器管理系统设计技术，尤其是一种多处理器的同步调试支持电路。
背景技术
目前国外新一代飞机的设计中，采用综合化飞行器管理计算机系统综合管理包括飞行控制、发动机控制、机电公共设备管理等飞机平台的功能。典型的飞行器管理计算机系统逻辑结构如图1所示。典型的系统开发调试模型如图2所示。其中目标机个数和处理器个数均可以配置。
对于系统综合人员来说，常规的综合调试技术所存在的主要问题是，多个并行工作的独立目标机运行着系统级容错的软件，调试过程中无法同时启动和停止系统应用软件。在开发过程中如果要停止所有目标机的应用，开发人员只能顺序地逐个进行，这就引发了调用延迟问题。调试延迟会导致很难找到发生问题的确切位置，特别是当运行在不同目标机之中的应用存在相互依赖性的时候，这个问题就更为突出。
发明内容
为了解决背景技术中所存在的技术问题，本发明提出一种多处理器的同步调试支持电路，配合操作系统以及开发环境使得系统综合调试人员可以在同一时刻实时观察系统中所有目标机的运行状态，满足系统综合开发人员对同步开发调试的需求。
本发明的技术解决方案是：一种多处理器的同步调试支持电路，其特征在于：包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；所述驻留在开发环境内的同步调试支持电路主要包括：
GSE输出：地面调试使能信号，“地/开”信号，接地表示地面调试使能，断开表示地面调试禁止；
DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表示不复位，低信号表示复位；
DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处理器运行不受影响，低信号表示目标处理器运行停止/重启；
SBO_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；
SBO_OUT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；
调试通讯接口：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或者其它通用通讯接口；
所述驻留在目标机内的同步调试支持电路包括多个目标机，目标机包括双处理模块，双处理模块包括两个目标处理器，两个目标处理器均与驻留在开发环境内的同步调试支持电路通信，所述处理器包括复位逻辑、GSE输出、DIF_RESET输出、DIF_ATT1、DIF_ATT2、SBO_OUT输出。
上述驻留在目标机内的同步调试支持电路中GSE接地时，所有的同步调试信号有效；DIF_RESET输出低，对所有目标机复位；DIF_ATT1和DIF_ATT2同时输出低，所有目标机进入SMI中断，进入人机交互检查状态。
上述目标处理器分为两组，在运行的状态下，DIF_ATT1或DIF_ATT2输出低，同时停止同一组处理器的运行，对应的目标机进入SMI中断，进入人机交互检查状态；
上述目标机运行状态下，第一处理器运行到断点，进入中断服务程序，将SBO_OUT输出低，进入人机交互检查状态，其它处理器通过SBO_IN进入SMI中断，进入人机交互检查状态。
本发明设计一种多处理器同步调试支持电路，通过开发环境和多余度目标机之间的互连，支持系统综合调试人员在同一时刻实时观察系统中所有目标机的运行状态。同步调试支持电路包括驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路。
本发明从VMC的角度出发，给出了面向高可靠容错计算机系统的同步开发调试接口的硬件设计方法，这些方法并不局限于在VMC中使用，可以被其他具有多余度同步运行需求的高可靠嵌入式控制系统所采用。
附图说明
图1是现有技术飞行器管理计算机逻辑结构示意图；
图2是现有技术的系统开发调试结构示意图；
图3是本发明同步调试外部硬件接口互连示意图；
图4是本发明驻留在开发环境内的同步调试支持电路示意图；
图5是本发明驻留在目标机内的同步调试支持电路示意图。
具体实施方式
本发明多处理器的同步调试支持电路开发环境与目标机之间的同步调试外部硬件接口信号包括GSE、DIF_RESET、DIF_ATT1、DIF_ATT2、SBO_IN_VMCA、SBO_OUT_VMCA、SBO_IN_VMCB、SBO_OUT_VMCB、SBO_IN_VMCC、SBO_OUT_VMCC、调试通讯接口。其互联关系见表1。互连关系如图3所示。
表1典型开发环境与目标机之间的互联关系
序号 开发环境 目标机1 目标机2 目标机3
1 GSE GSE_IN GSE_IN GSE_IN
2 DIF_RESET 复位逻辑_IN 复位逻辑_IN 复位逻辑_IN
3 DIF_ATT1 ATT1_IN ATT1_IN ATT1_IN
4 DIF_ATT2 ATT2_IN ATT2_IN ATT2_IN
5 SBO_IN_VMCA SBO_OUT
6 SBO_OUT_VMCA SBO_IN
7 SBO_IN_VMCB SBO_OUT
8 SBO_OUT_VMCB SBO_IN
9 SBO_IN_VMCC SBO_OUT
10 SBO_OUT_VMCC SBO_IN
11 调试通讯接口 调试通讯接口 调试通讯接口 调试通讯接口
参见图4，驻留在开发环境内的同步调试支持电路主要包括：
1)GSE输出：地面调试使能信号，“地/开”信号，接地表示地面调试使能，断开表示地面调试禁止。
2)DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表示不复位，低信号表示复位。
3)DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处理器运行不受影响，低信号表示目标处理器运行停止/重启。
4)SBO_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止。
5)SBO_OUT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止。
6)调试通讯接口：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或者其它通讯接口。
驻留在开发环境内的同步调试支持电路包括对以上信号的处理，生成相应的复位或中断信号，与通讯消息一起支持同步调试。
驻留在目标机内的同步调试支持电路如图5所示。
通过这些信号，基本的同步调试功能的实现可采用：
1)只有在地面支持状态，同步调试功能才能起作用：GSE接地时，所有的同步调试信号才有效；
2)同时对所有的目标处理器进行复位：DIF_RESET输出低，可以对所有目标机复位；
3)在目标机运行的状态下，同时停止所有目标机的运行，支持开发综合人员检查同一时间点上所有目标机的状态：DIF_ATT1和DIF_ATT2同时输出低，所有目标机进入SMI中断，进入人机交互检查状态；
4)目标处理器可分为两组，在运行的状态下，同时停止同一组处理器的运行，支持开发综合人员检查同一时间点上同一组处理器的状态：DIF_ATT1或DIF_ATT2输出低，对应的目标机进入SMI中断，进入人机交互检查状态；
5)在目标机运行的状态下，任何一台目标机的第一处理器(即双处理器模块1的处理器1)的运行到断点而停止，其它处理器也随之停止，支持开发综合人员检查第一处理器停止时，其它处理器的状态：第一处理器运行到断点，进入中断服务程序，将SBO_OUT输出低，然后进入人机交互检查状态，其它处理器通过SBO_IN进入SMI中断，进入人机交互检查状态。

Claims (4)

1.一种多处理器的同步调试支持电路，其特征在于：包括驻留在开发环境内的同步调试支持电路、驻留在目标机内的同步调试支持电路，所述驻留在开发环境内的同步调试支持电路以及驻留在目标机内的同步调试支持电路相互通信；所述驻留在开发环境内的同步调试支持电路主要包括：
GSE输出：地面调试使能信号，“地/开”信号，接地表示地面调试使能，断开表示地面调试禁止；
DIF_RESET输出：目标机复位信号，差分信号，断开或高信号表示不复位，低信号表示复位；
DIF_ATT输出：目标机运行停止/重启信号，差分信号，断开或高信号表示目标处理器运行不受影响，低信号表示目标处理器运行停止/重启；
SBO_IN(3)输入：目标机发起的要求其它目标机运行停止输入信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；
SBO_OUT(3)输出：目标机发起的要求其它目标机运行停止输出信号，断开或高信号表示不要求其它目标机运行停止，低信号表示要求其它目标机运行停止；
调试通讯接口：开发环境与目标机的通讯总线，可以是RS232、RS422、以太网、或者其它通用通讯接口；
所述驻留在目标机内的同步调试支持电路包括多个目标机，目标机包括双处理模块，双处理模块包括两个目标处理器，两个目标处理器均与驻留在开发环境内的同步调试支持电路通信，所述处理器包括复位逻辑、GSE输出、DIF_RESET输出、DIF_ATT1、DIF_ATT2、SBO_OUT输出。
2.根据权利要求1所述的多处理器的同步调试支持电路，其特征在于：所述驻留在目标机内的同步调试支持电路中GSE接地时，所有的同步调试信号有效；DIF_RESET输出低，对所有目标机复位；DIF_ATT1和DIF_ATT2同时输出低，所有目标机进入SMI中断，进入人机交互检查状态。
3.根据权利要求1所述的多处理器的同步调试支持电路，其特征在于：所述目标处理器分为两组，在运行的状态下，DIF_ATT1或DIF_ATT2输出低，同时停止同一组处理器的运行，对应的目标机进入SMI中断，进入人机交互检查状态。
4.根据权利要求1所述的多处理器的同步调试支持电路，其特征在于：所述目标机运行状态下，第一处理器运行到断点，进入中断服务程序，将SBO_OUT输出低，进入人机交互检查状态，其它处理器通过SBO_IN进入SMI中断，进入人机交互检查状态。
CN201410741276.5A 2014-12-05 2014-12-05 一种多处理器的同步调试支持电路 Pending CN104484258A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410741276.5A CN104484258A (zh) 2014-12-05 2014-12-05 一种多处理器的同步调试支持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410741276.5A CN104484258A (zh) 2014-12-05 2014-12-05 一种多处理器的同步调试支持电路

Publications (1)

Publication Number Publication Date
CN104484258A true CN104484258A (zh) 2015-04-01

Family

ID=52758802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410741276.5A Pending CN104484258A (zh) 2014-12-05 2014-12-05 一种多处理器的同步调试支持电路

Country Status (1)

Country Link
CN (1) CN104484258A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802806A (zh) * 2017-01-17 2017-06-06 泰康保险集团股份有限公司 用于集成软件开发环境的方法及装置
CN108388228A (zh) * 2018-02-01 2018-08-10 北京东土科技股份有限公司 一种针对多通道嵌入式控制系统的同步调试方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365624A (zh) * 2009-04-08 2012-02-29 飞思卡尔半导体公司 多处理器数据处理系统中的调试信令

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365624A (zh) * 2009-04-08 2012-02-29 飞思卡尔半导体公司 多处理器数据处理系统中的调试信令

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈益等: "多通道飞控计算机软件的调试支持", 《航空计算技术》, vol. 32, no. 2, 30 June 2002 (2002-06-30), pages 28 - 30 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106802806A (zh) * 2017-01-17 2017-06-06 泰康保险集团股份有限公司 用于集成软件开发环境的方法及装置
CN106802806B (zh) * 2017-01-17 2021-01-15 泰康保险集团股份有限公司 用于集成软件开发环境的方法及装置
CN108388228A (zh) * 2018-02-01 2018-08-10 北京东土科技股份有限公司 一种针对多通道嵌入式控制系统的同步调试方法和装置
CN108388228B (zh) * 2018-02-01 2020-06-16 北京东土科技股份有限公司 一种针对多通道嵌入式控制系统的同步调试方法和装置

Similar Documents

Publication Publication Date Title
CN105279438B (zh) 互连数据总线中的安全节点
CN111352338B (zh) 一种双余度飞控计算机及余度管理方法
CN104050061B (zh) 一种基于PCIe总线多主控板冗余备份系统
CN106843038A (zh) 一种遥感卫星图像处理载荷多任务主控系统
CN109634171B (zh) 双核双锁步二取二架构及其安全平台
CN104125049A (zh) 一种基于brickland平台的pcie设备冗余实现方法
CN107450987A (zh) 一种高可用的异构服务器
CN103853622A (zh) 一种互为备份的双余度控制方法
CN105760241A (zh) 一种内存数据导出方法和系统
CN103853147B (zh) 一种嵌入式系统的在线调试系统
CN104199353A (zh) 一种冷备份与热备份组合的双主机指挥控制系统
CN105281949A (zh) 混合存储模式中主机的隔离方法和隔离装置
CN104484258A (zh) 一种多处理器的同步调试支持电路
CN103019908A (zh) 一种基于多总线下vxworks多任务监控技术的方法
CN103678236A (zh) 一种基于vpx的多总线试验平台的设计方法
CN114355802A (zh) 一种多核并起的处理器同步调试方法
CN103885421A (zh) 一种标准总线控制器
CN202583865U (zh) 一种双余度控制电路
Wang et al. Research on the reliability analysis of the integrated modular avionics system based on the AADL error model
CN106815093B (zh) 一种基于国产龙芯处理器间互连的计算机故障容错装置
CN110879549A (zh) 一种基于交叉互比方法的余度测量架构及余度管理方法
CN204256727U (zh) 一种多机远程调试精确同步系统
CN206224300U (zh) 一种基于COM Express的LRM主处理模块
CN111581058B (zh) 故障管理方法、装置、设备及计算机可读存储介质
CN103064751B (zh) 一种消除航空电子设备rs232串口干扰的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150401