CN110597124A - 一种硬件冗余的通信架构 - Google Patents

一种硬件冗余的通信架构 Download PDF

Info

Publication number
CN110597124A
CN110597124A CN201910878671.0A CN201910878671A CN110597124A CN 110597124 A CN110597124 A CN 110597124A CN 201910878671 A CN201910878671 A CN 201910878671A CN 110597124 A CN110597124 A CN 110597124A
Authority
CN
China
Prior art keywords
master
slave
module
hardware
fpga module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910878671.0A
Other languages
English (en)
Inventor
陈龙
李响
周强
仲浩
周谷庆
赵玉灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NR Electric Co Ltd
NR Engineering Co Ltd
State Grid Electric Power Research Institute
Original Assignee
NR Electric Co Ltd
NR Engineering Co Ltd
State Grid Electric Power Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NR Electric Co Ltd, NR Engineering Co Ltd, State Grid Electric Power Research Institute filed Critical NR Electric Co Ltd
Priority to CN201910878671.0A priority Critical patent/CN110597124A/zh
Publication of CN110597124A publication Critical patent/CN110597124A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24182—Redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种硬件冗余的通信架构，包括两路相互独立的硬件接口：第一、二硬件接口、主从FPGA模块和主从DSP模块；外部双通道物理接口分别对应连接第一、二硬件接口，第一、二硬件接口分别对应连接主FPGA模块和从FPGA模块；主从FPGA模块分别对应连接主从DSP模块；主从FPGA模块之间、主从DSP模块之间均通过高速数据冗余通道进行数据交互，主FPGA和主DSP之间通过高速总线实现数据交互，从FPGA和从DSP之间通过高速总线进行数据交互。本发明的通信架构，能够在单设备上实现双链路双系统独立运行，同时互为冗余互相监视，抗硬件异常的能力大大提高，通信速度和实时性相对传统现场总线明显提升。

Description

一种硬件冗余的通信架构
技术领域
本发明涉及工业通信领域，具体涉及一种硬件冗余的通信架构。
背景技术
很多重要的工业通信现场，例如电力系统控制保护、石油化工以及冶金船舶等行业，通信系统的设计都需要考虑冗余，避免因部分硬件通道异常导致系统运行故障。
目前的冗余通信设计，一部分是基于现场总线实现，另一部分是通过两套独立的通信系统来实现，前者的实时性低，通信速度受限，不适合有些对实时性要求很高的场合，比如直流输电控制保护应用，后者的成本高功耗大可靠性低，且结构复杂，不利于现场安装和成本优化。
发明内容
本发明的目的，在于提供一种高可靠性硬件冗余的通信架构，克服现有的冗余通信硬件结构复杂、系统实时性低成本高功耗大的问题。
为了达到上述目的，本发明所采用的技术方案是：
一种硬件冗余的通信架构，所述通信架构中的内部数据处理系统包括两路相互独立的硬件接口：第一硬件接口和第二硬件接口、主从FPGA模块和主从DSP模块；外部双通道物理接口分别对应连接第一硬件接口和第二硬件接口，第一硬件接口和第二硬件接口分别对应连接主FPGA模块和从FPGA模块；主从FPGA模块分别对应连接主从DSP模块；主从FPGA模块之间、主从DSP模块之间均通过高速数据冗余通道进行数据交互，主FPGA和主DSP之间通过高速总线实现数据交互，从FPGA和从DSP之间通过高速总线进行数据交互；外部通信数据通过相互独立的硬件接口进出内部数据处理系统，信号的前端处理由主从FPGA模块完成，信号的后端处理由主从DSP模块完成。
进一步地，所述主FPGA模块和主DSP模块作为主系统，从FPGA模块和从DSP模块作为从系统，双通道双系统独立运行；主从DSP获取双通道的数据完成双通道的数据备份，一路通道发生异常时通过冗余通道从对侧获取数据。
进一步地，所述主从FPGA模块之间、主从DSP模块之间通过高速数据冗余通道进行数据交互后互相校验，确保系统数据的正确性。
进一步地，所述双通道双系统运行时互相监视，通道异常时实时提供系统监视和报警信息。
进一步地，所述硬件接口和主从FPGA模块之间的通讯使用低功耗LVDS标准直接驱动实现。
进一步地，所述主从FPGA模块之间、主从DSP模块之间的高速数据冗余通道通过高速串行总线实现。
进一步地，所述高速串行总线包括：PCIE总线、SATA总线、SRIO总线。。
进一步地，所述主从FPGA模块使用相同型号的FPGA芯片。
进一步地，所述主从DSP模块使用相同型号的多核DSP芯片。
本发明的有益效果是：本发明的高可靠性硬件冗余的通信架构设计，能够在单设备上实现双链路双系统独立运行，同时又能够互为冗余互相监视，抗硬件异常的能力大大提高，通信速度和实时性相对传统现场总线提升明显，并且结构简单，减少了现场的装置数量，大大降低了安装和系统成本，具有很好的系统可靠性、经济性和稳定性，应用前景广阔。
附图说明
图1是本发明的硬件冗余的通信架构的实施例。
具体实施方式
下面将结合说明书附图，对本发明作进一步的说明。
如图1所示，为本发明提供的一种硬件冗余的通信架构的实施例，所述通信架构中的内部数据处理系统包括两路相互独立的硬件接口：第一硬件接口和第二硬件接口、主从FPGA模块和主从DSP模块；外部双通道物理接口分别对应连接第一硬件接口和第二硬件接口，第一硬件接口和第二硬件接口分别对应连接主FPGA模块和从FPGA模块；主从FPGA模块分别对应连接主从DSP模块；主从FPGA模块之间、主从DSP模块之间均通过高速数据冗余通道进行数据交互，主FPGA和主DSP之间通过高速总线实现数据交互，从FPGA和从DSP之间通过高速总线进行数据交互；外部通信数据通过相互独立的硬件接口进出内部数据处理系统，信号的前端处理由主从FPGA模块完成，信号的后端处理由主从DSP模块完成。本实施例中的各模块均位于单设备中。
上述实施例中，所述主FPGA模块和主DSP模块作为主系统，从FPGA模块和从DSP模块作为从系统，双通道双系统独立运行；主从DSP获取双通道的数据完成双通道的数据备份，一路通道发生异常时通过冗余通道从对侧获取数据。
上述实施例中，所述硬件接口和主从FPGA模块之间的通讯使用低功耗LVDS标准直接驱动实现。上述主从FPGA模块之间、主从DSP模块之间的高速数据冗余通道通过高速串行总线实现，兼具数据冗余和监视校验双层功能，例如可以采用PCIE总线、SATA总线、SRIO总线。
优选的，在上述实施例的基础上，所述主从FPGA模块之间、主从DSP模块之间通过高速数据冗余通道进行数据交互后互相校验，确保系统数据的正确性。
优选的，在上述实施例的基础上，所述双通道双系统运行时互相监视，通道异常时实时提供系统监视和报警信息。
优选的，在上述实施例的基础上，主从FPGA模块使用相同型号的FPGA芯片；主从DSP模块使用相同型号的多核DSP芯片。
本发明的高可靠性硬件冗余通信架构设计，结构简单，稳定可靠，大幅提升了传统总线式冗余通信的经济性和可靠性，适用于工业高可靠性应用场合，运行稳定可靠，具有良好的应用前景。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (9)

1.一种硬件冗余的通信架构，其特征在于：所述通信架构中的内部数据处理系统包括两路相互独立的硬件接口：第一硬件接口和第二硬件接口、主从FPGA模块和主从DSP模块；外部双通道物理接口分别对应连接第一硬件接口和第二硬件接口，第一硬件接口和第二硬件接口分别对应连接主FPGA模块和从FPGA模块；主从FPGA模块分别对应连接主从DSP模块；主从FPGA模块之间、主从DSP模块之间均通过高速数据冗余通道进行数据交互，主FPGA和主DSP之间通过高速总线实现数据交互，从FPGA和从DSP之间通过高速总线进行数据交互；
外部通信数据通过相互独立的硬件接口进出内部数据处理系统，信号的前端处理由主从FPGA模块完成，信号的后端处理由主从DSP模块完成。
2.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述主FPGA模块和主DSP模块作为主系统，从FPGA模块和从DSP模块作为从系统，双通道双系统独立运行；主从DSP获取双通道的数据完成双通道的数据备份，一路通道发生异常时通过冗余通道从对侧获取数据。
3.根据权利要求1或2所述的硬件冗余的通信架构，其特征在于：所述主从FPGA模块之间、主从DSP模块之间通过高速数据冗余通道进行数据交互后互相校验，确保系统数据的正确性。
4.根据权利要求2所述的硬件冗余的通信架构，其特征在于：所述双通道双系统运行时互相监视，通道异常时实时提供系统监视和报警信息。
5.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述硬件接口和主从FPGA模块之间的通讯使用低功耗LVDS标准直接驱动实现。
6.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述主从FPGA模块之间、主从DSP模块之间的高速数据冗余通道通过高速串行总线实现。
7.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述高速串行总线包括：PCIE总线、SATA总线、SRIO总线。
8.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述主从FPGA模块使用相同型号的FPGA芯片。
9.根据权利要求1所述的硬件冗余的通信架构，其特征在于：所述主从DSP模块使用相同型号的多核DSP芯片。
CN201910878671.0A 2019-09-18 2019-09-18 一种硬件冗余的通信架构 Pending CN110597124A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910878671.0A CN110597124A (zh) 2019-09-18 2019-09-18 一种硬件冗余的通信架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910878671.0A CN110597124A (zh) 2019-09-18 2019-09-18 一种硬件冗余的通信架构

Publications (1)

Publication Number Publication Date
CN110597124A true CN110597124A (zh) 2019-12-20

Family

ID=68860318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910878671.0A Pending CN110597124A (zh) 2019-09-18 2019-09-18 一种硬件冗余的通信架构

Country Status (1)

Country Link
CN (1) CN110597124A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534887A (zh) * 2021-05-25 2021-10-22 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备
CN116126612A (zh) * 2023-02-17 2023-05-16 苏州天准科技股份有限公司 一种芯片调试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202141905U (zh) * 2011-06-28 2012-02-08 北京荣信慧科科技有限公司 一种基于高速串行通讯的控制系统冗余切换装置
CN205038556U (zh) * 2015-04-24 2016-02-17 北京太速科技有限公司 一种基于双dsp双fpga的vpx多核智能计算硬件平台
CN105929765A (zh) * 2016-07-01 2016-09-07 沈阳远大电力电子科技有限公司 一种冗余控制系统
CN105974245A (zh) * 2016-07-08 2016-09-28 北京四方继保自动化股份有限公司 一种全冗余的合并单元装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202141905U (zh) * 2011-06-28 2012-02-08 北京荣信慧科科技有限公司 一种基于高速串行通讯的控制系统冗余切换装置
CN205038556U (zh) * 2015-04-24 2016-02-17 北京太速科技有限公司 一种基于双dsp双fpga的vpx多核智能计算硬件平台
CN105929765A (zh) * 2016-07-01 2016-09-07 沈阳远大电力电子科技有限公司 一种冗余控制系统
CN105974245A (zh) * 2016-07-08 2016-09-28 北京四方继保自动化股份有限公司 一种全冗余的合并单元装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王鹏彰: "基于双DSP+FPGA的组合导航冗余控制器设计与实现", 《中国优秀硕士学位论文全文数据库（电子期刊）》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534887A (zh) * 2021-05-25 2021-10-22 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备
CN116126612A (zh) * 2023-02-17 2023-05-16 苏州天准科技股份有限公司 一种芯片调试方法

Similar Documents

Publication Publication Date Title
CN110784263B (zh) 一种基于fpga具有冗余功能的光纤传输装置
CN102320318B (zh) Mvb双冗余车门网络系统
CN103455005A (zh) 一种控制器冗余及切换方法
CN101964543B (zh) 一种hvdc换流阀阀基电子设备系统
CN101710376B (zh) 安全计算机3取2表决方法硬件平台
CN110427283B (zh) 一种双余度的燃油管理计算机系统
CN110597124A (zh) 一种硬件冗余的通信架构
CN205016208U (zh) 一种led显示屏电源及信号双备份系统
CN105306352A (zh) 一种工业现场总线协议网关装置
CN212463199U (zh) 一种发送器
CN211149445U (zh) 一种高速数据处理平台
CN110247809B (zh) 双环网控制系统的通信控制方法
CN217767435U (zh) 一种Profibus总线双通道冗余通信模块
CN2864760Y (zh) 柴油机监控电路板
CN104085424A (zh) 车载信号系统安全控制平台
CN104071166B (zh) 2取2车载信号系统安全接口子架及其收纳结构
CN206331418U (zh) 一种基于apci总线的二乘二取二安全控制装置
CN112952778A (zh) 一种基于高速接口扩展的直流控制保护系统
CN111416750A (zh) 一种单网线以太网环网的故障监测系统及其监测方法
CN212033761U (zh) 一种适用于高速电气化铁路的主变保护装置
CN109572751A (zh) 模块化计轴设备及模块化计轴系统
CN202583799U (zh) 一种可热插拔的plc主控制器
CN219812164U (zh) 一种冗余交换机
CN213210748U (zh) Tvp-l2通用产品安全平台
CN215647095U (zh) 安全多点预警监控平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191220