JPH08250818A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08250818A
JPH08250818A JP7957495A JP7957495A JPH08250818A JP H08250818 A JPH08250818 A JP H08250818A JP 7957495 A JP7957495 A JP 7957495A JP 7957495 A JP7957495 A JP 7957495A JP H08250818 A JPH08250818 A JP H08250818A
Authority
JP
Japan
Prior art keywords
layer
photoresist layer
metal layer
forming
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7957495A
Other languages
English (en)
Other versions
JP2822916B2 (ja
Inventor
Ko Kurihara
香 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13693775&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08250818(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7079574A priority Critical patent/JP2822916B2/ja
Publication of JPH08250818A publication Critical patent/JPH08250818A/ja
Application granted granted Critical
Publication of JP2822916B2 publication Critical patent/JP2822916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 高速動作が可能かつ製造コストを低減したフ
リップチップボンディング用半導体装置を提供するこ
と。 【構成】 小さい開口を有するフォトレジスト層２１を
形成し、その全面に金属層２２を形成する。次に、大き
い開口２３ａ、２３ｂを有するフォトレジスト層２３を
形成し、その開口２３ａ、２３ｂにめっきバンプ２３を
形成する。その後、フォトレジスト層２３、金属層２２
の一部、フォトレジスト層２１を除去し、下部に小さく
上部に大きいマッシュルーム形状のめっきバンプ２４を
形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はフリップチッププボンデ
ィング用半導体装置の製造方法、たとえば面発光半導体
レーザ装置のフリップチップボンディング用パッドの製
造方法に関する。
【０００２】
【従来の技術】光情報処理、並列光通信に適した発光装
置として面型に並列配置できる面発光半導体レーザ装置
がある（参照：Jpn Appln. Phys. Vol. 33, pp. 1352-1
356, 1994)。図５〜図７を参照して従来の面発光半導体
レーザ装置の製造方法を説明する。
【０００３】まず、図５の（Ａ）を参照すると、Ｎ型Ｇ
ａＡｓ基板１上に、Ｎ型多層反射層２、Ｎ型Al0.4Ga0.6
Asクラッド層３、Ino.2Ga0.8As活性層４、Ｐ型Al0.4Ga
0.6Asクラッド層５、Ｐ型多層反射層６を順次積層して
ある。また、Ｐ型多層反射層６は１周期を残してエッチ
ングされており、これを覆うようにＡｕＺｎノンアロイ
電極７が形成され、これにより、メサ部９を形成してい
る。さらに、In0.2Ga0.8As活性層４の周囲にＨ+イオン
注入を行って高抵抗領域８を形成し、これにより、電流
狭搾を行う。他方、Ｎ型多層反射層２の上部にＡｕＧｅ
Ｎｉアロイ電極（カソード電極）１０を形成されてい
る。従って、電流は抵抗の高い高抵抗領域８を迂回して
In0.2Ga0.8As活性層４に注入されることになる。
【０００４】次に、図５の（Ｂ）を参照すると、抵抗加
熱蒸着法により全面にめっき電極としての金属層１１を
形成する。
【０００５】次に、図５の（Ｃ）を参照すると、フリッ
プチップボンディング用パッド形成領域であるメサ部９
及びカソード電極１０に対して約５０μｍ□の開口１２
ａ、１２ｂを有するフォトレジスト層１２を形成する。
【０００６】次に、図６の（Ａ）を参照すると、金属層
１１を電極として電解めっきを施し、メサ部９及びカソ
ード１０の上部にめっきバンプ１３を形成する。
【０００７】その後、図６の（Ｂ）に示すごとく、フォ
トレジスト層１２を有機溶剤等で除去する。
【０００８】さらに、図６の（Ｃ）に示すごとく、めっ
きバンプ１３をマスクとしてアルゴンプラズマ等を用い
て金属層１１をエッチングする。これにより、金属層１
１及びめっきバンプ１３よりなるバンプがメサ部９及び
カソード１０に対して形成されることになる。次いで、
裏面を研磨して無反射コーティング層１４を形成する。
【０００９】最後に、図７を参照すると、図６の（Ｃ）
に示す面発光半導体レーザ装置を融点以上に加熱された
半田パンプ１５が設けられたセラミック基板１６に載置
し、めっきバンプ１３を半田バンプ１５に接着させるこ
とにより、フリップチップボンディングによるパッケー
ジングが完了する。
【００１０】
【発明が解決しようとする課題】しかしながら、上述の
従来の面発光半導体レーザ装置においては、めっきバン
プ１３が大きいので、めっきバンプ１３と半導体基板１
との電気容量が大きくなり、従って、ＣＲ時定数が大き
くなり、この結果、高速動作が不可能であるという課題
があった。たとえば、変調速度は２００ＭＨｚ程度と低
かった。また、高速動作を可能にするために、めっきバ
ンプ１３の大きさをたとえば幅Ｗ１＝１５μｍ程度（図
７）にして電気容量を小さくすると、フリップチップボ
ンディング時の位置合わせマージンが小さくなり、この
結果、収率の低下、製造工程の増大から製造コストが上
昇するという課題もある。なお、上述の課題は面発光半
導体レーザ装置以外のフリップチップボンディング用半
導体装置にも言える。
【００１１】従って、本発明の目的は、高速動作が可能
かつ製造コストを低減したフリップチップボンディング
用半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体素子のフリップチップボンディン
グ用パッド形成領域を第１の開口とする第１のフォトレ
ジスト層を形成し、この第１のフォトレジスト層上に金
属層を形成し、この金属層上に第１の開口より大きい第
２の開口を有する第２のフォトレジスト層を形成し、こ
の第２のフォトレジスト層の第２の開口にめっきバンプ
を形成する。次いで、第２のフォトレジスト層を除去
し、めっきバンプをマスクとして金属層を除去し、さら
に、第１のフォトレジスト層を除去するものである。
【００１３】
【作用】上述の手段によれば、めっきバンプは下部で小
さく上部で大きいマッシュルーム形状をなす。従って、
めっきバンプと半導体素子との間の電気容量は小さくな
る。また、めっきバンプの上部が大きいのでフリップチ
ップボンディング時の位置合わせマージンは大きくな
る。
【００１４】
【実施例】図１〜図４は本発明に係る半導体装置の製造
方法の一実施例を示す断面図である。
【００１５】まず、図１の（Ａ）を参照すると、図５の
（Ａ）と同様に、Ｎ型ＧａＡｓ基板１上に、Ｎ型多層反
射層２、Ｎ型Al0.4Ga0.6Asクラッド層５、Ino.2Ga0.8As
活性層４、Ｐ型Al0.4Ga0.6Asクラッド層５、Ｐ型Al0.4G
a0.6Asクラッド層５、Ｐ型多層反射層６を順次積層して
ある。また、Ｐ型多層反射層６は１周期を残してエッチ
ングされており、これを覆うようにＡｕＺｎノンアロイ
電極７が形成され、これにより、メサ部９を形成してい
る。さらに、In0.2Ga0.8As活性層４の周囲にＨ+イオン
注入を行って高抵抗領域８を形成し、これにより、電流
狭搾を行う。他方、Ｎ型多層反射層２の上部にＡｕＧｅ
Ｎｉアロイ電極（カソード電極）１０を形成されてい
る。従って、電流は抵抗の高い高抵抗領域８を迂回して
In0.2Ga0.8As活性層４に注入されることになる。
【００１６】次に、図１の（Ｂ）を参照すると、フリッ
プチップボンディング用パッド形成領域であるメサ部９
及びカソード電極１０に対して約１５μｍ□の開口２１
ａ、２１ｂを有するフォトレジスト層２１を形成する。
このフォトレジスト層２１の厚さはメサ部９の高さとほ
ぼ同一たとえば約２μｍである。次いで、後工程でフォ
トレジスト層２１の脱ガスを防止するために、１２０°
Ｃ、２時間のハードベークを行う。
【００１７】次に、図１の（Ｃ）を参照すると、抵抗加
熱蒸着法により全面にめっき電極としての金属層２２を
形成する。たとえば、金属層２２はＣｒ／Ａｕであっ
て、めっきの均一性を高めるために厚く、他方、剥離が
容易となるように薄くとの兼合いから、約５０〜１５０
μｍ厚さとする。
【００１８】次に、図２の（Ａ）を参照すると、めっき
を選択的に形成するために、メサ部９及びカソード電極
１０に対して約５０μｍ□の開口２３ａ、２３ｂを有す
るフォトレジスト層２３を形成する。このフォトレジス
ト層２３の厚さは後述のめっきバンプの厚さ以上が好ま
しく、たとえば約１０μｍである。
【００１９】次に、図２の（Ｂ）を参照すると、金属層
２２を電極として電解めっきを施し、メサ部９及びカソ
ード１０の上部に厚さ約１０μｍめっきバンプ２４を形
成する。
【００２０】その後、図２の（Ｃ）に示すごとく、フォ
トレジスト層２３を有機溶剤等で除去する。
【００２１】さらに、図３の（Ａ）に示すごとく、めっ
きバンプ２４をマスクとしてアルゴンプラズマ等を用い
て金属層２２をエッチングする。
【００２２】その後、図３の（Ｂ）に示すごとく、フォ
トレジスト層１２を有機溶剤等で除去する。これによ
り、金属層２２及びめっきバンプ２４よりなるバンプが
メサ部９及びカソード１０に対して形成されることにな
る。次いで、裏面を研磨して無反射コーティング層２５
を形成する。
【００２３】最後に、図４を参照すると、図３の（Ｂ）
に示す面発光半導体レーザ装置を融点以上に加熱された
半田パンプ２６が設けられたセラミック基板２７に載置
し、めっきバンプ２４を半田バンプ２６に接着させるこ
とにより、フリップチップボンディングによるパッケー
ジングが完了する。
【００２４】このように、上述の実施例においては、め
っきバンプ２４はマッシュルーム形状で小さくすること
ができるので、半導体基板１との電気容量は小さくでき
る。従って、ＣＲ時定数を小さくでき、この結果、高速
動作が可能となる。たとえば、変調速度は約２ＧＨｚと
することができる。また、めっきバンプ２４の大きさた
とえば幅Ｗ２＝５０μｍ程度（図４）とすることがで
き、従って、フリップチップボンディング時の位置合わ
せマージンを大きくできる。この結果、収率の向上、製
造工程の減少から製造コストを低減できる。
【００２５】なお、上述の実施例は面型光素子として面
発光半導体レーザ装置を例としたが、金属バンプを有す
る半導体装置ならば本発明を適用できる。また、フォト
レジスト層２１、２３の厚さ及び大きさは上述の実施例
に限定されるものではなく、フォトレジスト層２３の開
口２３ａ、２３ｂがフォトレジスト層２１の開口２１
ａ、２１ｂより大きければよい。さらに、アノード電極
にはＡｕＺｎ、カソード電極にはＡｕＧｅＮｉ、めっき
用電極にＣｒ／Ａｕ、めっきにＡｕを用いたが、他の材
料になし得る。
【００２６】
【発明の効果】以上説明したように本発明によれば、高
速動作が可能となりかつ製造コストを低減できる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一実施例
を示す断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施例
を示す断面図である。
【図３】本発明に係る半導体装置の製造方法の一実施例
を示す断面図である。
【図４】本発明に係る半導体装置の製造方法の一実施例
を示す断面図である。
【図５】従来の半導体装置の製造方法を示す断面図であ
る。
【図６】従来の半導体装置の製造方法を示す断面図であ
る。
【図７】従来の半導体装置の製造方法を示す断面図であ
る。
【符号の説明】
１…Ｎ型ＧａＡｓ基板 ２…Ｎ型多層反射層 ３…Ｎ型Al0.4Ga0.6Asクラッド層 ４…In0.2Ga0.8As活性層 ５…Ｐ型Al0.4Ga0.6Asクラッド層 ６…Ｐ型多層反射層 ７…ＡｕＺｎノンアロイ電極 ８…高抵抗領域 ９…メサ部 １０…ＡｕＧｅＮｉアロイ電極（カソード） １１…金属層 １２…フォトレジスト層 １２ａ、１２ｂ…開口 １１…金属層 １２…フォトレジスト層 １３…めっきバンプ １４…無反射コーティング層 １５…半田パンプ １６…セラミック基板 ２２…金属層 ２３…フォトレジスト層 ２３ａ、２３ｂ…開口 ２４…めっきバンプ ２５…無反射コーティング層 ２６…半田バンプ ２７…セラミック基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のフリップチップボンディン
    グ用パッド形成領域を第１の開口（２１ａ、２１ｂ）と
    する第１のフォトレジスト層（２１）を形成する工程
    と、 該第１のフォトレジスト層上に金属層（２２）を形成す
    る工程と、 該金属層上に前記第１の開口より大きい第２の開口（２
    ３ａ、２３ｂ）を有する第２のフォトレジスト層（２
    ３）を形成する工程と、 該第２のフォトレジスト層の第２の開口にめっきバンプ
    （２４）を形成する工程と、 該めっきバンプの形成後に前記第２のフォトレジスト層
    を除去する工程と、 該第２のフォトレジスト層の除去後に前記めっきバンプ
    をマスクとして前記金属層を除去する工程と、 該金属層の除去後に前記第１のフォトレジスト層を除去
    する工程とを具備する半導体装置の製造方法。
  2. 【請求項２】 面発光素子の表面に突出したメサ部
    （９）及び該表面から凹んだカソード部（１０）を第１
    の開口（２１ａ、２１ｂ）とする第１のフォトレジスト
    層（２１）を形成する工程と、 該第１のフォトレジスト層上に金属層（２２）を形成す
    る工程と、 該金属層上に前記第１の開口より大きい第２の開口（２
    ３ａ、２３ｂ）を有する第２のフォトレジスト層（２
    ３）を形成する工程と、 該第２のフォトレジスト層の第２の開口にめっきバンプ
    （２４）を形成する工程と、 前記該めっきバンプの形成後に第２のフォトレジスト層
    を除去する工程と、 該第２のフォトレジスト層の除去後に前記めっきバンプ
    をマスクとして前記金属層を除去する工程と、 該金属層の除去後に前記第１のフォトレジスト層を除去
    する工程とを具備する半導体装置の製造方法。
  3. 【請求項３】 前記第１のフォトレジスト層の厚さが前
    記メサ部の高さにほぼ等しい請求項２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 半導体素子と、 該半導体素子に一部が接続した金属層（２２）と、 該金属層上に設けられためっきバンプ（２４）とを具備
    する半導体装置。
  5. 【請求項５】 表面に突出したメサ部（９）及び該表面
    より凹んだカソード部（１０）を有する面発光素子と、 該面発光素子に一部が接続した金属層（２２）と、 該金属層上に設けられためっきバンプ（２４）とを具備
    する面発光半導体レーザ装置。
JP7079574A 1995-03-10 1995-03-10 半導体装置の製造方法 Expired - Fee Related JP2822916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7079574A JP2822916B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7079574A JP2822916B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08250818A true JPH08250818A (ja) 1996-09-27
JP2822916B2 JP2822916B2 (ja) 1998-11-11

Family

ID=13693775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7079574A Expired - Fee Related JP2822916B2 (ja) 1995-03-10 1995-03-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2822916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0957548A2 (en) * 1998-05-06 1999-11-17 Xerox Corporation Multiple wavelength laser arrays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188684A (ja) * 1989-07-29 1991-08-16 Shimadzu Corp 半導体放射線検出素子アレイおよびはんだバンプの作成方法
JPH04147691A (ja) * 1990-10-11 1992-05-21 Nec Corp レンズ付面発光形半導体レーザユニット
JPH057019A (ja) * 1991-06-27 1993-01-14 Nec Corp 半導体発光素子の製造方法
JPH06295937A (ja) * 1993-03-26 1994-10-21 Nec Corp 光電素子の実装方法
JPH0738196A (ja) * 1993-07-22 1995-02-07 Nec Corp 面発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03188684A (ja) * 1989-07-29 1991-08-16 Shimadzu Corp 半導体放射線検出素子アレイおよびはんだバンプの作成方法
JPH04147691A (ja) * 1990-10-11 1992-05-21 Nec Corp レンズ付面発光形半導体レーザユニット
JPH057019A (ja) * 1991-06-27 1993-01-14 Nec Corp 半導体発光素子の製造方法
JPH06295937A (ja) * 1993-03-26 1994-10-21 Nec Corp 光電素子の実装方法
JPH0738196A (ja) * 1993-07-22 1995-02-07 Nec Corp 面発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0957548A2 (en) * 1998-05-06 1999-11-17 Xerox Corporation Multiple wavelength laser arrays
EP0957548A3 (en) * 1998-05-06 2000-12-27 Xerox Corporation Multiple wavelength laser arrays

Also Published As

Publication number Publication date
JP2822916B2 (ja) 1998-11-11

Similar Documents

Publication Publication Date Title
TWI396304B (zh) 光電組件及其製造方法
US7245646B2 (en) Surface-emitting type semiconductor laser and its manufacturing method, and optical module
JP2002368334A (ja) 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JPH09232632A (ja) 半導体発光素子及びその製造方法
GB2109995A (en) Semiconductor structures and methods of forming such structures
CN109449754B (zh) 一种垂直腔面发射激光器及其制作方法
US6452281B1 (en) Semiconductor integrated circuit and fabrication process therefor
JP2018511948A (ja) モノリシック半導体レーザ素子
US7635869B2 (en) Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip
JPS6159886A (ja) 光半導体装置の製造方法
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
JP2822916B2 (ja) 半導体装置の製造方法
JP2720635B2 (ja) 半導体発光素子の製造方法
CN113284997B (zh) 倒装led芯片及其制备方法
CN115312636A (zh) 一种微发光二极管显示面板及其制造方法
CN113838953A (zh) 一种简易共晶的led芯片结构及其制作方法
JP2810322B2 (ja) 半導体装置の製造方法
CN113690730B (zh) 垂直腔面发射激光器
JPH08125270A (ja) 積層型半導体レーザ
JP2006066411A (ja) 窒化物半導体レーザ素子およびそれを用いた装置
CN116885084B (zh) 一种自带封装基板的led芯片及其制备方法
JPS59165474A (ja) 半導体発光素子
US20230119631A1 (en) Semiconductor device and manufacturing method thereof
CN116565081A (zh) 改善可靠性的发光二极管及其制备方法
JP4140140B2 (ja) 金属バンプの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees