JPH08249091A - データ記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 計算機に電源異常が発生した場合、メモリに
保存されたデータについて、メモリ記憶位置のどこまで
が正常に保存されたかを判定可能とする。 【構成】 計算機システムの動作状態を少なくとも含む
データをメモリに保存し、計算機システムの電源が遮断
されたときでもメモリの保存内容が保持されるデータ記
憶装置において、動作状態のデータは、計算機システム
のデータ入出力動作におけるメモリの記憶位置を指し示
す冗長化されたポインタからなり、電源遮断後、計算機
システムを再動作させるとき、この複数のポインタを比
較し、その比較結果から予め定められた規則に基づい
て、メモリ保存内容が正常か否かを判定し、メモリ保存
内容が正常と判定される場合に、予め定められた規則に
基づいて、メモリにおけるデータの正常保存位置を判定
するデータ記憶装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、計算機システムに用い
られるデータ記憶装置に係り、特に、計算機システムの
動作状態データ等のシステム情報を保持するデータ記憶
装置に関する。

【０００２】

【従来の技術】計算機システムにおいては、故障が発生
した場合、その原因を究明することが非常に困難であ
る。したがって、従来から計算機システムの動作状態、
運転状態、エラー発生状態等の情報を記憶しておき、故
障発生時に、その記憶データを基に故障原因の解析を行
っている。

【０００３】一方、計算機システム運用中に、停電や誤
って電源が遮断される等により、突然電源が落ちること
も起こりうる。このような場合でも各種システム情報は
正常に保持される必要があり、そのため例えばＲＡＭメ
モリ等にバッテリバックアップ回路を設けるなどしてＲ
ＡＭ自体のデータは保存されるようにしている。しか
し、データ書き込み動作中に電源が遮断された場合、電
源遮断時までのデータは保存されているものの、システ
ム復帰後に、実際の書き込み動作がメモリのどの番地ま
で正常に行われたかの判別をすることができない。

【０００４】このような問題を解決するために、従来
は、電源の状態を監視する回路を設け、１次側のＡＣ電
源を常に監視しておき、電源異常を即急に検知するよう
にしていた。

【０００５】

【発明が解決しようとする課題】しかし、電源監視回路
を設けた場合であっても、急激な電源遮断が起こるよう
な場合には、データの正常な保持をするための動作が間
に合わないことがある。また、電源監視回路を設けると
いうことは、計算機システム全体の高価格化を招くこと
になり、低価格，小規模なシステムを構築したい場合
や、電源として市販されている汎用の電源を用いる場合
には上述したような電源異常の検出回路を設けることが
できないという問題点がある。

【０００６】本発明は、このような実情を考慮してなさ
れたもので、計算機システムにおいて電源異常が発生し
た場合、メモリへの保存データが正常に保存されている
か否かを判定し、また、メモリに保存されたデータにつ
いて、メモリ記憶位置のどこまでが正常に保存されたか
を判定可能としたデータ記憶装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、計算機システムの動作
状態データを少なくとも含むデータをメモリに保存し、
計算機システムの電源が遮断されたときでもメモリの保
存内容が保持されるデータ記憶装置において、動作状態
データは、計算機システムのデータ入出力動作における
メモリの記憶位置を指し示す冗長化されたポインタから
なり、電源遮断後に計算機システムを再動作させると
き、この複数のポインタを比較し、その比較結果から予
め定められた規則に基づいて、メモリ保存内容が正常か
否かを判定し、メモリ保存内容が正常と判定される場合
に、予め定められた規則に基づいて、メモリにおけるデ
ータの正常保存位置を判定するデータ記憶装置である。

【０００８】また、請求項２に対応する発明は、請求項
１に対応する発明において、予め定められた規則に基づ
いて、メモリ保存内容が異常と判定された場合に、その
旨を報知するデータ記憶装置である。さらに、請求項３
に対応する発明は、請求項１又は２に対応する発明にお
いて、冗長化されたポインタの数を３以上とするデータ
記憶装置である。

【０００９】

【作用】したがって、まず、請求項１に対応する発明の
データ記憶装置においては、計算機システムの動作状態
データが少なくともメモリに保存されている。ここで、
例えばメモリへの書き込み動作中に計算機システムの電
源が遮断されると、メモリの保存内容は保持される可能
性があるものの、そのままでは、メモリのどの位置まで
書き込みが行われたかがわからない。

【００１０】そこで、メモリの記憶位置を指し示す同一
内容を有する上記動作状態データとしてのポインタを複
数に冗長化する。実際のポインタ書き替え動作は順次行
われるので、各ポインタ内容を比較することにより電源
遮断がどの書き替え動作時に起ったかを判定することが
できる。

【００１１】そこで、このときの予想されるポインタ内
容結果の組み合わせを予め定められた規則として用い、
メモリのどの位置までが正常に記憶されたかを判定す
る。また、このとき、同予め定められた規則を用いて、
メモリ内容が異常となったか否かの判定も合わせて行う
ことができる。

【００１２】また、請求項２に対応する発明のデータ記
憶装置においては、請求項１に対応する発明と同様に作
用する他、メモリ保存内容異常時にその旨を報知するよ
うにしたので、オペレータはメモリ内容が破壊されたこ
とを知ることができる。

【００１３】さらに、請求項３に対応する発明のデータ
記憶装置においては、請求項１又は２に対応する発明と
同様に作用する他、ポインタの冗長数を３以上としたの
で、ポインタ冗長数２では電源遮断時メモリ記憶位置を
知ることができない場合でも、これを多数決の原理を用
いて知ることができる。

【００１４】

【実施例】以下、本発明の実施例について説明する。図
１は本発明に係るデータ記憶装置の一実施例を示す構成
図である。図１において、計算機システムは、システム
バス１と、ＣＰＵ２と、入出力装置３と、データ記憶装
置４と、その他の図示しない周辺要素とによって構成さ
れている。

【００１５】このデータ記憶装置４は、システムバス１
を介してデータ入出力可能なデータ・ポインタ保存部５
と、システムバス１を介してＣＰＵ２より指令を受け、
メモリ内容について比較を行う比較部６と、比較部６の
出力に基づいてデータ・ポインタ保存部５の保持状態に
ついて判定を行う判定部７と、判定部７の出力よりデー
タ保持が異常なときに、その異常を通知する表示部８と
からなっている。

【００１６】データ・ポインタ保存部５は、バッテリバ
ックアップＲＡＭ，フラッシュメモリ等の電源遮断時に
もメモリ内容が保持されるメモリ素子により構成されて
おり、各種データ及びポインタを保存する。このデータ
・ポインタ保存部５は、各種データの他、システム動作
状態、運転状態、エラー発生状況等の情報を保存するよ
うになっている。これらの各種データの保存は、連続し
たメモリ領域、例えばｎ−２番地、ｎ−１番地、ｎ番
地、ｎ＋１番地．．．に順次されるようになっている。

【００１７】このデータ・ポインタ保存部５には、そし
て、上記のデータ保存用領域５ａとは異なるポインタ保
存用領域５ｂに、データ記憶領域の先頭もしくは次に記
憶する場所のアドレス（番地）を指し示すためのポイン
タが保存されている。ここで、ポインタは、冗長化され
ており、データ・ポインタ保存部５内の３ヶ所にポイン
タＰ１，Ｐ２，Ｐ３の３つのポインタが保存されてい
る。

【００１８】本実施例の場合、データは連続領域に格納
されるので、例えば次の記憶アドレスをｎとするとその
ｎ番地記憶の時にポインタはｎ−１となっている。デー
タの入出力の際には、このポインタが用いられる。

【００１９】なお、上記データ保存領域が、不連続とな
る場合には、領域の連続性を保持するためのアドレステ
ーブルが設けられる。比較部６は、例えば電源遮断後、
再立ち上げが行われるとき、ＣＰＵ２からの指令に従っ
てデータ・ポインタ保存部５のポインタＰ１，Ｐ２，Ｐ
３の内容を引数として読み出し、その値を比較する。

【００２０】判定部７は、比較部６の比較結果に基づ
き、電源遮断前に書き込まれたデータがどこまで正常で
あるかの判定を行い、その判定結果に基づいて、ＣＰＵ
への保存正常通知ａ、又は、ＣＰＵへの保存異常通知ｂ
を行う。ここで、ＣＰＵへの保存正常通知ａを行う場合
には、ポインタＰ１，Ｐ２，Ｐ３の修正ｃを伴うときと
伴わないときがあり、一方、ＣＰＵへの保存異常通知ｂ
を行う場合には、表示部８への異常警告出力指令ｄを伴
う。

【００２１】表示部８は、判定部７において、データ・
ポインタ保存部５内容が異常であると判定するとオペレ
ータに対して異常警告表示を行うようになっている。次
に、以上のように構成された本実施例のデータ記憶装置
の動作について説明する。

【００２２】まず、当該計算機システムの正常時におけ
るデータ・ポインタ保存部５に対する入出力動作を図２
を用いて説明する。この計算機システムのデータ・ポイ
ンタ保存部５に対する入出力動作は、データ・ポインタ
保存部５内の連続した領域に対して順次行われる。

【００２３】例えば図２において、データは、ｎ−２番
地、ｎ−１番地、．．．と順次書き込まれている。ここ
で、ＣＰＵ２がｎ−１番地にデータを書き込んだとする
と、このときの各ポインタＰ１，Ｐ２，Ｐ３は、ｎ−１
となり、今書き込みのあったｎ−１番地を指し示す。こ
こで、書き込みは、連続された領域になされているの
で、ポインタ値ｎ−１は、次のデータ書き込み番地ｎを
も指し示していることになる。このようにポインタＰ
１，Ｐ２，Ｐ３と入出力対象アドレス（番地）とが一致
することにより、ＣＰＵ２からデータ・ポインタ保存部
５へのデータ入出力位置情報が確保されている。

【００２４】次に、当該計算機システムの正常時におけ
るデータ・ポインタ保存部５に対するデータ入出力とポ
インタＰ１，Ｐ２，Ｐ３更新動作について図３を用いて
説明する。

【００２５】まず、対象アドレス（番地）のデータを更
新する（ＳＴ１）。次に、ポインタＰ１を更新する。こ
こでは、具体的には、データは連続した領域に書き込ま
れているので、ステップＳＴ１のデータ書き込み番地が
ｎ、すなわち更新前のポインタＰ１がｎ−１であれば、
それに１を加えてＰ１＝ｎとする（ＳＴ２）。

【００２６】さらに、同様にしてポインタＰ２，Ｐ３を
更新する（ＳＴ２，ＳＴ３）。すべてのポインタＰ１，
Ｐ２，Ｐ３が更新された後、ＣＰＵ２は、データ・ポイ
ンタ保存部５の次の番地、ここではｎ＋１番地にデータ
の書き込みを行う（ＳＴ１）。

【００２７】このステップＳＴ１〜ＳＴ３を順次繰り返
すことにより、データの書き込み動作が継続される。さ
らに、電源の遮断等の異常が発生して、計算機システム
が停止した後、再びたち上げを行うときのデータ・ポイ
ンタ保存部５内容の検査及びポインタ修正等の動作につ
いて説明する。

【００２８】まず、３つのポインタＰ１，Ｐ２，Ｐ３よ
りどの番地のデータまでが正常であるか判定できる。図
４はこのときの判定基準表を示す図である。

【００２９】まず、ポインタＰ１，Ｐ２，Ｐ３がすべて
ｎ−１のとき（ケース（１））、図３におけるステップ
ＳＴ４までの動作が終了していることになるから、ｎ−
１番地までのデータが正常であると保証される。また、
ポインタはすべて同じ値であるので、判定部７は、ＣＰ
Ｕ２に対する保存正常通知ａを送出し、ＣＰＵ２はステ
ップＳＴ１から入出力動作を再開する。

【００３０】次に、ポインタＰ２，Ｐ３がｎ−１であっ
てポインタＰ１の内容が破壊されているとき（ケース
（２））、３つのポインタの値の多数決（ｎ−１；２
票、その他；１票）から、図３におけるステップＳＴ２
の途中で動作が停止したことがわかる。したがって、ｎ
番地までのデータが正常であると保証される。そこで、
判定部７は、データ・ポインタ保存部５にポインタＰ
１，Ｐ２，Ｐ３の値をすべてｎに修正するよう指令ｃす
ると共に、ＣＰＵ２に対する保存正常通知ａを送出し、
ＣＰＵ２はステップＳＴ１から入出力動作を再開する。

【００３１】さらに、ポインタＰ１がｎであり、ポイン
タＰ２の内容が破壊され、ポインタＰ３がｎ−１のとき
（ケース（３））、図３におけるステップＳＴ３の途中
で動作が停止したことがわかる。したがって、ｎ番地ま
でのデータが正常であると保証される。そこで、判定部
７は、データ・ポインタ保存部５にポインタＰ１，Ｐ
２，Ｐ３の値をすべてｎに修正するよう指令ｃすると共
に、ＣＰＵ２に対する保存正常通知ａを送出し、ＣＰＵ
２はステップＳＴ１から入出力動作を再開する。

【００３２】さらにまた、ポインタＰ１，Ｐ２がｎであ
ってポインタＰ３の内容が破壊されているとき（ケース
（４））、３つのポインタの値の多数決（ｎ；２票、そ
の他；１票）から、図３におけるステップＳＴ４の途中
で動作が停止したことがわかる。したがって、ｎ番地ま
でのデータが正常であると保証される。そこで、判定部
７は、データ・ポインタ保存部５にポインタＰ１，Ｐ
２，Ｐ３の値をすべてｎに修正するよう指令ｃすると共
に、ＣＰＵ２に対する保存正常通知ａを送出し、ＣＰＵ
２はステップＳＴ１から入出力動作を再開する。

【００３３】なお、ケース（通常）は、電源遮断等がな
い場合の保存状態である。次に、比較部６及び判定部７
等による実際の立ち上げフローを図５の流れ図を用いて
説明する。

【００３４】まず、電源をオンし、計算機システムを再
稼働させたとき、まず、ポインタＰ１，Ｐ２，Ｐ３の値
を比較する（ＳＴ１１）。ここで、Ｐ１＝Ｐ２＝Ｐ３で
あれば（ＳＴ１１）、ＣＰＵ２に保存正常通知ａを行っ
て（ＳＴ１２）、メモリ検査修正動作を終了する。

【００３５】次に、比較結果が、Ｐ１＝Ｐ２、Ｐ１≠Ｐ
３であれば（ＳＴ１３）、すべてのポインタをＰ１の値
にし（ＳＴ１４）、ＣＰＵ２に保存正常通知ａを行って
（ＳＴ１２）、メモリ検査修正動作を終了する。

【００３６】さらに、比較結果が、Ｐ２＝Ｐ３、Ｐ１≠
Ｐ２であれば（ＳＴ１５）、すべてのポインタをＰ２＋
１の値にし（ＳＴ１６）、ＣＰＵ２に保存正常通知ａを
行って（ＳＴ１２）、メモリ検査修正動作を終了する。

【００３７】さらにまた、比較結果が、Ｐ１≠Ｐ２≠Ｐ
３、Ｐ１＝Ｐ３＋１であれば（ＳＴ１７）、すべてのポ
インタをＰ１の値にし（ＳＴ１８）、ＣＰＵ２に保存正
常通知ａを行って（ＳＴ１２）、メモリ検査修正動作を
終了する。

【００３８】一方、比較結果が、Ｐ１≠Ｐ２≠Ｐ３、Ｐ
１≠Ｐ３＋１であれば（ＳＴ１７）、表示部８に対し異
常警告出力指令ｄを出力して（ＳＴ１９）、異常警告の
表示をさせると共に、ＣＰＵ２に保存異常通知ｂを行っ
て（ＳＴ２０）、メモリ検査修正動作を終了する。

【００３９】上述したように、本実施例によるデータ記
憶装置は、ポインタを複数個に冗長し、電源遮断後の再
たち上げ時に、これらポインタの値を比較し、予め定め
られた規則により判断するようにしたので、メモリの保
存が正常であるか否か判断することができ、さらに、メ
モリのどの番地まで正常に保存されているかを判定する
ことができる。

【００４０】したがって、電源電圧低下検出回路を用い
ることなく、確実に、メモリ状態を保持することがで
き、安価で情報保持の確実な計算機システムを構築する
ことができる。また、本実施例の記憶装置を用いること
により、市販された電源をそのまま使用することができ
るので、計算機システムを構築する際の汎用性が高くす
ることができる。

【００４１】また、保存データを冗長化するのではな
く、ポインタのみを冗長化するので、少ないメモリ領域
により上記効果を実現することができる。また、本実施
例によるデータ記憶装置は、メモリ保存内容が異常と判
定されたとき、表示部８から警告表示を行うようにした
ので、オペレータは異常発生時にその旨を知ることがで
きる。

【００４２】さらに、本実施例によるデータ記憶装置
は、ポインタの冗長数を３以上としたので、多数決の原
理を用いて、確実にデータ保存位置を判定することがで
きる。なお、本実施例においては、比較部６と判定部７
とを記憶装置４内の構成要件としたが、本発明はこれに
限られるでなく、例えば比較部６及び判定部７の実質的
な動作は、ＣＰＵ２が担当し、そのプログラム部分をデ
ータ・ポインタ保存部５等のメモリに保存するようにし
てもよい。

【００４３】また、本実施例においては、保存異常の場
合のみに表示部８から警告表示をさせるようにしたが、
保存正常の場合であっても、その時の状況を知らせる表
示をさせるようにしてもよい。

【００４４】さらに、本実施例においては、データとポ
インタを、同一のメモリ素子から構成されるデータ・ポ
インタ保存部５に記憶するようにしたが、ポインタは他
のメモリ素子からなる他のメモリに保存するようにして
もよい。なお、本発明は、上記各実施例に限定されるも
のでなく、その要旨を逸脱しない範囲で種々に変形する
ことが可能である。

【００４５】

【発明の効果】以上詳記したように本発明によれば、計
算機システムにおいて電源異常が発生した場合、メモリ
への保存データが正常に保存されているか否かを判定
し、また、メモリに保存されたデータについて、メモリ
記憶位置のどこまでが正常に保存されたかを判定可能と
したデータ記憶装置を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るデータ記憶装置の一実施例を示す
構成図。

【図２】同実施例におけるデータ・ポインタ保存部への
入出力動作を示す説明図。

【図３】同実施例におけるデータ更新、ポインタ更新の
手順を示す流れ図。

【図４】同実施例におけるデータ正常番地の判定基準表
を示す図。

【図５】同実施例におけるメモリ検査修正動作を示す流
れ図。

【符号の説明】

１…システムバス、２…ＣＰＵ、３…入出力装置、４…
データ記憶装置、５…データ・ポインタ保存部、６…比
較部、７…判定部、８…表示部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 計算機システムの動作状態データを少な
   くとも含むデータをメモリに保存し、前記計算機システ
   ムの電源が遮断されたときでも前記メモリの保存内容が
   保持されるデータ記憶装置において、 前記動作状態データは、前記計算機システムのデータ入
   出力動作における前記メモリの記憶位置を指し示す冗長
   化されたポインタからなり、 電源遮断後に計算機システムを再動作させるとき、この
   複数のポインタを比較し、その比較結果から予め定めら
   れた規則に基づいて、前記メモリ保存内容が正常か否か
   を判定し、 前記メモリ保存内容が正常と判定される場合に、前記予
   め定められた規則に基づいて、前記メモリにおけるデー
   タの正常保存位置を判定することを特徴とするデータ記
   憶装置。
2. 【請求項２】 前記予め定められた規則に基づいて、前
   記メモリ保存内容が異常と判定された場合に、その旨を
   報知することを特徴とする請求項１記載のデータ記憶装
   置。
3. 【請求項３】 前記冗長化されたポインタの数を３以上
   とすることを特徴とする請求項１又は２記載のデータ記
   憶装置。