JP3357777B2 - プログラム制御システム - Google Patents
プログラム制御システムInfo
- Publication number
- JP3357777B2 JP3357777B2 JP01174496A JP1174496A JP3357777B2 JP 3357777 B2 JP3357777 B2 JP 3357777B2 JP 01174496 A JP01174496 A JP 01174496A JP 1174496 A JP1174496 A JP 1174496A JP 3357777 B2 JP3357777 B2 JP 3357777B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- control
- error
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Programmable Controllers (AREA)
- Retry When Errors Occur (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、鉄鋼、製紙等のプ
ランとや車両搭載機器などの公共性の高いシステムのプ
ログラム制御に用いられる制御システムに係り、特に、
プログラムの異常によるシステムの暴走、システムダウ
ンを防止するとともに異常原因の発見を容易に行うこと
のできるプログラム制御システムに関する。
ランとや車両搭載機器などの公共性の高いシステムのプ
ログラム制御に用いられる制御システムに係り、特に、
プログラムの異常によるシステムの暴走、システムダウ
ンを防止するとともに異常原因の発見を容易に行うこと
のできるプログラム制御システムに関する。
【０００２】
【従来の技術】プログラム制御システムとして、プログ
ラムメモリに記憶された制御プログラムの命令を順次読
み出して実行させ、予定されたプログラム制御を行うこ
とが一般的に行われている。
ラムメモリに記憶された制御プログラムの命令を順次読
み出して実行させ、予定されたプログラム制御を行うこ
とが一般的に行われている。
【０００３】プログラムメモリに記憶された制御プログ
ラムの内容が何らかの原因で破壊された場合、破壊され
た内容の制御プログラムが実行されると異常な処理が行
われ、場合によってはシステムが暴走したり、システム
ダウンすることがある。
ラムの内容が何らかの原因で破壊された場合、破壊され
た内容の制御プログラムが実行されると異常な処理が行
われ、場合によってはシステムが暴走したり、システム
ダウンすることがある。
【０００４】また、制御プログラムの破壊を検出するこ
とができず、何時異常になったか、何故異常になったか
という原因を調査することに時間を費やし、速やかな復
元が困難であり、システムの暴走、システムダウンによ
りシステムユーザに大きな影響を与える場合があった。
とができず、何時異常になったか、何故異常になったか
という原因を調査することに時間を費やし、速やかな復
元が困難であり、システムの暴走、システムダウンによ
りシステムユーザに大きな影響を与える場合があった。
【０００５】
【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたもので、その目的とするところは、制
御プログラムの内容がプログラム制御の実行中に破壊さ
れたとき、破壊された制御プログラムの内容を自己復元
させ、プログラム制御を継続して実行させ、信頼性の高
いプログラム制御を行うとともにエラー情報を保存し破
壊の原因究明を容易に行うことのできるプログラム制御
システムを提供することにある。
に鑑みてなされたもので、その目的とするところは、制
御プログラムの内容がプログラム制御の実行中に破壊さ
れたとき、破壊された制御プログラムの内容を自己復元
させ、プログラム制御を継続して実行させ、信頼性の高
いプログラム制御を行うとともにエラー情報を保存し破
壊の原因究明を容易に行うことのできるプログラム制御
システムを提供することにある。
【０００６】
【課題を解決するための手段】本発明のプログラム制御
システムは、複数の単位プログラムでなる制御プログラ
ムが格納されるプログラムメモリと、前記制御プログラ
ムと同じ制御プログラムが格納されるバックアップメモ
リと、前記プログラムメモリから前記制御プログラムを
順次読み出してプログラム制御を実行するＣＰＵと、エ
ラーが発生したとき、前記プログラムメモリとバックア
ップメモリのエラー発生アドレスを含む所定範囲の制御
プログラムの内容を比較して前記プログラムメモリの制
御プログラムの内容が壊れているか否かを判別し、壊れ
ている場合は前記プログラムメモリの前記所定範囲の制
御プログラムの内容を修復した後、プログラム制御の実
行を再開させるエラー回復処理手段とを備え、前記エラ
ー回復処理手段は、エラー発生アドレスが前回のエラー
発生アドレスと同一のとき、該エラー発生アドレスを含
む単位プログラムの先頭からプログラム制御の実行を再
開させ、エラー発生アドレスが前回のエラー発生アドレ
スと異なるとき、該エラー発生アドレスからプログラム
制御の実行を再開させる手段を備える。
システムは、複数の単位プログラムでなる制御プログラ
ムが格納されるプログラムメモリと、前記制御プログラ
ムと同じ制御プログラムが格納されるバックアップメモ
リと、前記プログラムメモリから前記制御プログラムを
順次読み出してプログラム制御を実行するＣＰＵと、エ
ラーが発生したとき、前記プログラムメモリとバックア
ップメモリのエラー発生アドレスを含む所定範囲の制御
プログラムの内容を比較して前記プログラムメモリの制
御プログラムの内容が壊れているか否かを判別し、壊れ
ている場合は前記プログラムメモリの前記所定範囲の制
御プログラムの内容を修復した後、プログラム制御の実
行を再開させるエラー回復処理手段とを備え、前記エラ
ー回復処理手段は、エラー発生アドレスが前回のエラー
発生アドレスと同一のとき、該エラー発生アドレスを含
む単位プログラムの先頭からプログラム制御の実行を再
開させ、エラー発生アドレスが前回のエラー発生アドレ
スと異なるとき、該エラー発生アドレスからプログラム
制御の実行を再開させる手段を備える。
【０００７】
【発明の実施の形態】本発明のプログラム制御システム
の実施例を図１に示す。図１は本発明のハードウエア構
成を示したもので、１はシステム全体を統括制御するＣ
ＰＵ、２はおオペレーションプログラムを格納するシス
テムメモリ、３は複数の機能単位プログラムでなる制御
プログラムを格納するプログラムメモリ、４はエラー回
復処理プログラムを格納するプログラムメモリ、５はプ
ログラムメモリ３に格納された制御プログラムのコピー
が格納されるバックアップメモリ、６はエラー発生時に
ＣＰＵ１のレジスタの内容やエラー情報（詳細後述）を
格納するトレースメモリ、７は現在の日付・時刻を決定
するカレンダー、８は外部装置と情報の授受を行うイン
ターフェースであり、これらの装置はＣＰＵバス９によ
って接続される。インターフェース８は入出力装置１０
や表示装置１１等の外部装置との間で情報の授受を行
う。
の実施例を図１に示す。図１は本発明のハードウエア構
成を示したもので、１はシステム全体を統括制御するＣ
ＰＵ、２はおオペレーションプログラムを格納するシス
テムメモリ、３は複数の機能単位プログラムでなる制御
プログラムを格納するプログラムメモリ、４はエラー回
復処理プログラムを格納するプログラムメモリ、５はプ
ログラムメモリ３に格納された制御プログラムのコピー
が格納されるバックアップメモリ、６はエラー発生時に
ＣＰＵ１のレジスタの内容やエラー情報（詳細後述）を
格納するトレースメモリ、７は現在の日付・時刻を決定
するカレンダー、８は外部装置と情報の授受を行うイン
ターフェースであり、これらの装置はＣＰＵバス９によ
って接続される。インターフェース８は入出力装置１０
や表示装置１１等の外部装置との間で情報の授受を行
う。
【０００８】ＣＰＵ１はシステムメモリ２に格納された
オペレーションプログラムに基づいて動作し、この装置
が起動したとき、プログラムメモリ３に格納された制御
プログラムをバックアップメモリ５にコピーする。その
後、プログラム制御が開始され、ＣＰＵ１はプログラム
メモリ３に格納された制御プログラムに基づいてプログ
ラム命令を実行し、インターフェース８を介して入出力
装置１０との間でデータの授受を行いプログラム制御を
行う。
オペレーションプログラムに基づいて動作し、この装置
が起動したとき、プログラムメモリ３に格納された制御
プログラムをバックアップメモリ５にコピーする。その
後、プログラム制御が開始され、ＣＰＵ１はプログラム
メモリ３に格納された制御プログラムに基づいてプログ
ラム命令を実行し、インターフェース８を介して入出力
装置１０との間でデータの授受を行いプログラム制御を
行う。
【０００９】プログラム制御の実行中にエラーが発生す
ると、ＣＰＵ１はプログラムメモリ４に格納されたエラ
ー回復処理プログラムを起動させ、エラー発生アドレ
ス、ＣＰＵ１の各レジスタの値、カレンダー７の日時を
トレースメモリ６に格納し、プログラムメモリ３とバッ
クアップメモリ５のエラー発生アドレスを含む所定範囲
の制御プログラムの内容を比較し、プログラムの内容が
壊れているか否かを判別し、壊れている場合はプログラ
ムの内容を修復した後、プログラム制御の実行を再開さ
せる。これにより、エラー発生時のプログラム制御の暴
走及び停止を防止することができる。
ると、ＣＰＵ１はプログラムメモリ４に格納されたエラ
ー回復処理プログラムを起動させ、エラー発生アドレ
ス、ＣＰＵ１の各レジスタの値、カレンダー７の日時を
トレースメモリ６に格納し、プログラムメモリ３とバッ
クアップメモリ５のエラー発生アドレスを含む所定範囲
の制御プログラムの内容を比較し、プログラムの内容が
壊れているか否かを判別し、壊れている場合はプログラ
ムの内容を修復した後、プログラム制御の実行を再開さ
せる。これにより、エラー発生時のプログラム制御の暴
走及び停止を防止することができる。
【００１０】トレースメモリ６は、図２に示すように、
８個のメモリ６- 1 〜６- 8 と２個のカウンタ６- 9 、
６-10 で構成され、６- 1 は前回のエラー発生アドレス
を格納するアドレスメモリ、６- 2 はエラー情報の保存
回数を格納する保存数メモリ、６- 3 は最新のエラー情
報の保存箇所を指し示すインデックスメモリ、６- 4は
エラー情報の最大保存回数を格納する最大登録数メモリ
である。６- 5 は破壊状況保存メモリで、エラー発生
（検出）アドレスを格納するアドレスメモリ６-51 と、
エラー検出時のＣＰＵ１の各レジスタ値（ステータス）
を格納するレジスタメモリ６-52 と、エラー検出時の日
付・時刻を格納するカレンダーメモリ６-53 と、エラー
発生アドレスの前後の所定範囲のアドレスを検査対象ア
ドレスとして格納するアドレスメモリ６-54 と、検査対
象アドレスのプログラムメモリ３の内容を格納する検査
データメモリ６-55 と、検査対象アドレスのバックアッ
プメモリ５の内容を格納するバックアップデータメモリ
６-56 とで構成される。６-6 はプログラムメモリ３に
格納された制御プログラムの先頭アドレスを格納するア
ドレスメモリ、６- 7 はバックアップメモリ５に格納さ
れた制御プログラムの先頭アドレスを格納するアドレス
メモリ、６- 8 は制御プログラムのサイズを格納するサ
イズメモリである。６- 9 はエラー発生アドレスの命令
を再実行した回数を格納する命令リトライカウンタ、６
-10 はエラー発生アドレスを含む単位プログラムを再実
行した回数を格納するタスクリトライカウンタである。
８個のメモリ６- 1 〜６- 8 と２個のカウンタ６- 9 、
６-10 で構成され、６- 1 は前回のエラー発生アドレス
を格納するアドレスメモリ、６- 2 はエラー情報の保存
回数を格納する保存数メモリ、６- 3 は最新のエラー情
報の保存箇所を指し示すインデックスメモリ、６- 4は
エラー情報の最大保存回数を格納する最大登録数メモリ
である。６- 5 は破壊状況保存メモリで、エラー発生
（検出）アドレスを格納するアドレスメモリ６-51 と、
エラー検出時のＣＰＵ１の各レジスタ値（ステータス）
を格納するレジスタメモリ６-52 と、エラー検出時の日
付・時刻を格納するカレンダーメモリ６-53 と、エラー
発生アドレスの前後の所定範囲のアドレスを検査対象ア
ドレスとして格納するアドレスメモリ６-54 と、検査対
象アドレスのプログラムメモリ３の内容を格納する検査
データメモリ６-55 と、検査対象アドレスのバックアッ
プメモリ５の内容を格納するバックアップデータメモリ
６-56 とで構成される。６-6 はプログラムメモリ３に
格納された制御プログラムの先頭アドレスを格納するア
ドレスメモリ、６- 7 はバックアップメモリ５に格納さ
れた制御プログラムの先頭アドレスを格納するアドレス
メモリ、６- 8 は制御プログラムのサイズを格納するサ
イズメモリである。６- 9 はエラー発生アドレスの命令
を再実行した回数を格納する命令リトライカウンタ、６
-10 はエラー発生アドレスを含む単位プログラムを再実
行した回数を格納するタスクリトライカウンタである。
【００１１】上記構成において、プログラム制御システ
ムを起動させるとシステムメモリ２に格納されたオペレ
ーションプログラムに基づいて、図３に示す処理が開始
される。先ず、プログラムメモリ３に格納された制御プ
ログラムをバックアップメモリ５にコピーし、プログラ
ムメモリ３の制御プログラムの先頭アドレス、バックア
ップメモリ５の制御プログラムの先頭アドレス、制御プ
ログラムのサイズを、トレースメモリ６の、アドレスメ
モリ６- 6 、６- 7 、サイズメモリ６- 8 にそれぞれ格
納するバックアップ処理２１が行われる。次に、プログ
ラム制御の起動処理２２が開始され、プログラムメモリ
３に格納された制御プログラムのプログラム命令を順次
読み出して実行する通常のプログラム制御処理２３が開
始される。この場合、エラーが発生しなければエラー判
定処理２４を介して機能単位に分割された単位プログラ
ムが順次読み出され実行される。エラーが発生するとエ
ラー判定処理２４を介してエラー回復処理２５を起動さ
せ、プログラムメモリ４に格納されたエラー回復プログ
ラムに基づいてエラーの内容を調査し、プログラムに異
常があればバックアップメモリ５の制御プログラムを参
照して修復し、プログラム制御の実行を継続させる。
ムを起動させるとシステムメモリ２に格納されたオペレ
ーションプログラムに基づいて、図３に示す処理が開始
される。先ず、プログラムメモリ３に格納された制御プ
ログラムをバックアップメモリ５にコピーし、プログラ
ムメモリ３の制御プログラムの先頭アドレス、バックア
ップメモリ５の制御プログラムの先頭アドレス、制御プ
ログラムのサイズを、トレースメモリ６の、アドレスメ
モリ６- 6 、６- 7 、サイズメモリ６- 8 にそれぞれ格
納するバックアップ処理２１が行われる。次に、プログ
ラム制御の起動処理２２が開始され、プログラムメモリ
３に格納された制御プログラムのプログラム命令を順次
読み出して実行する通常のプログラム制御処理２３が開
始される。この場合、エラーが発生しなければエラー判
定処理２４を介して機能単位に分割された単位プログラ
ムが順次読み出され実行される。エラーが発生するとエ
ラー判定処理２４を介してエラー回復処理２５を起動さ
せ、プログラムメモリ４に格納されたエラー回復プログ
ラムに基づいてエラーの内容を調査し、プログラムに異
常があればバックアップメモリ５の制御プログラムを参
照して修復し、プログラム制御の実行を継続させる。
【００１２】エラー回復処理２５の処理内容を図４に示
す。エラーが検出されると先ずエラー発生状況をトレー
スメモリ６に格納するエラーデータ保存処理２５-1が行
われる。すなわち、保存数メモリ６- 2 とインデックス
メモリ６- 3 の内容をカウントアップし、エラー発生ア
ドレスをアドレスメモリ６-51 に格納し、ＣＰＵ１の全
てのレジスタの内容をレジスタメモリ６-52 に格納し、
その時点におけるカレンダー７の日付・時刻をカレンダ
ーメモリ６-53 に格納する。更に、エラー発生アドレス
の前後の所定範囲のアドレスを検査範囲アドレスとして
アドレスメモリ６-54 に格納し、この検査範囲アドレス
に該当する制御プログラムをプログラムメモリ３とバッ
クアップメモリ５からそれぞれ抽出して検査データメモ
リ６-55とバックアップデータメモリ６-56 に格納す
る。
す。エラーが検出されると先ずエラー発生状況をトレー
スメモリ６に格納するエラーデータ保存処理２５-1が行
われる。すなわち、保存数メモリ６- 2 とインデックス
メモリ６- 3 の内容をカウントアップし、エラー発生ア
ドレスをアドレスメモリ６-51 に格納し、ＣＰＵ１の全
てのレジスタの内容をレジスタメモリ６-52 に格納し、
その時点におけるカレンダー７の日付・時刻をカレンダ
ーメモリ６-53 に格納する。更に、エラー発生アドレス
の前後の所定範囲のアドレスを検査範囲アドレスとして
アドレスメモリ６-54 に格納し、この検査範囲アドレス
に該当する制御プログラムをプログラムメモリ３とバッ
クアップメモリ５からそれぞれ抽出して検査データメモ
リ６-55とバックアップデータメモリ６-56 に格納す
る。
【００１３】保存数メモリ６- 2 とインデックスメモリ
６- 3 の内容は初期設定で０にセットされており、保存
数メモリ６- 2 の内容は累積エラー発生回数を示し、イ
ンデックスメモリ６- 3 の内容は破壊状況保存メモリ６
- 5 の最新情報の格納アドレスを示す。若し、インデッ
クスメモリ６- 3 の内容が最大登録数メモリ６- 4 の値
を越えた場合は０に初期化される。バックアップメモリ
５から抽出する制御プログラムのアドレスはアドレスメ
モリ６- 7 に格納された先頭アドレスを基準とし上記検
査範囲アドレスから計算して決定される。
６- 3 の内容は初期設定で０にセットされており、保存
数メモリ６- 2 の内容は累積エラー発生回数を示し、イ
ンデックスメモリ６- 3 の内容は破壊状況保存メモリ６
- 5 の最新情報の格納アドレスを示す。若し、インデッ
クスメモリ６- 3 の内容が最大登録数メモリ６- 4 の値
を越えた場合は０に初期化される。バックアップメモリ
５から抽出する制御プログラムのアドレスはアドレスメ
モリ６- 7 に格納された先頭アドレスを基準とし上記検
査範囲アドレスから計算して決定される。
【００１４】図２は最大登録数メモリ６- 4 の値が８、
保存数メモリ６- 2 のエラー回数が１０、インデックス
メモリ６- 3 の値が１の例で３〜１０回目の８個のエラ
ー情報が保存された例である。またエラー発生アドレス
が前回のエラー発生アドレスと同じ場合を示しており、
アドレスメモリ６-51 にはアドレスメモリ６-1と同じア
ドレス（12345678H ）が格納され、アドレスメモリ６-5
4 にはエラー発生アドレスを含む所定範囲のアドレス
（12345670H 〜1234569FH ）が格納され、検査データメ
モリ６-55 とバックアップデータメモリ６-56 に上記所
定範囲のアドレスに対応する制御プログラムが格納され
た例である。
保存数メモリ６- 2 のエラー回数が１０、インデックス
メモリ６- 3 の値が１の例で３〜１０回目の８個のエラ
ー情報が保存された例である。またエラー発生アドレス
が前回のエラー発生アドレスと同じ場合を示しており、
アドレスメモリ６-51 にはアドレスメモリ６-1と同じア
ドレス（12345678H ）が格納され、アドレスメモリ６-5
4 にはエラー発生アドレスを含む所定範囲のアドレス
（12345670H 〜1234569FH ）が格納され、検査データメ
モリ６-55 とバックアップデータメモリ６-56 に上記所
定範囲のアドレスに対応する制御プログラムが格納され
た例である。
【００１５】次に、検査データメモリ６-55 とバックア
ップデータメモリ６-56 に格納された最新データを比較
してプログラムの修復が必要か否かの判定処理２５-2を
行う。すなわち、検査データメモリ６-55 とバックアッ
プデータメモリ６-56 に格納された上記検査範囲アドレ
スの制御プログラムが全て一致していれば修復を必要と
せず、全て一致していなければ修復が必要であると判定
する。修復が必要であると判定されるとプログラム修復
処理２５-3を実行し、プログラムメモリ３の検査範囲ア
ドレスの内容をバックアップメモリ５の内容で更新し修
復する処理が行われる。図２は検査データメモリ６-55
に格納されたｘ印の制御プログラムが破壊されたデータ
を示し、プログラムメモリ３の所定範囲のアドレス（12
345670H〜1234569FH ）の制御プログラムが修復され
る。
ップデータメモリ６-56 に格納された最新データを比較
してプログラムの修復が必要か否かの判定処理２５-2を
行う。すなわち、検査データメモリ６-55 とバックアッ
プデータメモリ６-56 に格納された上記検査範囲アドレ
スの制御プログラムが全て一致していれば修復を必要と
せず、全て一致していなければ修復が必要であると判定
する。修復が必要であると判定されるとプログラム修復
処理２５-3を実行し、プログラムメモリ３の検査範囲ア
ドレスの内容をバックアップメモリ５の内容で更新し修
復する処理が行われる。図２は検査データメモリ６-55
に格納されたｘ印の制御プログラムが破壊されたデータ
を示し、プログラムメモリ３の所定範囲のアドレス（12
345670H〜1234569FH ）の制御プログラムが修復され
る。
【００１６】次に、アドレスメモリ６- 1 とアドレスメ
モリ６-51 の内容を比較して、エラー発生アドレスが前
回のエラー発生アドレスと同じであるか否かの判定処理
２５-4を行う。エラー発生アドレスが前回のエラー発生
アドレスと異なると判定された場合、命令リトライカウ
ンタ６- 9 をカウントアップし、エラー発生アドレスか
らプログラム制御の実行を再開させる処理２５-5を行
い、上記で保存した一連のエラー検出情報を表示装置１
１等の外部装置に報知する処理２５-7を行う。
モリ６-51 の内容を比較して、エラー発生アドレスが前
回のエラー発生アドレスと同じであるか否かの判定処理
２５-4を行う。エラー発生アドレスが前回のエラー発生
アドレスと異なると判定された場合、命令リトライカウ
ンタ６- 9 をカウントアップし、エラー発生アドレスか
らプログラム制御の実行を再開させる処理２５-5を行
い、上記で保存した一連のエラー検出情報を表示装置１
１等の外部装置に報知する処理２５-7を行う。
【００１７】エラー発生アドレスが前回のエラー発生ア
ドレスと同じであると判定された（図２の例）場合、タ
スクリトライカウンタ６-10 をカウントアップし、エラ
ー発生アドレスを含む単位プログラムの先頭アドレスか
ら実行を再開させる処理２５-6を行い、上記で保存した
一連のエラー検出情報を表示装置１１等の外部装置に報
知する処理２５-8を行う。
ドレスと同じであると判定された（図２の例）場合、タ
スクリトライカウンタ６-10 をカウントアップし、エラ
ー発生アドレスを含む単位プログラムの先頭アドレスか
ら実行を再開させる処理２５-6を行い、上記で保存した
一連のエラー検出情報を表示装置１１等の外部装置に報
知する処理２５-8を行う。
【００１８】なお、命令リトライカウンタ６- 9 の内容
はエラー発生アドレスの命令を再実行した累積回数を示
し、タスクリトライカウンタ６-10 の内容はエラー発生
アドレスを含む単位プログラムを再実行した累積回数を
示しており、これらの情報をアラームと共にユーザ側へ
報知することができる。また、単位プログラムの先頭ア
ドレスは、図２のプログラム制御処理２３で単位プログ
ラムを実行する度に更新保持され、再実行処理２５-6か
ら実行が指令されたとき、この先頭アドレスから実行さ
せることにより単位プログラムの再実行が行われる。
はエラー発生アドレスの命令を再実行した累積回数を示
し、タスクリトライカウンタ６-10 の内容はエラー発生
アドレスを含む単位プログラムを再実行した累積回数を
示しており、これらの情報をアラームと共にユーザ側へ
報知することができる。また、単位プログラムの先頭ア
ドレスは、図２のプログラム制御処理２３で単位プログ
ラムを実行する度に更新保持され、再実行処理２５-6か
ら実行が指令されたとき、この先頭アドレスから実行さ
せることにより単位プログラムの再実行が行われる。
【００１９】本実施例によれば、ノイズなどの外乱によ
って制御プログラムの内容が破壊され、実行エラーが発
生した場合に、破壊された制御プログラムを自己復元さ
せて再実行させ、プログラム制御の継続実行が可能とな
り、プログラムの暴走やシステムダウンを防止すること
ができる。従って、高信頼性が要求される公共性の高い
システムのプログラム制御に効果的に適用することがで
きる。
って制御プログラムの内容が破壊され、実行エラーが発
生した場合に、破壊された制御プログラムを自己復元さ
せて再実行させ、プログラム制御の継続実行が可能とな
り、プログラムの暴走やシステムダウンを防止すること
ができる。従って、高信頼性が要求される公共性の高い
システムのプログラム制御に効果的に適用することがで
きる。
【００２０】
【発明の効果】本発明によれば、何らかの原因によって
制御プログラムの内容が破壊され、実行エラーが発生し
た場合に、破壊された制御プログラムを自己復元させて
再実行させ、プログラム制御の継続実行が可能となり、
プログラムの暴走やシステムダウンを防止することがで
き、信頼性の高いプログラム制御を行うことができるプ
ログラム制御システムを提供することができる。
制御プログラムの内容が破壊され、実行エラーが発生し
た場合に、破壊された制御プログラムを自己復元させて
再実行させ、プログラム制御の継続実行が可能となり、
プログラムの暴走やシステムダウンを防止することがで
き、信頼性の高いプログラム制御を行うことができるプ
ログラム制御システムを提供することができる。
【図１】本発明のプログラム制御システムのハードウエ
ア構成図
ア構成図
【図２】図１のトレースメモリ６の詳細構成図
【図３】本発明の作用を説明するためのフローチャート
【図４】図３のエラー回復処理の詳細なフローチャート
１…ＣＰＵ ２…システ
ムメモリ ３…プログラムメモリ（制御プログラム） ４…プログラムメモリ（エラー回復プログラム） ５…バックアップメモリ ６…トレー
スメモリ ６- 1 …アドレスメモリ（前回エラー） ６- 2 …保
存数メモリ ６- 3 …インデックスメモリ ６- 4 …最
大登録数メモリ ６- 5 …破壊状況保存メモリ ６-51 …アドレスメモリ（最新エラー） ６-52 …レ
ジスタメモリ ６-53 …カレンダーメモリ ６-54 …検
査アドレスメモリ ６-55 …検査データメモリ ６-56 …バックデータアップメモリ ６- 6 …アドレスメモリ（メモリ３の制御プログラムの
先頭アドレス） ６- 7 …アドレスメモリ（メモリ５の制御プログラムの
先頭アドレス） ６- 8 …保存データ量メモリ ６- 9 …命令
リトライカウンタ ６-10 …タスクリトライカウンタ ７…カレンダー ８…インター
フェース ９…ＣＰＵバス １０…入出力装
置（Ｉ／Ｏ） １１…表示装置 ２１…バックアップ処理 ２２…プログ
ラム制御起動処理 ２３…プログラム制御処理 ２４…エラー
判定処理 ２５…エラー回復処理 ２５-1…エラーデータ保存処理 ２５-2…制御プログラムの修復を行うか否かの判定処理 ２５-3…制御プログラムの修復処理 ２５-4…エラー発生アドレスの判定処理 ２５-5…命令の再実行処理 ２５-6…単位プログラムの再実行処理 ２５-7、２５-8…エラー情報報知処理
ムメモリ ３…プログラムメモリ（制御プログラム） ４…プログラムメモリ（エラー回復プログラム） ５…バックアップメモリ ６…トレー
スメモリ ６- 1 …アドレスメモリ（前回エラー） ６- 2 …保
存数メモリ ６- 3 …インデックスメモリ ６- 4 …最
大登録数メモリ ６- 5 …破壊状況保存メモリ ６-51 …アドレスメモリ（最新エラー） ６-52 …レ
ジスタメモリ ６-53 …カレンダーメモリ ６-54 …検
査アドレスメモリ ６-55 …検査データメモリ ６-56 …バックデータアップメモリ ６- 6 …アドレスメモリ（メモリ３の制御プログラムの
先頭アドレス） ６- 7 …アドレスメモリ（メモリ５の制御プログラムの
先頭アドレス） ６- 8 …保存データ量メモリ ６- 9 …命令
リトライカウンタ ６-10 …タスクリトライカウンタ ７…カレンダー ８…インター
フェース ９…ＣＰＵバス １０…入出力装
置（Ｉ／Ｏ） １１…表示装置 ２１…バックアップ処理 ２２…プログ
ラム制御起動処理 ２３…プログラム制御処理 ２４…エラー
判定処理 ２５…エラー回復処理 ２５-1…エラーデータ保存処理 ２５-2…制御プログラムの修復を行うか否かの判定処理 ２５-3…制御プログラムの修復処理 ２５-4…エラー発生アドレスの判定処理 ２５-5…命令の再実行処理 ２５-6…単位プログラムの再実行処理 ２５-7、２５-8…エラー情報報知処理
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05B 19/00 - 19/05 G05B 23/00 - 23/02
Claims (1)
- 【請求項１】複数の単位プログラムでなる制御プログラ
ムが格納されるプログラムメモリと、前記制御プログラ
ムと同じ制御プログラムが格納されるバックアップメモ
リと、前記プログラムメモリから前記制御プログラムを
順次読み出してプログラム制御を実行するＣＰＵと、エ
ラーが発生したとき、前記プログラムメモリとバックア
ップメモリのエラー発生アドレスを含む所定範囲の制御
プログラムの内容を比較して前記プログラムメモリの制
御プログラムの内容が壊れているか否かを判別し、壊れ
ている場合は前記プログラムメモリの前記所定範囲の制
御プログラムの内容を修復した後、プログラム制御の実
行を再開させるエラー回復処理手段とを備え、前記エラ
ー回復処理手段は、エラー発生アドレスが前回のエラー
発生アドレスと同一のとき、該エラー発生アドレスを含
む単位プログラムの先頭からプログラム制御の実行を再
開させ、エラー発生アドレスが前回のエラー発生アドレ
スと異なるとき、該エラー発生アドレスからプログラム
制御の実行を再開させる手段を備えたことを特徴とする
プログラム制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01174496A JP3357777B2 (ja) | 1996-01-26 | 1996-01-26 | プログラム制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01174496A JP3357777B2 (ja) | 1996-01-26 | 1996-01-26 | プログラム制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09204205A JPH09204205A (ja) | 1997-08-05 |
| JP3357777B2 true JP3357777B2 (ja) | 2002-12-16 |
Family
ID=11786538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01174496A Expired - Fee Related JP3357777B2 (ja) | 1996-01-26 | 1996-01-26 | プログラム制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357777B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961478B2 (ja) | 2002-12-27 | 2007-08-22 | オムロン株式会社 | プログラマブルコントローラ用ユニット及びメモリ自動復旧方法 |
| US7228469B2 (en) | 2003-01-02 | 2007-06-05 | Fujitsu Limited | Portable information device, method for recovering data in portable information device, and computer product |
| JP5288711B2 (ja) * | 2007-02-02 | 2013-09-11 | 株式会社東芝 | 医用画像撮影装置 |
| US8954797B2 (en) * | 2012-04-16 | 2015-02-10 | International Business Machines Corporation | Reconfigurable recovery modes in high availability processors |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61160106A (ja) * | 1985-01-08 | 1986-07-19 | Toshiba Corp | シ−ケンス制御装置 |
| JPH0454656A (ja) * | 1990-06-22 | 1992-02-21 | Tokyo Electric Co Ltd | 電子機器 |
| JPH0566936A (ja) * | 1991-09-06 | 1993-03-19 | Casio Comput Co Ltd | データ処理装置 |
| JPH0752219A (ja) * | 1993-08-18 | 1995-02-28 | Japan Steel Works Ltd:The | 射出成形機の異常発生内容記憶装置 |
-
1996
- 1996-01-26 JP JP01174496A patent/JP3357777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09204205A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6502208B1 (en) | Method and system for check stop error handling | |
| US7340638B2 (en) | Operating system update and boot failure recovery | |
| EP0505706B1 (en) | Alternate processor continuation of the task of a failed processor | |
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JP3357777B2 (ja) | プログラム制御システム | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| KR19990062427A (ko) | 장애복구기능을 갖는 컴퓨터 시스템 및 그 방법 | |
| JP2004252525A (ja) | エミュレータおよびプログラム | |
| JPH086865A (ja) | データ処理装置 | |
| Maestri | The retryable processor | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| US11836048B2 (en) | Information processing apparatus | |
| JPH0424838A (ja) | マルチプロセッサの障害管理方式 | |
| WO2017080140A1 (zh) | 主引导扇区的数据恢复方法及装置 | |
| JP3516428B2 (ja) | 計算機 | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPS6132701B2 (ja) | ||
| JPH08249091A (ja) | データ記憶装置 | |
| JP2002007218A (ja) | メモリ照合方式 | |
| JP2016076152A (ja) | エラー検出システム、エラー検出方法およびエラー検出プログラム | |
| JPH07117902B2 (ja) | 情報処理装置の再立ち上げ装置 | |
| JPH03130835A (ja) | 情報処理装置の再立ち上げ装置 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JP2007041887A (ja) | デバッグ装置、そのメモリアクセス方法およびメモリアクセス方法を実現するプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |