JPH08242227A - 通信装置およびその通信方法 - Google Patents

Abstract

(57)【要約】 【目的】 マスタフレーム/スレーブフレームの受信順
にかかわらず、受信データの処理が容易な通信装置およ
びその通信方法を提供する。 【構成】 分離部318は、遅延回路411により受信データ
を1オクテット分の時間遅延し、チャネル切替器412によ
り遅延および非遅延の受信データと二つのFAW検出器41
3,414との接続を切替え、I/Oポート415と416を介してCP
U400へ送る。また、分離部318は、I/Oポート417と418を
介してCPU400から受信データを受取り、P/S変換器419に
より受信データをメディア毎に分離する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信装置およびその通信
方法に関し、例えば、複数の論理回線に接続する通信装
置およびその通信方法や、複数地点との間で通信を行な
う通信装置およびその通信方法に関するものである。

【０００２】

【従来の技術】情報チャネルと信号チャネルとからなる
ディジタル通信回線として、ITU-TにおいてISDNインタ
フェイスが標準化され、その実用化が進められている。

【０００３】このISDNサービスを利用して、音声や映像
などのメディアを取扱う通信端末として、テレビ電話な
どに代表されるマルチメディア通信端末がある。このよ
うなマルチメディア通信端末は、お互いに有する機能の
な中から共通する機能を用いて通信を行う。従って、こ
のようなマルチメディア通信端末の間では、通信回線上
で音声，映像，その他のデータといった、各メディアの
信号を多重化する伝送フレームの構造を共通にしておく
必要がある。この伝送フレーム構造はITU-T勧告H.221で
規定され、相互に通信する端末間の各種伝送モードに関
してはITS-TS勧告H.242で定義されている。

【０００４】図1は勧告H.221で定義される伝送フレーム
構造の一例を示す図で、図に示すFASはフレーム同期信
号で、フレーム化情報，制御情報，警報情報などで構成
される。また、図に示すBASはビットレート割当信号
で、フレーム内のチャネルを様々に構造化する端末能力
などで構成される。図に示すオクテット番号に対応する
縦方向に80ビットからなる構成は、サブチャネルと呼ば
れ、先頭ビットのあるサブチャネルからサブチャネル#
1，サブチャネル#2，…，サブチャネル#8と順次番号付
けされている。ただし、サブチャネル#8は、先頭の16ビ
ットがFASとBASに割当てられるため、残る64ビットでデ
ータが構成される。

【０００５】伝送する各メディアのデータはサブチャネ
ル単位で割当てられる。勧告H.221に従うフレーム構造
データデータを伝送する場合、FASおよびBASは各フレー
ムに一つずつ付加される。フレームは、偶数フレームと
奇数フレームのペアでサブマルチフレームを構成し、さ
らに八組のサブマルチフレームでマルチフレームを構成
する。FASとBASは、偶数フレームと奇数フレームのペア
で規定されていて、偶数フレームのFASと奇数フレーム
のFASには、FAWと呼ばれるフレーム同期ワードのビット
パターンが挿入される。図2に示すように、FAWのビット
パターンは、偶数フレームのオクテット#2〜#8が‘0011
011’に、奇数フレームのオクテット#2が‘1’になる。

【０００６】上述した勧告H.221によるマルチメディア
通信においては、伝送レートを64kbpsから1,920kbpsま
で動的に分割して伝送することが可能である。例えば、
ISDNの基本レート(2B+D)回線に接続して通信を行う場
合、フレーム構造を二つのBチャネル回線に分割して送
信する。フレームは、マスタフレームとスレーブフレー
ムとに分けられ、伝送データのオクテット順にマスタ，
スレーブ，マスタ，スレーブと順次伝送データを分割
し、マスタをB1チャネル、スレーブをB2チャネルに割当
てて通信する。従って、受信時には、マスタフレームの
データとスレーブフレームのデータとを交互に受信する
ことになる。ただし、マスタフレームをB1チャネルで伝
送するか、B2チャネルで伝送するかは任意で、通信毎に
異なる。また、送信側でマスタフレームをB1チャネル
に、スレーブフレームをB2チャネルに固定して伝送した
としても、受信側では、B1チャネルがマスタフレームで
あるかスレーブフレームであるかを、ISDN回線の性質
上、確定することはできない。一方、通信回線の回線制
御部は、B1チャネル/B2チャネルの順にデータを送受信
し、B1+B2のデータ単位で同期信号を発生する。

【０００７】

【発明が解決しようとする課題】しかし、上述した技術
においては、次のような問題点がある。つまり、上述し
たマルチメディア通信端末においては、前述したよう
に、連続したデータ列を含むマスタフレームとスレーブ
フレームのどちらが先に受信されるかを確定することが
できないため、マスタフレーム/スレーブフレームの順
で受信した場合と、スレーブフレーム/マスタフレーム
の順で受信した場合とについて処理を実行する必要があ
り、受信データの処理が複雑になるという欠点がある。

【０００８】また、上述したフレーム構造でデータを伝
送する場合、サブチャネル#8に割当てられたデータは、
他のサブチャネルとはデータレートが異なる。このた
め、ある端末が、受信データの中から取出した任意のメ
ディアのデータを折返し送信するには、受信したサブチ
ャネル#8に割当てられたデータに疑似信号を付加した
後、他のサブチャネルに割当てて送信することになる。
従って、この折返しデータを受信する端末は、各メディ
アのデータを分離するとき、サブチャネル#8のFASとBAS
を分離するだけではなく、疑似信号も分離する必要があ
る。

【０００９】本発明は、上述の問題を解決するためのも
のであり、マスタフレーム/スレーブフレームの受信順
にかかわらず、受信データの処理が容易な通信装置およ
びその通信方法を提供することを目的とする。

【００１０】また、折返しデータを受信した際に疑似信
号を分離することができる通信装置およびその通信方法
を提供することを他の目的とする。

【００１１】

【課題を解決するための手段】および

【作用】本発明は、前記の目的を達成する一手段とし
て、以下の構成を備える。

【００１２】本発明にかかる通信装置は、複数の論理回
線を有する通信回線に接続する通信装置であって、前記
通信回線から受信した複数のデータで構成される第一の
シリアルデータを出力する受信手段と、前記第一のシリ
アルデータを所定量遅延した第二のシリアルデータを出
力する遅延手段と、シリアルデータをパラレルデータに
変換する第一および第二の変換手段と、前記第一のシリ
アルデータおよび前記第二のシリアルデータの何れか一
方を前記第一の変換手段へ入力し、他の一方を前記第二
の変換手段へ入力する切換手段とを有することを特徴と
する。

【００１３】また、複数地点との間で、通信回線を介し
て、複数種類の情報を送受信する回線制御手段と、前記
回線制御手段により受信された情報から同期信号を検出
して第一の同期タイミング信号を生成する第一の生成手
段と、前記第一の同期タイミング信号に基づいて、疑似
同期信号を検出するタイミングを示す第二の同期タイミ
ング信号を生成する第二の生成手段と、前記回線制御手
段により受信された情報を、その種類ごとに分離する分
離手段と、前記第一および第二の同期タイミング信号に
基づいて、前記分離手段で分離された情報の種類を示す
信号を生成する第三の生成手段とを有することを特徴と
する。

【００１４】本発明にかかる通信方法は、複数の論理回
線を有する通信回線に接続する通信装置の通信方法であ
って、前記通信回線から複数のデータを受信して、その
複数のデータで構成される第一のシリアルデータを出力
する受信ステップと、前記第一のシリアルデータを所定
量遅延した第二のシリアルデータを出力する遅延ステッ
プと、前記第一のシリアルデータおよび前記第二のシリ
アルデータの何れか一方をシリアルデータをパラレルデ
ータに変換する第一の変換手段へ入力し、他の一方をシ
リアルデータをパラレルデータに変換する第二の変換手
段へ入力する切換ステップとを有することを特徴とす
る。

【００１５】また、複数地点との間で、通信回線を介し
て、複数種類の情報を送受信する送受信ステップと、前
記送受信ステップで受信した情報から同期信号を検出し
て第一の同期タイミング信号を生成する第一の生成ステ
ップと、前記第一の同期タイミング信号に基づいて、疑
似同期信号を検出するタイミングを示す第二の同期タイ
ミング信号を生成する第二の生成ステップと、前記送受
信ステップで受信した情報を、その種類ごとに分離する
分離ステップと、前記第一および第二の同期タイミング
信号に基づいて、前記分離ステップで分離した情報の種
類を示す信号を生成する第三の生成ステップとを有する
ことを特徴とする。

【００１６】

【実施例】以下、本発明にかかる一実施例の通信装置を
図面を参照して詳細に説明する。

【００１７】［構成］図3は本発明にかかる一実施例の
通信装置の構成例を示すブロック図で、マルチメディア
通信端末装置の一例を示している。

【００１８】同図において、301は送信する映像を入力
するカメラなどの撮像部、305はカメラ301から入力され
た映像信号を予め定めた通信データ形式に変換する映像
符号化部、302は送信する音声を入力するマイクなどの
集音部、306はマイク302から入力された音声信号を予め
定めた通信データ形式に変換する音声符号化部、317は
映像符号化部305や音声符号部306などから入力された送
信するメディアを選択して予め定めた形式に多重化する
多重化部、319は通信回線331の接続制御および通信回線
331を介したデータ送受を制御する回線制御部である。
なお、通信回線331は、例えば、ISDN基本インタフェイ
ス(2B+D)である。

【００１９】また、318は回線制御部319により受信され
た通信データをメディア毎に分離する分離部、307〜310
はそれぞれ、受信した符号データから映像信号を復元す
る映像復号部、315は映像復号部307〜310でそれぞれ復
元された四つの映像信号の中から任意の一つもしくは複
数の映像信号を選択してモニタなどの映像表示部303に
表示する表示制御部、311〜314はそれぞれ、受信した符
号データから音声信号を復元する音声復号部、316は音
声復号部311〜314でそれぞれ復元された四つの音声信号
の中から任意の一つもしくは複数の音声信号を選択し
て、それらを加えてスピーカなど音声再生部304で再生
する音声信号制御部である。

【００２０】また、320と321はそれぞれ端末間のデータ
通信を制御するLSD通信制御部、322はオペレータが本装
置を操作するための操作部、323は本装置の動作全体を
制御する全体制御部である。なお、全体制御部323は、C
PU、プログラムやデータを格納するROM、ワークRAM、I/
Oなどから構成され、操作部322から入力された指示と、
ROMに予め格納されたプログラムによって、本装置全体
の動作を制御する。

【００２１】映像符号化部305は、ITU-T勧告H.261に従
って映像信号を符号化して、多重化部317へ入力する。
勧告H.261は、映像信号のフレーム間の相関を利用し、I
nter（インタフレーム），Intra（イントラフラー
ム），MC（動き補償(Motion Compensation)）の三つを
用いて、適応的に高能率符号化を行う映像信号の符号化
方式である。この勧告H.261に従う符号化方式において
は、符号データの発生量を適応的に制御することが可能
なため、通信データの任意のビットレートに対応した符
号化が可能になる。映像復号部307〜310は、この勧告H.
261に従って符号化された受信データを分離部318から受
取り、映像信号に復元する。

【００２２】また、音声符号化部306は、ITU-T勧告G.71
1またはG.726に従って音声信号を符号化して、多重化部
317へ入力する。勧告G.711は、4kHz帯域までの音声信号
を8ビットの量子化データに変換するPCM符号化方式で、
符号データの発生量は64ビット/秒である。また、勧告
G.726は、勧告G.711によりPCM符号化したデータを、ADP
CM方式によりさらに圧縮する符号化方式で、四つの符号
化モードがあり、符号データの発生量はそれぞれ40k,32
k,24k,16kビット/秒である。音声復号部311〜314は、こ
の勧告G.711またはG.726に従って符号化された受信デー
タを分離部318から受取り、音声信号に復元する。

【００２３】LSD通信部320と321は、通信を行っている
端末間のデータ通信機能を処理する。本実施例は、通信
プロトコルとして公知のHDLCプロトコルを使用する。LS
D通信部320および321のデータ転送レートは任意の値が
設定可能である。また、通信するデータの内容は、装置
のアプリケーションに依存するが、例えば、文書などの
テキストファイルデータや、端末装置間の通信回線接続
情報などである。

【００２４】多重化部317は、映像符号化部305、音声符
号化部306、LSD通信部320、LSD通信部321の中から任意
のメディアのデータを選択して、予め定めた多重化方式
に従い、それらを多重化する。分離部318は、受信した
データをメディア毎に分離して、それらのデータを映像
復号部307〜310、音声復号部311〜314、LSD通信部320、
LSD通信部321に割当てる。また、分離部318から多重化
部317に折返している折返しパス330は、受信した任意の
メディアのデータを折返して、新たに他の送信データと
多重化して送信するためのパスである。

【００２５】多重化方式は、図1を用いて説明したサブ
チャネルの一つまたは複数を、任意のメディアのデータ
チャネルに割当てる方式で、通信に先立ち、送信する端
末と受信する端末間において、互いに同じ割当てを設定
する。図4はサブチャネル割当ての一例を示す図で、サ
ブチャネル#1と#2に音声データ1を割当て、サブチャネ
ル#3と#4に音声データ2を割当てている。サブチャネル
当り8kbpsでデータを送受することができるので、音声
データ1と2は、それぞれ16kbpsのレートで通信すること
ができる。また、サブチャネル#5は映像データ1に、サ
ブチャネル#7は映像データ2に割当てている。どちらも
サブチャネル一つなので、映像データ1と2は、ともに8k
bpsの通信レートになる。また、サブチャネル#6はLSD1
に、サブチャネル#8はLSD2に割当てているが、サブチャ
ネル#6にはダミーのFAS/BAS割当てがあるので、両サブ
チャネルの通信レートは6.4kbsになる。なお、ダミーの
FAS/BASについては後述する。

【００２６】通信回線331は、前述したように、ISDNの
基本インタフェイス(2B+D)で、これはBチャネルと呼ば
れる64kbpsの論理的な通信回線二本と、Dチャネルと呼
ばれる呼設定のための通信回線(16kbps)一本で構成され
る。Bチャネルは通信相手とデータの送受を行うための
通信チャネル、Dチャネルは端末と網とが呼設定情報を
通信するための通信チャネルであり、通信回線331は192
kビット/秒のレートでシリアルにデータ列を送受信して
いる。

【００２７】回線制御部319は、通信回線331を介して、
通信相手との呼設定制御とデータの送受信を行う。具体
的には、回線制御部319は、通信回線331を介して受信し
たデータ列から二つのBチャネルのデータを分離し、1オ
クテット（8ビット）毎に時分割多重化したデータ形式
で、分離部318へ入力するとともに、二つのBチャネルの
データを時分割多重化して通信回線331へ送出する。ま
た、回線制御部319は多重化部317へ128kHzの送信同期ク
ロックと送信チャネル同期信号を供給し、多重化部317
はその送信同期クロックに同期して送信データを回線制
御部319へ送る。なお、送信データは、B1チャネルとB2
チャネルを1オクテット毎に時分割多重化されている。
また、送信チャネル同期信号は、送信データがB1チャネ
ルであるのかB2チャネルであるのかを示す信号である。

【００２８】さらに、回線制御部319は、分離部318へ、
128kHzの受信同期クロックと受信チャネル同期信号とと
もに、受信同期クロックに同期した受信データを送る。
なお、受信データは、送信データと同様、B1チャネルと
B2チャネルのデータを1オクテット毎に時分割多重化さ
れている。また、受信チャネル同期信号は、受信データ
がB1チャネルであるのかB2チャネルであるのかを示す信
号である。図5はこれら受信同期クロック、受信チャネ
ル同期信号および受信データのタイミングチャート例
で、送信に関するこれらの信号のタイミングも同様であ
る。なお、図5に示すタイミングの詳細については後述
する。

【００２９】表示制御部315は、映像復号部307〜310で
復元された映像信号を合成して、映像表示部303に表示
する。図6は映像表示部303の表示例を示す図で、その表
示画面がウィンドウ1101から1104に四分割された例を示
し、ウィンドウ1101は映像復号部307で復元された映像
を、ウィンドウ1102は映像復号部308で復元された映像
を、ウィンドウ1103は映像復号部309で復元された映像
を、ウィンドウ1104は映像復号部310で復元された映像
をそれぞれ表示している。

【００３０】●多重化部および分離部 図7は折返しパス330を含む多重化部317と分離部318の詳
細な構成例を示すブロック図である。

【００３１】同図において、400は本ブロックの制御CPU
で、ROM402に予め格納されたプログラムに従い、バス43
0を介して、折返しパス330を含む多重化部317と分離部3
18の各動作を制御する。401はRAMで、CPU400のワークメ
モリおよび送信データおよび受信データの一時蓄積用に
用いられる。

【００３２】次に、多重化部317の各構成を説明する。4
03はシリアル-パラレル(S/P)変換器で、入力されたシリ
アルデータ列をパラレルデータに変換する。なお、S/P
変換器403に入力されるシリアルデータは、映像符号化
部305および音声符号化部306からそれぞれ入力された送
信データと、LSD通信部320およびLSD通信部321からそれ
ぞれ入力された送信LSD1および送信LSD2とである。

【００３３】404はスロット配分器で、各メディアから
のデータおよび折返しデータを、それぞれサブチャネル
の任意のスロットに割振るものである。405〜408はそれ
ぞれI/Oポートで、スロット配分器404から出力されたデ
ータをCPU400が読込むためのI/Oポート405と406、およ
び、CPU400から出力されたデータをチャネル切替器409
に送るためのI/Oポート407と408がある。

【００３４】409はチャネル切替器で、I/Oポート407と4
08に書込まれた二種の送信データと、通信制御部319の
二つのBチャネルとの割当てを切替えるものである。410
はパラレル-シリアル(P/S)変換器で、チャネル切替器40
9から入力されたパラレルデータを、二つのBチャネルデ
ータに多重化したシリアルデータに変換する。P/S変換
器410から出力されたシリアルデータは通信制御部319へ
入力される。

【００３５】次に、分離部318の各構成について説明す
る。411は遅延回路で、通信制御部319により受信された
データ列を1オクテット分の時間遅延する。412はチャネ
ル切替器で、通信制御部319から出力された受信データ
および遅延回路411で遅延され受信データとを入力し
て、その二種のデータと、FAW検出器413と414との接続
を切替えるものである。

【００３６】413と414はそれぞれFAW検出器で、入力さ
れたデータ列の中から勧告H.221に規定されるフレーム
同期信号FAWの検出を行うものである。415〜418はそれ
ぞれI/Oポートで、7(415)とI/Oポート8(416)はFAW検出
器413または414で検出されたFAWタイミングに同期し
て、受信データをCPU400が読込むためのI/Oポート415と
416、および、受信データをP/S変換器419および折返し
ポート420へ送るためのI/Oポート417と418がある。

【００３７】419はP/S変換器で、I/Oポート417または41
8に書込まれたパラレルデータを、各機能ブロック毎の
シリアルデータに変換する。なお、P/S変換器419から出
力されるシリアルデータには、映像復号部307〜310へ送
られる映像データ1〜4、音声復号部311〜314へ送られる
音声データ1〜4、LSD通信部320と321へ送られる受信LSD
1および受信LSD2がある。

【００３８】多重化部317に含まれる折返しポート420
は、I/Oポート417または418に書込まれた受信データか
ら折返すデータを選択し、スロット分配器404へ送る。
この折返しポート420で折返されたデータは、任意の送
信サブチャネルに割当てられて送信される。

【００３９】●折返し通信 図8は折返し通信の概念を示す図で、それぞれ異なる地
点に配置されているマルチメディア通信端末装置A〜E(1
201〜1205)をBチャネル(64kbps)で接続した状態例を示
している。なお、ISDNの基本インタフェイスは一本の回
線インタフェイスで、Bチャネルと呼ばれる論理的な回
線を二本収容していて、Bチャネルそれぞれは異なる通
信相手と呼を設定することが可能で、例えば、端末Aに
着目すると、二本のBチャネルがそれぞれ端末Bと端末E
に接続されている。

【００４０】ここで、各端末に備えられたカメラ301で
撮影された映像の送信データをそれぞれVa,Vb,Vc,Vd,Ve
とし、各端末のマイク302で集音された音声の送信デー
タをそれぞれAa,Ab,Ac,Ad,Aeとする。図9は端末A(1201)
の各Bチャネルで送受される通信データのサブチャネル
構造例を示す図で、同図(1)に示すBb/a-Rxは端末A(120
1)が端末(1202)から受信するBチャネルの構造、同図(2)
に示すBa/b-Txは端末A(1201)から端末B(1202)に送信す
るBチャネルの構造、同図(3)に示すBe/a-Rxは端末A(120
1)が端末E(1205)から受信するBチャネルの構造、同図
(4)に示すBa/e-Txは端末A(1201)から端末E(1205)に送信
するBチャネルの構造をそれぞれ示し、それぞれ8本のサ
ブチャネルをもち、合計64kbpsのレートをもっている。
また、同図に符号1301,1311,1321,1331で示すのはそれ
ぞれFAS/BAS、符号1302,1312,1322,1332で示すのはそれ
ぞれダミーのFAS/BASである。ダミーのFAS/BASには、FA
S/BASと同じビット数だけ空きビットを確保して、この
空きビット部分には何もデータを挿入しない。

【００４１】図9(1)に示すBb/a-Rxにおいては、サブチ
ャネル#1と#2には端末C(1203)の音声データAcが、サブ
チャネル#3と#4には端末B(1202)の音声データAbが、サ
ブチャネル#5と#6には端末C(1203)の映像データVcが、
サブチャネル#7と#8には端末B(1202)の映像データVb
が、それぞれ割当てられている。

【００４２】同図(3)に示すBe/a-Rxにおいては、サブチ
ャネル#1と#2には端末D(1204)の音声データAdが、サブ
チャネル#3と#4には端末E(1205)の音声データAeが、サ
ブチャネル#5と#6には端末D(1204)の映像データVdが、
サブチャネル#7と#8には端末E(1205)の映像データVe
が、それぞれ割当てられている。

【００４３】同図(2)に示すBa/b-Txにおいては、まず、
自端末A(1201)の映像データVaをサブチャネル#7と#8
に、自端末A(1201)の音声データAaをサブチャネル#3と#
4に割当てて送信する。また、送信先の端末B(1202)とは
反対側の端末E(1205)から受信したデータに含まれる映
像データVeをサブチャネル#5と#6に割当て、音声データ
Aeをサブチャネル#1と#2に割当て、折返し送信する。

【００４４】同図(4)に示すBa/e-Txにおいては、まず、
自端末A(1201)の映像データVaをサブチャネル#7と#8
に、自端末A(1201)の音声データAaをサブチャネル#3と#
4に割当てて送信する。また、送信先の端末E(1205)とは
反対側の端末B(1202)から受信したデータに含まれる映
像データVbをサブチャネル#5と#6に割当て、音声データ
Abをサブチャネル#1と#2に割当て、折返し送信する。

【００４５】つまり、端末A(1201)は、端末C(1203)と端
末B(1202)のデータを端末B(1202)から受信するが、隣接
する端末B(1202)のデータと自端末A(1201)のデータとを
多重化して、端末B(1202)とは反対側の端末E(1205)へ送
信する。さらに、端末A(1201)は、端末D(1204)と端末E
(1205)のデータを端末E(1205)から受信するが、隣接す
る端末E(1205)のデータと自端末A(1201)のデータとを多
重化して、端末E(1205)とは反対側の端末B(1202)に送信
する。このように、折返すときは、サブチャネルの割当
て位置を入替えて、隣接する端末のデータを常に#3,#4,
#7,#8の各チャネルに割当てるので、データが回線をル
ープし続けることはない。

【００４６】例えば、端末A(1201)の送信データは、端
末B(1202)を経由して端末C(1203)に受信された時点で折
返しは終了し、端末E(1205)を経由して端末D(1204)に受
信された時点で折返しが終了する。このように、端末B
〜E(1202〜1205)のすべての端末が、端末A(1201)と同じ
方法によりデータを折返すことで、各端末は、すべての
端末からの音声および映像データを受信することができ
る。

【００４７】次に、前述したダミーのFAS/BASについて
説明する。FASおよびBASは互いに通信を行っている端末
間のフレーム同期および通信能力を設定するための信号
であるため、互いに通信している端末間のFASおよびBAS
を、その端末間とは異なる端末間通信のために折返す必
要はない。しかし、図9(1)に示したサブチャネル#8のFA
S/BASを抜取り、受信した映像データVbを折返すと、デ
ータ量が同じのため、サブチャネル#6のFAS/BASの位置
にデータのない空きビットが発生する。そこで、この空
きビット位置を予めダミーのFAS/BASとして設定し、受
信時には、このビット位置のデータを無視するようにす
る。これが図9(1)および(2)に示したサブチャネル#6の
ダミーのFAS/BAS1302と1322で、受信端末はこのビット
位置のデータを無視する。

【００４８】●遅延回路およびチャンネル切替器 図10は遅延回路411とチャネル切替器412およびそれらの
周辺回路の詳細な構成例を示すブロック図で、501〜508
はそれぞれDフリップフロップ（以下「D-F/F」とい
う）、509と512〜515はANDゲート、510と511はORゲート
である。

【００４９】また、520は初期化信号で、通信の開始に
先立ってCPU400から入力される遅延回路410の初期化信
号である。初期化信号520が入力されると、D-F/F501〜5
08の出力QはHレベルに初期化される。521は回線制御部3
19から送られてくる受信データで、二つのBチャネルデ
ータがオクテット単位に時分割多重化されている。522
は受信データの同期クロックで、例えば128kHzである。
523は受信チャネル同期信号で、受信データ521がB1チャ
ネルのデータであるのか、B2チャネルのデータであるの
かを示す。524は受信チャネル選択信号で、CPU400の制
御信号であり、二つのFAW検出器413,414と二つのBチャ
ネルとの接続関係を決定する信号である。

【００５０】図5を用いて受信チャネル選択信号524がH
レベルのときの遅延回路411およびチャネル切替器412の
動作タイミングを説明する。

【００５１】遅延回路411は、受信同期クロック522に同
期して、その8クロック分の受信データ521をバッファし
て、受信データ521を1オクテット分遅延した受信データ
（以下「遅延データ」という）525を生成する。また、A
NDゲート509は、受信同期クロック522とチャネル同期信
号523を論理積して、受信データ同期クロック528を生成
する。この受信データ同期クロック528は、図5に示すよ
うに、チャンネル同期信号523がLレベルのときだけのク
ロック信号で、受信データ526と527のデータ同期クロッ
クとしてFAW検出器413と414へ入力される。

【００５２】受信チャネル選択信号524がHレベルのと
き、受信データ521は、ANDゲート512とORゲート510を経
て、受信データ526としてFAW検出器413へ入力される。
また、遅延データ525は、ANDゲート513とORゲート511を
経て、受信データ527としてFAW検出器414へ入力され
る。

【００５３】また、受信チャネル選択信号がLレベルの
とき、受信データ521は、ANDゲート515とORゲート511を
経て、受信データ527としてFAW検出器414へ入力され
る。一方、遅延データ525は、ANDゲート514とORゲート5
10を経て、受信データ526としてFAW検出器413へ入力さ
れる。

【００５４】●FAW検出器 図11はFAW検出器413の詳細な構成例を示すブロック図で
ある。なお、FAW検出器413と414は同じ構成であるの
で、FAW検出器414の説明は省略する。

【００５５】同図において、701〜707はそれぞれ遅延回
路で、その構成は前述した遅延回路411と同じである。7
08〜714はそれぞれD-F/F、715は8ビットのレジスタであ
る。724は同期検出ゲートで、FAW同期パターンの一部で
ある‘0011011’をその入力信号から検出したときにHレ
ベルの信号を出力する。

【００５６】また、725はプリセットおよびリセット可
能なD-F/F、726と727はそれぞれANDゲート、728はD-F/
F、729と738はそれぞれインバータ、730は80進カウン
タ、731は16進カウンタ、732はORゲート、733と734は切
替回路である。

【００５７】また、740は検出回路初期化信号で、通信
の開始に先立ってCPU400から入力されるFAW検出器の初
期化信号である。741はスルーモード設定信号で、切替
回路733と734を制御して、FAW検出器に受信データ526を
バイパスさせるためのCPU400の制御信号である。742は
次FAW検出イネーブル信号で、FAW検出器によるFAW検索
を開始させるためのCPU400の制御信号である。

【００５８】743はFAW同期イネーブル信号で、FAWを検
出した場合にFAW検出器のフレーム同期信号発生回路の
初期化を有効にするか否かを制御するCPU400の制御信号
である。

【００５９】まず、B1チャネルのデータを選択して、FA
W検出器をバイパスする場合を説明する。

【００６０】スルーモード設定信号741によりスルーモ
ードが設定されると、切替回路733と734はそれぞれ受信
データ526とチャネル同期信号523を選択する。従って、
受信データ526は、切替回路733を経てD-F/F708へ入力さ
れ、受信データ同期クロック528に同期して、順次、D-F
/F708〜714をシフトされる。図5に符号601で示すタイミ
ング（チャネル同期信号523の立ち上がり）において
は、レジスタ715のD0入力には受信データ526がそのまま
入力され、D1入力にはD-F/F708により1クロック分遅延
した受信データが入力され、…、D7入力には8クロック
分遅延した受信データ754が入力される。従って、図5に
示す受信データ526のD1〜D8（B1チャネル）がレジスタ7
15へ入力され、符号601のタイミングでレジスタ715に格
納されることにより、シリアルデータからパラレルデー
タに変換される。そして、次のチャネル同期信号523の
立ち上がりでは、データD17〜D24（B1チャネル）がレジ
スタ715へ格納されて、パラレルデータに変換される。
このようにして、順次、B1チャネルのデータだけがシリ
アル/パラレル変換されて、レジスタ７15に書込まれ
る。

【００６１】次に、B2チャネルのデータを選択して、FA
W検出器をバイパスする場合は、上述と同様に、図5に示
す受信データ527のD9〜D16(B2チャネル)がパラレル変換
され、符号601で示すタイミングにおいてレジスタ715へ
書込まれる。そして、次のチャネル同期信号523の立ち
上がりでは、データD25〜D32（B2チャネル）がレジスタ
715へ格納されて、パラレルデータに変換される。この
ようにして、順次、B2チャネルのデータだけがシリアル
/パラレル変換されて、レジスタ７15に書込まれる。

【００６２】次に、B1チャネルのデータを選択し、FAW
検出器をバイパスしない場合の動作を説明する。

【００６３】D-F/F725は、CPU400からの検出回路初期化
信号740によって初期化され、次FAW検出イネーブル信号
742がHレベルになることによりクリアされて、その出力
はLレベルになるのでANDゲート726は閉じる。そして、
現在処理中のサブマルチフレームの期間が経過すると、
次FAW検出イネーブル信号742がLレベルになり、ANDゲー
ト726が開くので、FAWの検出が開始される。

【００６４】FAWの検出は、通信の最初に行うほか、通
信中に、何らかの要因によりデータエラーなどが発生し
てFAWのビットパターンが所定のビット位置に見付から
ず、勧告H.211のフレーム同期が外れたと判断されたと
きに、再びフレーム同期を確立するために行う。

【００６５】フレーム同期信号発生回路は、受信オクテ
ット同期信号752を発生する16進カウンタ731と、受信フ
レーム同期信号751を発生する80進カウンタ730と、受信
サブマルチフレーム同期信号750を発生する二進カウン
タ739で構成される。なお、二進カウンタ739はD-F/F728
とインバータ729,738から構成される。図12はこれらの
カウンタの動作例を示すタイミングチャートである。

【００６６】16進カウンタ731は、受信同期クロック522
に同期してカウントアップするカウンタで、同期検出ゲ
ートであるANDゲート727の出力により零に初期化され、
カウント値が零のときLレベルの信号をORゲート732と80
進カウンタ730へ出力する。80進カウンタ730は、ANDゲ
ート727の出力により零に初期化され、16進カウンタ731
の出力に同期してカウントアップするカウンタで、カウ
ント値が零のときにLレベルの受信フレーム同期信号751
を出力する。二進カウンタ739は、ANDゲート727の出力
により零に初期化され、80進カウンタ730の出力（受信
フレーム同期信号751）に同期して、LレベルとHレベル
を出力を繰返し、この二進カウンタ739の出力は受信サ
ブマルチフレーム同期信号750になる。

【００６７】まず、チャネル切替器412から出力された
受信データ526および受信データ同期クロック528は、遅
延回路701と同期検出データ724へ入力される。遅延回路
701でオクテット分遅延された受信データは、次段の五
つの遅延回路702〜706によりそれぞれオクテット分ずつ
遅延され、六つの遅延回路701〜706で遅延された六つの
受信データは同期検出ゲート724へ入力される。従っ
て、同期検出ゲート724には、シリアルな受信データ列
に含まれる1オクテットの間隔の合計7ビットが入力され
ることになる。さらに、遅延回路706から出力された合
計6オクテット分遅延された受信データは、次段の遅延
回路707へ入力されて、合計7オクテット分遅延された
後、切替回路733を経てD-F/F708へ入力される。

【００６８】勧告H.221のフレーム構造は、図1に示した
ように、奇数フレームと偶数のフレームのペアでサブマ
ルチフレーム構造を構成している。偶数フレームのFAS
の位置には、フレーム同期を取るために、常に2〜8オク
テットの位置に、FAW信号の一部である‘0011011’の同
期ビットパターンが挿入されている。つまり、偶数フレ
ームには、シリアルなデータ列の中に、ビット毎に1オ
クテット間隔で‘0‥0‥1‥1‥0‥1‥1’のビットパタ
ーンが存在することになる。従って、シリアルデータ列
から1オクテットの間隔で‘0011011’の同期パターンを
監視して、この同期パターンが検出されたら、検出され
た時点の先頭ビットより15ビット遡ったビットから偶数
フレームが構成されている、と判定することができる。
同期検出ゲート724は、この‘0011011’の同期ビットを
検出するゲートであり、‘0011011’の同期ビットを検
出すると、Hレベルの信号を出力する。そしてこの時、D
-F/F714の出力は、フレームの先頭ビットデータに該当
し、レジスタ715にはフレームの第1オクテットのデータ
が入力されることになる。

【００６９】通信開始時の初期状態においては、D-F/F7
25の出力はHレベルで、ANDゲート726はオン状態になっ
ている。従って、FAW同期イネーブル信号743が有効にな
った後、同期検出ゲート724が‘0011011’のビットパタ
ーンを検出すると、16進カウンタ731と80進カウンタ730
と二進カウンタ739が初期化される。図12に符号801で示
したFAW検出タイミングが、これらのカウンタの初期化
タイミングである。

【００７０】一旦、FAWが検出されてフレーム同期が確
立すれば、受信データ526は、遅延回路701〜707とD-F/F
708〜714を順次シフトされて、受信オクテット同期信号
752に同期して、フレーム構造のオクテットデータがレ
ジスタ715に書込まれる。

【００７１】●FAW検出器の動作制御フロー 図13はFAW検出器の動作制御例を示すフローチャート
で、CPU400によって実行される制御手順の一例である。

【００７２】同図において、CPU400は、通信に先立ち、
ステップS1402でFAW検出器を初期化する。具体的には、
初期化信号520を制御して遅延回路701〜707、D-F/F708
〜714およびレジスタ715を初期化し、検出回路初期化信
号740を制御してD-F/F725の出力をHレベルにセットす
る。次に、CPU400は、ステップS1403でFAW同期検出機能
を有効にするためにFAW同期イネーブル信号743を制御し
てANDゲート727をオン（FAW同期オン）にし、ステップS
1404で受信オクテット同期信号752がLレベルになるのを
待ち、受信オクテット同期信号752がLレベルになるとス
テップS1405でレジスタ715からデータを読込んでRAM401
に転送する。

【００７３】続いて、CPU400は、ステップS1406で、AND
ゲート726の出力（FAW検出信号754）を検査して、FAWが
検出されているか否か判定する。そして、FAWが検出さ
れていないときは、フレーム同期が確立していないと判
断して、ステップS1403へ戻る。一方、FAWが検出されて
フレーム同期が確立すると、16進カウンタ731、80進カ
ウンタ730および二進カウンタ728のカウント値はそれぞ
れ零に初期化される。そこで、FAWが検出された場合
は、ステップS1407でFAW同期イネーブル信号743をオフ
にして、次のFAWが検出されたときにそれらのカウンタ
が初期化されるのを禁止する。

【００７４】次に、CPU400は、ステップS1408で通信が
終了したか否かを判定して、通信が終了した場合には処
理を終了する。また、未了であればステップS1409で、
受信オクテット同期信号752がLレベルになるのを待つ。
この間、FAW検出器は、シリアルデータをオクテット単
位のパラレルデータに変換している。

【００７５】受信オクテット同期信号752がLになると、
CPU400は、ステップS1410でレジスタ715からデータを読
込んでRAM401へ転送し、ステップS1411で、読込んだデ
ータが偶数フレームの第1オクテットデータであるかど
うかを判定するために、受信サブマルチフレーム同期信
号750がLレベル（つまり偶数フレーム）で、かつ受信フ
レーム同期信号751がLレベル（つまり第1オクテットデ
ータ）であるか否かを検査する。この二つの条件を満た
さない場合は、ステップS1408へ戻り、ステップS1408〜
S1411を繰返す。一方、二つの条件を満たす場合は、偶
数フレームの第1オクテットデータを読込んだと判断し
て、ステップS1412で、ANDゲート726の出力（FAW検出信
号754）を検査して、FAWが検出されているか否か判定す
る。

【００７６】そして、CPU400は、FAWが検出された場合
は、ステップS1417でそれまでにレジスタ415から読込ん
だデータを一つのサブマルチフレームのデータとして処
理した後、ステップS1408へ戻る。また、偶数フレーム
の第1オクテットタイミング時に、FAWが検出されない場
合は、フレーム同期が外れたと判断して、次のFAWを検
出するために、ステップS1413で次FAW検出イネーブル信
号742とFAW同期イネーブル信号743をオンにする。そし
て、ステップS1414でオクテットタイミングに同期し
て、ステップS1415でFAW検出信号754を検査して、FAW検
出信号754が検出されると、ステップS1416でフレーム同
期が再確立したと判断して、ステップS1416でFAW同期イ
ネーブル信号743をオフにした後、ステップS1408へ戻
り、サブマルチフレームデータの読込ルーチンステップ
S1408〜S1412およびS1417の処理に戻る。

【００７７】CPU400は、以上の処理を、通信が終了する
まで繰返す。

【００７８】●D-F/F725の動作タイミング 図14はFAW検出動作時におけるD-F/F725の動作タイミン
グチャート例である。図に示すように、D-F/F725は、そ
のクロック入力(CK)の立ち上がりエッジタイミングで動
作し、次FAW検出イネーブル信号742がHレベルになると
クリアされ、クリアされた後、次の偶数フレーム、すな
わちサブマルチフレームの先頭まで、その出力はLレベ
ルになるのでFAW検出用のANDゲート726はオフになる。

【００７９】サブマルチフレームの先頭でANDゲート726
がオンしたとき、FAW同期検出ゲート724に入力されてい
るデータ、つまり図11に示した受信データ526と遅延回
路701〜706で遅延された受信データは、サブマルチフレ
ームの先頭から二つ目のクロックタイミング、つまり図
14に符号901で示すクロックタイミングの受信データで
ある。従って、サブマルチフレームの先頭から1サイク
ル遅れたビット位置からFAWの検索を開始することにな
り、従来の検出タイミングから1クロック遅らせたビッ
ト位置からFAW同期信号パターンの検索を開始すること
になる。

【００８０】FAW検出器413と414とは、同じ構成で、そ
の動作も上述の説明どおりである。FAW検出器413と414
に入力される受信データは、遅延回路411の作用によっ
て、B1チャネル、B2チャネルの何れの場合でも同じにな
る。CPU400は、FAW検出器413と414から出力される受信
オクテット同期信号752それぞれに同期して、I/Oポート
415と416のレジスタからデータを読出す。一方、I/Oポ
ート405〜408,417,418については、それぞれ同じ送信デ
ータのオクテットデータ転送タイミングに同期して、読
出しと書込みを行う。

【００８１】●I/Oポート417,418とP/S変換器419 図15はI/Oポート417,418とP/S変換器419の詳細な構成例
を示すブロック図である。

【００８２】I/Oポート417と418はそれぞれ二段構造の
レジスタをもつ。一段目のレジスタ417aと418aは、その
入力端子D0〜D7がCPU400のバス430に接続され、CPU400
からの送られてくるマスタ受信レジスタ書込信号1610と
スレーブ受信レジスタ書込信号1611により、データの書
込みが行われる。二段目のレジスタ417bと418bは、その
入力端子D0〜D7が一段目のレジスタの出力端子Q0〜Q7へ
それぞれ接続されていて、送信オクテット同期信号1614
に同期して、データを取込む。このように、レジスタを
二段構造にすることで、CPU400からI/Oポート417,418
へ、送信オクテットに同期するタイミングと非同期なタ
イミングで、データを書込むことが可能になるととも
に、I/Oポート417,418の出力を送信オクテットに同期さ
せることが可能になる。

【００８３】1605は16進カウンタで、送信データのオク
テットタイミングに同期して零に初期化され、送信デー
タのビットタイミング同期してカウントアップする。そ
の出力C4〜C1は‘0000’から‘1111’まで、順次、カウ
ントアップする。

【００８４】1601は16進デコーダで、入力端子in4〜in1
に入力された値に従って、出力端子O0〜O15の中の何れ
か一つをHレベルにする。入力端子in4〜in1には16進カ
ウンタの出力端子C4〜C1が接続されているので、16進デ
コーダ1601の出力は、送信オクテットタイミングの初め
は出力O0がHレベルに、O1〜O15がLレベルになり、1クロ
ック後には出力O1がHレベルに、出力O0とO2〜O15がLレ
ベルになり、以後、送信クロックに同期して、順次、L
レベルの出力がO2,O3,…,O15,O0,O1,…とシフトして行
くことになる。

【００８５】ゲート1603と1604は、16進デコーダ1601の
Hレベル出力に従って、入力信号SD0〜SD15の中から何れ
か一つを選択する。ORゲート1602は、ゲート1603または
1604に選択された信号を、シリアルに変換された受信デ
ータ1613として出力する。つまり、16進カウンタ1605は
送信データタイミングの128kHzに同期してカウントアッ
プするので、P/S変換器419は、I/Oポート417と418に書
込まれたパラレルの受信データを、レートが128kHzのシ
リアルデータに変換するパラレル-シリアル変換を行う
ことになる。

【００８６】R-V1イネーブル信号1620〜R-V4イネーブル
1623はそれぞれ、第一から第四の受信映像データが勧告
H.221のフレーム内のどのサブチャネルに割当てられて
いるかを示す信号である。例えば、第一の受信映像デー
タがマスタフレームのサブチャネル#7とサブチャネル#8
に割当てられているときは、16進デコーダ1601の出力O6
またはO7がHレベルのときに、R-V1イネーブル信号1620
もHレベルになり、その他のタイミングではR-V1イネー
ブル信号1620はLレベルになる。R-V2イネーブル信号162
1〜R-V4イネーブル1623も同様であり、該当する受信映
像データが割当てられていないときには常にLレベルで
ある。

【００８７】R-A1イネーブル信号1624〜R-A4イネーブル
1627はそれぞれ、第一から第四の受信音声データが勧告
H.221のフレーム内のどのサブチャネルに割当てられて
いるかを示す信号であり、R-V1イネーブル信号1620など
と同様に、該当するサブチャネルのタイミングでHレベ
ルになる。

【００８８】R-L1イネーブル信号1628とR-L2イネーブル
信号1629はそれぞれ、第一と第二の受信LSD通信データ
が勧告H.221のフレーム内のどのサブチャネルに割当て
られているかを示す信号であり、R-V1イネーブル信号16
20などとと同様に、該当するサブチャネルのタイミング
でHレベルになる。

【００８９】受信FAS/BASマスク信号1630は、シリアル
データ1613の該当ビットが勧告H.221のフレーム構造のF
ASもしくはBASのビット配置タイミングであることを示
す信号で、FASおよびBASのビット位置のタイミングでは
Lレベルであり、その他のタイミングではHレベルであ
る。

【００９０】シリアルデータ1613は、ゲート1606〜1608
において、上述した各データ種別を示すイネーブル信号
1620〜1629と受信FAS/BASマスク信号1630によりゲート
されて、映像復号部307〜310へ受信ビデオデータとし
て、音声復号部311〜314へ受信音声データとして、LSD
通信部320と321ヘ受信LSDとして送られる。従って、例
えば、R-V1イネーブル信号1620がHレベルで、かつ、受
信FAS/BASマスク信号1630がHレベルのときは、映像復号
部307にはシリアルデータ1613が有効な受信ビデオデー
タとして入力され、その復号が実行される。他の映像復
号部，音声復号部やLSD通信部も同様である。

【００９１】●受信FAS/BASマスク信号 図16は受信FAS/BASマスク信号1630の生成回路の構成例
を示すブロック図である。同図において、1605は前述し
た送信データクロックに同期してカウントアップする16
進カウンタで、送信オクテットタイミングに同期して零
に初期化される。1506は送信オクテットタイミングに同
期してカウントアップする80進カウンタで、送信データ
の勧告H.221フレーム構造を構成するタイミングを生成
する。

【００９２】また、1501は八進デコーダで、入力端子in
2〜in0に16進カウンタ1605のカウント値を入力し、その
カウント値に対応する出力O0〜O7の内の何れか一つを、
順次、Hレベルにする。なお、入力端子in2〜in0には、1
6進カウンタ1605のカウント出力の下位3ビットC3〜C1が
接続されるので、八進デコーダ1501の出力O7は、16進カ
ウンタ1605のカウント値が「7」と「15」のときにHレベ
ルになる。従って、八進デコーダ1501の出力は、マスタ
送信フレームとスレーブ送信フレームの各サブチャネル
#1〜#8のタイミングを示していることになる。

【００９３】1502も八進デコーダで、八進デコーダ1501
と同様に、入力端子in2〜in0に入力された値に従って、
その値に対応する出力O0〜O7の内の何れか一つをHレベ
ルにする。入力端子in2〜in0には、80進カウンタ1506の
カウント出力の上位3ビットC7〜C5が接続されるので、
八進デコーダ1502の出力O0は、80進カウンタ1506のカウ
ント値が「0」〜「15」のときにHレベルになり、出力O1
は80進カウンタ1506のカウント値が「16」〜「31」のと
きにHレベルになり、以下同様に、オクテットタイミン
グの16カウント毎に、順次、出力O2〜O7がHレベルにな
る。

【００９４】CPU400から送られてくるダミー受信FAS/BA
Sマスク制御信号1521は、サブチャネル#6のダミー受信F
AS/BASマスク信号（デコーダ1501の出力Q5）の有効/無
効を制御する信号で、ANDゲート1507により、制御信号1
521がHレベルのときダミーFAS/BASマスク信号は有効に
なる。

【００９５】ORゲート1503は、ANDゲート1507から出力
された信号と、デコーダ1501の出力Q7とを論理和して、
受信FAS/BASマスク信号を生成する。

【００９６】CPU400から送られてくる受信FAS/BASマス
ク制御信号1522は、受信FAS/BASマスク信号の有効/無効
を制御する信号で、ANDゲート1504により、制御信号152
2がHレベルのとき受信FAS/BASマスク信号は有効にな
る。FAS/BASマスク信号の無効は、通信データが勧告H.2
21のフレーム構造を取らない場合と、勧告H.221の非フ
レームモードの場合に発生する。

【００９７】図17は受信FAS/BASマスク信号のタイミン
グチャート例である。

【００９８】同図において、Mサブマルチフレーム同期
信号は、送信データの勧告H.221フレームのマスタチャ
ネル側のサブマルチフレーム同期信号で、Lレベルのと
きは偶数フレームであることを示し、Hレベルの時には
奇数フレームであることを示す。OCT16マスク信号は、
第1オクテットタイミングから第16オクテットタイミン
グの期間を示す信号で、図16に示した八進デコーダ1502
の出力O0である。#6/#8マスク信号は、サブチャネル#6
とサブチャネル#8のタイミングを示す信号で、図16に示
したORゲート1503の出力信号である。

【００９９】図17に示すように、受信FAS/BASマスク信
号を用いて、図15に示したシリアルデータ1613をゲート
すれば、図4に示したFAS/BASとダミーFAS/BASのビット
位置に対応するデータを除去することができる。

【０１００】●S/P変換器403 図18はS/P変換器403の詳細な構成例を示すブロック図で
ある。

【０１０１】同図において、T-Vイネーブル信号は映像
符号化部305から送信ビデオデータを読出すことを許可
する信号、T-Aイネーブル信号は音声符号化部306から送
信音声データを読出すことを許可する信号、T-L1イネー
ブル信号はLSD通信部320から送信データを読出すことを
許可する信号、T-L2イネーブル信号はLSD通信部321から
送信データを読出すことを許可する信号で、これらの信
号はCPU400から送られてくる。

【０１０２】ANDゲート1818〜1821とORゲート1817から
なるセレクタは、上記のイネーブル信号および送信FAS/
BASマスク信号1840に従って送信データを選択する。D-F
/F1816〜1801は16段のシフトレジスタを構成し、初期化
信号520により初期化され、送信同期クロック1831に同
期して選択された送信データを読込み、送信パラレルデ
ータ1830として出力する。

【０１０３】次に、一例として、B1チャネルを用いて、
図4に示したフレーム構成でデータを送信する場合を説
明する。この場合、T-Vイネーブル信号は送信フレーム
のサブチャネル#5のタイミングで有効になり、T-Aイネ
ーブル信号は送信フレームのサブチャネル#1と#2のタイ
ミングで有効になり、T-1イネーブル信号は送信フレー
ムのサブチャネル#6のタイミングで有効になる。

【０１０４】音声符号化部306は、T-Aイネーブル信号が
Hレベルで、かつ、送信FAS/BASマスク信号1840がHレベ
ルのときに、有効な送信音声データを出力する。映像符
号化部305は、T-Vイネーブル信号がHレベルで、かつ、
送信FAS/BASマスク信号1840がHレベルのときに、有効な
送信ビデオデータを出力する。LSD通信部320は、T-L1イ
ネーブル信号がHレベルで、かつ、送信FAS/BASマスク信
号1840がHレベルのときに、有効な送信LSDを出力する。
LSD送信部321は、T-L2イネーブル信号がHレベルで、か
つ、送信FAS/BASマスク信号1840がHレベルのときに、有
効な送信LSDを出力する。

【０１０５】従って、送信同期クロック1831に同期し
て、まず、送信音声データがD-F/F1816へ順次入力され
シフトされる。サブチャネル#3と#4の期間は、すべての
イネーブル信号がLレベルになり、その結果、Hレベルの
無効データがD-F/F1816へ入力される。続いて、送信ビ
デオデータと送信LSDが、順次、D-F/F1816に入力されシ
フトされる。サブチャネル#7と#8の期間も、すべてのイ
ネーブル信号がLレベルになり、Hレベルの無効データが
D-F/F1816へ入力される。

【０１０６】続いて、B2チャネルのデータを入力する
が、この例はB1チャネルだけを用いた通信であるから、
B2チャネルの期間、つまり8クロック分の期間は、すべ
てのイネーブル信号がLレベルになり、Hレベルの無効デ
ータがD-F/F1816へ入力されシフトされる。

【０１０７】こうして16クロック分の期間、送信データ
がシフトされると、はじめに入力された送信音声データ
はD-F/F1801と1802に、送信映像データはD-F/F1805に、
送信LSDデータがD-F/F1806に、それぞれ格納された状態
になる。従って、D-F/F1801〜1816に保持された各デー
タを読出せば、シリアルの送信ビデオデータ、送信音声
データ、送信LSDデータを、それぞれのサブチャネルに
割当てたパラレルデータ1830を得ることができる。

【０１０８】●折返しポート420，スロット分配器404お
よびI/Oポート405,406 図19は折返しポート420，スロット分配器404およびI/O
ポート405,406の詳細な構成例を示すブロック図であ
る。

【０１０９】同図において、1901,1902,1905,1906はそ
れぞれ8ビットのレジスタ、1903と1904はそれぞれCPU40
0によって制御される8×8構成の切替回路、1907と1908
はそれぞれCPU400によって制御される入力選択回路であ
る。

【０１１０】図15に示したI/Oポート417,418から折返し
データ1612を折返す場合、受信用のスレーブ側レジスタ
418bから出力されたデータSD8〜SD15を送信用のマスタ
側レジスタ1901の入力端子D7〜D0へ入力し、受信用のマ
スタ側レジスタ417bから出力されたデータSD0〜SD7を送
信用のスレーブ側レジスタ1902の入力D7〜D0へ入力す
る。レジスタ1901と1902は、送信オクテット同期信号16
14に同期して、折返しデータ1612を読込み切替回路1903
と1904へ出力する。

【０１１１】切替回路1903は、CPU400の制御によって、
レジスタ1901の出力D0〜D7から任意ビットを選択して、
任意のビット位置LPD0〜LPD7へ接続する。切替回路1904
も同様に、CPU400の制御によって、レジスタ1902の出力
D0〜D7から任意ビットを選択し、任意のビット位置LPD8
〜LPD15へ接続する。

【０１１２】入力選択回路1907は、CPU400の制御によっ
て、LPD0〜LPD7とTPD0〜TPD7（送信パラレルデータ）の
どちらか一方をビット毎に選択して、マスタ側レジスタ
1905の入力端子D7〜D0へ接続する。レジスタ1905は、送
信オクテット同期信号1614に同期して、入力選択回路19
07で選択されたデータを読込みI/Oポート405へ出力す
る。入力選択回路1908も同様に、CPU400の制御によっ
て、LPD8〜LPD15とTPD8〜TPD15（送信パラレルデータ）
のどちらか一方をビット毎に選択して、スレーブ側レジ
スタ1906の入力端子D7〜D0へ接続する。レジスタ1906
は、送信オクテット同期信号1614に同期して、入力選択
回路1908で選択されたデータを読込みI/Oポート406へ出
力する。

【０１１３】I/Oポート405と406はそれぞれ、CPU400か
ら送られてくるマスタ送信レジスタ読出信号1913とスレ
ーブ送信レジスタ読出信号1914に従って、レジスタ1905
と1906から入力された送信データをバス430へ送出する
ので、CPU400は送信データを読込むことができる。

【０１１４】●チャネル切替器409，P/S変換器410およ
びI/Oポート407,408 図20はチャネル切替器409，P/S変換器410およびI/Oポー
ト407,408の詳細な構成例を示すブロック図である。

【０１１５】同図において、2003と2004はそれぞれ8ビ
ットのレジスタ、2001と2002はそれぞれセレクタ、2006
と2007はそれぞれANDゲート群、2008はORゲートであ
る。また、I/Oポート407と408はそれぞれ、初期化信号5
20によって初期化される8ビットのレジスタで構成され
る。

【０１１６】CPU400は、マスタ送信レジスタ書込信号20
11とスレーブ送信レジスタ書込信号2012によって、送信
するマスタフレームのデータをバス430経由でレジスタ4
07へ、送信するスレーブフレームのデータをバス403経
由でレジスタ408へ、それぞれ書込む。レジスタ407と40
8に書込まれた送信データはそれぞれ、送信オクテット
同期信号1614に同期して、セレクタ2001または2002を経
てレジスタ2003または2004に書込まれる。

【０１１７】セレクタ2001と2002は、CPU400により制御
される送信チャネル選択信号2014がHレベルのときは入
力A0〜A7を選択し、Lレベルのときは入力B0〜B7を選択
する。レジスタ2003と2004に書込まれた送信データは、
ANDゲート群2006と2007およびORゲート2008により、前
述した16進デコーダ1601の出力に応じて1ビット毎に順
次選択され、シリアルデータ2013に変換され出力され
る。なお、シリアルデータ2013は、図3に示した回線制
御部319へ送られる。

【０１１８】なお、上述では、一本のISDNの基本レート
でそれぞれのBチャネルを別々の地点に接続するように
説明したが、複数の基本レートを使用して、それぞれの
基本レート回線を別々の地点に接続するようにしてもよ
い。また、ISDNの基本レートに限らず、より高速なデー
タ通信回線であってもよく、勿論、低速な通信回線であ
ってもよく、例えばMODEMを用いて公衆回線に接続する
形態でもよい。

【０１１９】さらに、第三の遅延手段および第三の切替
手段、第四の遅延手段および第四の切替手段など、同じ
構成を複数段に構成してもよい。また、疑似同期信号で
あるダミーFAS/BAS信号を付加するチャネルのデータは
どの種類のデータであってもよいし、疑似同期信号は一
つに限らず、複数の疑似同期信号を別々のサブチャネル
に付加してもよい。

【０１２０】このように、本実施例によれば、受信した
マスタフレームとスレーブフレームが、B1チャネルとB2
チャネルの何れで伝送された場合であっても、その処理
タイミングは略同時になるので、受信データの処理を容
易にすることができる。さらに、折返しデータを受信し
て、各メディアのデータを分離するとき、サブチャネル
#8のFASとBASを分離するだけではなく、疑似信号も分離
することができる。

【０１２１】なお、本発明は、複数の機器から構成され
るシステムに適用しても、一つの機器からなる装置に適
用してもよい。

【０１２２】また、本発明は、システムあるいは装置に
プログラムを供給することによって達成される場合にも
適用できることはいうまでもない。

【０１２３】

【発明の効果】以上説明したように、本発明によれば、
マスタフレーム/スレーブフレームの受信順にかかわら
ず、受信データの処理が容易な通信装置およびその通信
方法を提供することができる。また、折返しデータを受
信した際に疑似信号を分離する通信装置およびその通信
方法を提供することができる。

【図面の簡単な説明】

【図１】勧告H.221で定義される伝送フレーム構造の一
例を示す図、

【図２】フレーム同期ワードFAWのビットパターンを示
す図、

【図３】本発明にかかる一実施例の通信装置の構成例を
示すブロック図、

【図４】本実施例におけるサブチャネル割当ての一例を
示す図、

【図５】本実施例における受信同期クロック、受信チャ
ネル同期信号および受信データのタイミングチャート
例、

【図６】図3に示す映像表示部の表示例を示す図、

【図７】図3に示す多重化部と分離部の詳細な構成例を
示すブロック図、

【図８】折返し通信の概念を示す図、

【図９】図8に示す端末Aの各Bチャネルで送受される通
信データのサブチャネル構造例を示す図、

【図１０】図7に示す遅延回路とチャネル切替器および
それらの周辺回路の詳細な構成例を示すブロック図、

【図１１】図7に示すFAW検出器の詳細な構成例を示すブ
ロック図、

【図１２】図11に示すカウンタの動作例を示すタイミン
グチャート、

【図１３】図7に示すFAW検出器の動作制御例を示すフロ
ーチャート、

【図１４】FAW検出動作時におけるD-F/F725の動作タイ
ミングチャート例、

【図１５】図7に示すI/Oポート417,418とP/S変換器419
の詳細な構成例を示すブロック図、

【図１６】受信FAS/BASマスク信号の生成回路の構成例
を示すブロック図、

【図１７】受信FAS/BASマスク信号のタイミングチャー
ト例、

【図１８】図7に示すS/P変換器の詳細な構成例を示すブ
ロック図、

【図１９】図7に示す折返しポート，スロット分配器お
よびI/Oポート405,406の詳細な構成例を示すブロック
図、

【図２０】図7に示すチャネル切替器，P/S変換器410お
よびI/Oポート407,408の詳細な構成例を示すブロック図
である。

【符号の説明】

301 撮像部 305 映像符号化部 302 集音部 306 音声符号化部 317 多重化部 319 回線制御部 318 分離部 307〜310 映像復号部 315 表示制御部 311〜314 音声復号部 316 音声信号制御部 320,321 LSD通信制御部 322 操作部 323 全体制御部

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の論理回線を有する通信回線に接続
   する通信装置であって、 前記通信回線から受信した複数のデータで構成される第
   一のシリアルデータを出力する受信手段と、 前記第一のシリアルデータを所定量遅延した第二のシリ
   アルデータを出力する遅延手段と、 シリアルデータをパラレルデータに変換する第一および
   第二の変換手段と、 前記第一のシリアルデータおよび前記第二のシリアルデ
   ータの何れか一方を前記第一の変換手段へ入力し、他の
   一方を前記第二の変換手段へ入力する切換手段とを有す
   ることを特徴とする通信装置。
2. 【請求項２】 前記通信回線はISDN回線であることを特
   徴とする請求項1に記載された通信装置。
3. 【請求項３】 前記受信手段は前記通信回線からITU-T
   勧告H.221に規定されるフレーム構造のデータを受信す
   ることを特徴とする請求項1または請求項2に記載された
   通信装置。
4. 【請求項４】 前記遅延手段は前記第一のシリアルデー
   タを前記論理回線のデータ伝送単位分遅延することを特
   徴とする請求項1から請求項3に記載された通信装置。
5. 【請求項５】 複数の論理回線を有する通信回線に接続
   する通信装置の通信方法であって、 前記通信回線から複数のデータを受信して、その複数の
   データで構成される第一のシリアルデータを出力する受
   信ステップと、 前記第一のシリアルデータを所定量遅延した第二のシリ
   アルデータを出力する遅延ステップと、 前記第一のシリアルデータおよび前記第二のシリアルデ
   ータの何れか一方をシリアルデータをパラレルデータに
   変換する第一の変換手段へ入力し、他の一方をシリアル
   データをパラレルデータに変換する第二の変換手段へ入
   力する切換ステップとを有することを特徴とする通信方
   法。
6. 【請求項６】 複数地点との間で、通信回線を介して、
   複数種類の情報を送受信する回線制御手段と、 前記回線制御手段により受信された情報から同期信号を
   検出して第一の同期タイミング信号を生成する第一の生
   成手段と、 前記第一の同期タイミング信号に基づいて、疑似同期信
   号を検出するタイミングを示す第二の同期タイミング信
   号を生成する第二の生成手段と、 前記回線制御手段により受信された情報を、その種類ご
   とに分離する分離手段と、 前記第一および第二の同期タイミング信号に基づいて、
   前記分離手段で分離された情報の種類を示す信号を生成
   する第三の生成手段とを有することを特徴とする通信装
   置。
7. 【請求項７】 前記同期信号はITU-T勧告H.221に規定さ
   れるFAW（フレーム同期ワード）信号であることを特徴
   とする請求項6に記載された通信装置。
8. 【請求項８】 前記第一の同期タイミング信号はITU-T
   勧告H.221に規定されるFAS（フレーム同期信号）とBAS
   （ビットレート同期信号）の位置情報を示すことを特徴
   とする請求項6または請求項7に記載された通信装置。
9. 【請求項９】 複数地点との間で、通信回線を介して、
   複数種類の情報を送受信する送受信ステップと、 前記送受信ステップで受信した情報から同期信号を検出
   して第一の同期タイミング信号を生成する第一の生成ス
   テップと、 前記第一の同期タイミング信号に基づいて、疑似同期信
   号を検出するタイミングを示す第二の同期タイミング信
   号を生成する第二の生成ステップと、 前記送受信ステップで受信した情報を、その種類ごとに
   分離する分離ステップと、 前記第一および第二の同期タイミング信号に基づいて、
   前記分離ステップで分離した情報の種類を示す信号を生
   成する第三の生成ステップとを有することを特徴とする
   通信方法。