JP6700692B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6700692B2
JP6700692B2 JP2015177122A JP2015177122A JP6700692B2 JP 6700692 B2 JP6700692 B2 JP 6700692B2 JP 2015177122 A JP2015177122 A JP 2015177122A JP 2015177122 A JP2015177122 A JP 2015177122A JP 6700692 B2 JP6700692 B2 JP 6700692B2
Authority
JP
Japan
Prior art keywords
communication
data
clock signal
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015177122A
Other languages
English (en)
Other versions
JP2017051385A (ja
Inventor
伊織 小林
伊織 小林
Original Assignee
株式会社平和
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社平和 filed Critical 株式会社平和
Priority to JP2015177122A priority Critical patent/JP6700692B2/ja
Publication of JP2017051385A publication Critical patent/JP2017051385A/ja
Application granted granted Critical
Publication of JP6700692B2 publication Critical patent/JP6700692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、パチンコ機などの遊技機に関する。
特許文献1には、遊技機において、副制御部と周辺基板とをI2C(Inter-Integrated Circuit)バスによって接続可能であることが記載されている。
特開2014−79332号公報
I2Cバスでは、複数のデバイス(例えば、サブ制御装置と画像表示装置)がクロック信号線及びデータ信号線という2本の信号線で接続される。複数のデバイスのうち任意の1つがマスタ(マスタ装置)となり、他のデバイス(3つ以上のデバイスが接続されている場合には他の複数のデバイス)がスレーブ(スレーブ装置)となる。起動時や通信待機時などの初期状態では、クロック信号及びデータ信号は何れもローレベル(Lo)からハイレベル(Hi)にプルアップされ、初期状態において、マスタ装置がデータ信号をHiからLoに切替えることにより通信が開始する。通信開始に続いてマスタ装置がクロック信号をHiとLoとに周期的に切替えて正規クロック信号を発生し、スレーブ装置が正規クロック信号に基づいてデータ信号のロジックレベルを適宜切替えることにより、スレーブ装置からマスタ装置へのデータ送信(情報伝達)が可能となる。また、スレーブ装置からマスタ装置へのデータ送信が完了すると、スレーブ装置はデータ信号を解放する。マスタ装置及びスレーブ装置の双方がデータ信号を解放すると、データ信号がLoからHiにプルアップされ、クロック信号及びデータ信号が初期状態に復帰して、マスタ装置による次の通信が開始可能となる。
しかし、何らかの不正規な動作によってスレーブ装置からマスタ装置へのデータ送信が完了せず、マスタ装置が正規クロック信号を発生しない状況下でスレーブ装置がデータ信号をLoに保持してしまうと、マスタ装置側ではデータ信号をHiに切替えることができないため、通信開始不能(マスタ装置が通信を開始できない状態)となってしまう。
上記通信開始不能は、マスタ装置及びスレーブ装置の再起動によって復旧可能であるが、この場合、遊技場の店員が遊技機を都度再起動する必要があり煩雑である。また、遊技機の電源断時であってもスレーブが停止しないようにスレーブに対して二次電池から電力供給可能に構成されている場合、単に遊技機を再起動してもスレーブは再起動せず、遊技場の店員ではスレーブを再起動できない場合がある。
そこで本発明は、再起動等の作業を要することなく、遊技機が能動的に実行する処理によって通信開始不能を復旧可能な遊技機の提供を目的とする。
上記目的を達成するため、本発明の第1の態様の遊技機は、マスタ装置とスレーブ装置とがクロック信号線とデータ信号線とにより双方向通信可能にシリアル接続される通信システムを備え、マスタ装置は、通信不能判定手段とダミー信号発生手段とを備える。
クロック信号線に設定されるクロック信号は、ロジックレベルとして第1クロックレベルと第2クロックレベルとを有する。データ信号線に設定されるデータ信号は、ロジックレベルとして第1データレベルと第2データレベルとを有する。クロック信号が第1クロックレベルで且つデータ信号が第1データレベルである初期状態において、マスタ装置がデータ信号を第2データレベルに切替えることにより通信が開始し、通信開始に続いてマスタ装置がクロック信号のロジックレベルを周期的に切替えて正規クロック信号を発生し、スレーブ装置が正規クロック信号に基づいてデータ信号のロジックレベルを適宜切替えることにより、マスタ装置がスレーブ装置からデータ信号線を介してデータを取得可能となる。
通信不能判定手段は、通信を開始できない通信開始不能であるか否かを判定する。ダミー信号発生手段は、通信開始不能であると通信不能判定手段が判定したとき、クロック信号のロジックレベルを切替えてダミークロック信号を発生させる。スレーブ装置は、クロック信号線に発生した信号がダミークロック信号であるか否かに関係なく、正規クロック信号の場合と同様に、ダミークロック信号に基づいてデータ信号のロジックレベルを適宜切替える。マスタ装置は、ダミークロック信号に基づいてスレーブ装置からデータ信号線を介して取得したデータを使用しない。

上記構成では、マスタ装置が通信を開始し、スレーブ装置からマスタ装置への情報伝達(データ通信)が開始された後、例えば何らかの不正規な動作によってスレーブ装置からマスタ装置へのデータ送信が完了せず、マスタ装置が正規クロック信号を発生しない状況下でスレーブ装置がデータ信号を第2データレベルに保持してしまうと、マスタ装置側ではデータ信号を第1データレベルに切替えることができないため、通信開始不能(マスタ装置が通信を開始できない状態)となる。このとき、マスタ装置では、通信不能判定手段が通信開始不能であると判定して、ダミー信号発生手段がダミークロック信号を発生させる。スレーブ装置は、クロック信号線に発生した信号が正規クロック信号であるかダミークロック信号であるかを判別しないので、正規クロック信号の場合と同様に、ダミークロック信号に基づいてデータ信号のロジックレベルを適宜切替える。スレーブ装置によりデータ信号が第2データレベルから第1データレベルに切替えられ、クロック信号及びデータ信号が初期状態に復帰すると、マスタ装置は通信を開始することができる。従って、再起動等の作業を要することなく、遊技機が能動的に実行する処理によって通信開始不能を復旧させることができる。
本発明の第2の態様は、第1の態様の遊技機であって、通信不能判定手段は、データ信号が第2データレベルに所定時間以上継続して保持された場合に、通信開始不能であると判定する。
上記構成では、データ信号が第2データレベルに所定時間以上継続して保持されると、通信不能判定手段が通信開始不能であると判定するので、データ信号が第2データレベルに保持されることに起因した通信開始不能に対して、確実に対処して復旧させることができる。
本発明の第3の態様は、第1又は第2の態様の遊技機であって、ダミー信号発生手段は、通信開始不能ではないと通信不能判定手段が判定するまで、ダミークロック信号を繰り返して発生させる。
上記構成では、通信開始不能が復旧するまでダミークロック信号が繰り返して発生するので、通信開始不能からより確実に復旧させることができる。
本発明によれば、再起動等の作業を要することなく、遊技機が能動的に実行する処理によって通信開始不能を復旧させることができる。
本発明の実施の形態例に係るパチンコ機の外観斜視図である。 図1のパチンコ機のガラス扉及び前面ボードを開放した斜視図である。 図1のパチンコ機の背面図である。 図2のパチンコ機の統合表示ユニットの拡大正面図である。 図1のパチンコ機の電気的構成を示すブロック図である。 I2Cのデバイス間の接続を示すブロック図である。 I2Cのクロック信号線とデータ信号線とを示すブロック図である。 I2Cの通信データフォーマットの一例を示す模式図であり、(a)はアドレスフォーマットであり、(b)はデータフォーマットである。 I2Cが正常に通信している場合のクロック信号及びデータ信号のロジックレベルの変化を表すタイミングチャートである。 I2Cが通信開始不能となった場合のタイミングチャートである。 ダミークロック信号による通信開始不能からの復旧をイメージしたタイミングチャートである。 サブ制御CPUが実行する通信不能判定復旧処理のフローチャートである。
以下、本発明の実施形態について、図面を参照しながら説明する。
図1に示すパチンコ遊技機(以下、「パチンコ機」と略称する)Pは、遊技球を遊技媒体として用いるものであり、遊技者は、遊技場運営者から遊技球を借り受けてパチンコ機Pによる遊技を行う。なお、パチンコ機Pにおける遊技において、遊技球はその1個1個が遊技価値を有した媒体であり、遊技の成果として遊技者が享受する特典(利益)は、例えば遊技者が獲得した遊技球の数に基づいて遊技価値に換算することができる。以下、図1〜図4を参照して遊技機の構成について説明する。また、遊技媒体としてメダルを使用し、遊技の成果の特典としてメダルが払い出される回胴式遊技機(スロットマシン)等の他の遊技機にも適用可能である。
[遊技機の全体構成]
図1〜図3に示すように、パチンコ機Pは、機枠(外枠)1と内枠扉(前面枠)2とガラス扉3と遊技盤5とを備える。機枠1は、縦長矩形状の木製枠体であり、遊技場内の島設備(図示省略)に対して締結固定される。内枠扉2は、機枠1に開閉自在に取り付けられ、ガラス扉3は、内枠扉2に開閉自在に取り付けられる。
遊技盤5は、内枠扉2の内側に収容され、内枠扉2に対して着脱可能に固定される。ガラス扉3の中央部には、縦長円形状の開口窓6が形成され、開口窓6には、遊技盤5の前方を覆う透明なガラス板7が取り付けられる。遊技盤5の前面(盤面)は、遊技者が開口窓6を介して前方から視認可能な遊技領域8を含み、ガラス扉3が閉じられると、ガラス板7の内面(後面)と遊技領域8との間に遊技球が流下可能な空間が形成される。
内枠扉2の一側(図1中の右側)の縁部には、シリンダ錠9が設けられている。機枠1に対して内枠扉2及びガラス扉3を閉じてシリンダ錠9を施錠すると、機枠1に対する内枠扉2及びガラス扉3の開放が禁止される。
ガラス扉3は、その下部に前面ボード4を一体的に有し、前面ボード4には、前方へ突出する上皿10と下皿11とが設けられる。上皿10は前面ボード4の上部に配置され、下皿11は上皿10の下方に配置される。上皿10には、遊技者に貸し出された遊技球(貸球)や入賞により獲得した遊技球(賞球)が貯留され、下皿11には、上皿10が満杯の状態でさらに払い出された遊技球が貯留される。なお、本実施形態のパチンコ機PはいわゆるCR機(CRユニット50(図5に示す)に接続される機種)であり、遊技者が借り受けた遊技球は、賞球とは別に上皿10に払い出される。
前面ボード4の上面には、貸出操作部15と演出ボタン23とが設けられている。貸出操作部15は、球貸スイッチ12と返却スイッチ13と度数表示装置14と球貸表示装置24とを有し、遊技者がCRユニット50(図5に示す)に残高がゼロではなく且つ適正な有価媒体(例えば磁気記録媒体や記憶IC内蔵媒体等)を投入すると、投入された有価媒体の残存度数が球貸表示装置24に表示されるとともに、球貸表示装置24の球貸可能ランプ(図示省略)が点灯する。係る状態で遊技者が球貸スイッチ12を操作すると、予め決められた度数単位(例えば500円分に相当する5度数)に対応する個数(例えば125個)分の遊技球が貸し出され、球貸表示装置24に、貸出処理中であることが表示されるとともに、遊技球の貸出に応じて有価媒体の残高度数が減少する。なお、本実施形態ではCR機を例に挙げているが、パチンコ機Pは、CR機以外の機種(CRユニット50に接続されない機種)であってもよい。また、演出ボタン23は、演出に関する遊技者からの操作を受け付ける。
前面ボード4の前面には、上皿球抜き操作部16と下皿球抜き操作部17とが設けられている。上皿球抜き操作部16が操作されると、上皿10の遊技球が下皿11へ流下し、下皿球抜き操作部17が操作されると、下皿11の遊技球が下方へ落下して排出される。下皿11から排出された遊技球は、例えば球受け箱(図示省略)等に受け止められる。
前面ボード4の右下部には、発射ハンドル18が回転自在に支持され、内枠扉2の下部には、発射装置19が取り付けられている。上皿1の遊技球は発射装置19に1個ずつ供給され、遊技者が発射ハンドル18を回転操作すると、発射装置19(発射モータ86(図5に示す))が作動し、遊技領域8に向かって遊技球が発射される。遊技領域8は、ガイドレール20及び遊技球規制レール21によって略円形状に区画形成され、発射装置19から発射された遊技球は、レール20,21に沿って滑走して遊技領域8に左上方から進入し、遊技釘や風車等に誘導及び案内されて流下する。
ガラス扉3の左右上部と内枠扉2の左下部とには、スピーカ22がそれぞれ取り付けられ、ガラス扉3の前面には、複数の枠体ランプ25が取り付けられている。スピーカ22は、遊技に関する様々な効果音を発する。枠体ランプ25は、例えば内蔵するLEDの発光(点灯や点滅、輝度階調の変化、色調の変化等)により演出を実行する。
[盤面の構成]
遊技領域8内には、統合表示ユニット30、画像表示装置(演出表示装置)31、スルーチャッカ32、電動チューリップ(普通電動役物)33、ステージ34、第1始動入賞口(第1特図始動入賞口)35、第2始動入賞口(第2特図始動入賞口)36、一般入賞口37、アウト口38、アタッカー装置(特別電動役物)39、複数の盤面ランプ60、遊技釘(図示省略)、及び風車(図示省略)等が設けられている。第1始動入賞口35と第2始動入賞口36とは上下方向に間隔を空けて配置されている。盤面ランプ60は、例えば内蔵するLEDの発光(点灯や点滅、輝度階調の変化、色調の変化等)により演出を実行する。
統合表示ユニット30は、画像表示装置31を視認している遊技者の視界に同時に入らないように、遊技盤3の右下部分に配置されている。図4に示すように、統合表示ユニット30は、第1特図表示装置(第1特別図柄表示装置)40と、第2特図表示装置(第2特別図柄表示装置)41と、普図表示装置(普通図柄表示装置)42と、状態表示装置43とを備え、これらの表示装置40〜43は、1つの統合表示基板48に実装された状態で遊技盤5に取り付けられる。
第1特図表示装置40は、第1始動入賞口35への遊技球の入賞を契機に行われた第1特別図柄に係る電子抽選の結果を、第1特別図柄(数字や絵柄)を変動させた後に停止表示するものである。第2特図表示装置41は、第2始動入賞口36への遊技球の入賞を契機に行われた第2特別図柄に係る電子抽選の結果を、第2特別図柄(数字や絵柄)を変動させた後に停止表示するものである。本実施形態の第1特図表示装置40及び第2特図表示装置41は、7セグメントLEDによって第1特別図柄及び第2特別図柄を変動後に停止表示する。なお、本実施形態では、第2始動入賞口36への入賞に基づく遊技の方が第1始動入賞口35への入賞に基づく遊技よりも優先して実行されるため、第1特別図柄と第2特別図柄とが同時に変動することはない。
普通図柄表示装置42は、スルーチャッカ32の遊技球の通過を契機に行われた普通図柄に係る電子抽選の結果を、普通図柄(数字や絵柄)を変動させた後に停止表示するものである。本実施形態の普通図柄表示装置42は、7セグメントLEDによって普通図柄を変動後に停止表示する。
状態表示装置43は、ラウンド数表示部44、第1特図保留数表示部45、第2特図保留数表示部46、及び普図保留数表示部47を有する。ラウンド数表示部44は、4つのランプ(LED)から構成され、ランプの消灯、点灯又は点滅の組合せによって現在の大当たりが何ラウンド継続するかを表示する。第1特図保留数表示部45は、第1始動入賞口35に遊技球が入賞し、当該入賞に応じて取得された第1特図当たり決定乱数(大当たり決定乱数)が第1特図保留乱数としてRAM75の第1特図保留乱数記憶領域(図示省略)に記憶されると、その記憶数を現在の保留数として表示する。第2特図保留数表示部46は、第2始動入賞口36に遊技球が入賞し、当該入賞に応じて取得された第2特図当たり決定乱数(大当たり決定乱数)が第2特図保留乱数としてRAM75の第2特図保留乱数記憶領域(図示省略)に記憶されると、その記憶数を現在の保留数を表示する。普図保留数表示部47は、スルーチャッカ32を遊技球が通過し、当該通過に応じて取得された普図当たり決定乱数(当たり決定乱数)が普図保留乱数としてRAM75の普図保留乱数記憶領域(図示省略)に記憶されると、その記憶数を現在の保留数を表示する。これらの保留数表示部45,46,47は、それぞれランプ(LED)から構成され、ランプの消灯、点灯又は点滅の組合せによって「0」個〜「4」個(保留球乱数の記憶数の上限)の間で保留数を表示する。
図2に示すように、画像表示装置31は、液晶の画像表示器を有し、遊技盤3の略中央部に設けられ、第1始動入賞口35及び第2始動入賞口36への遊技球の入賞を契機に行われた特別図柄に係る電子抽選の結果に基づいて所定の演出画像を表示する。演出画像には、第1特図表示装置40及び第2特図表示装置41に変動表示される第1特別図柄及び第2特別図柄と同期をとって変動するダミー図柄(演出図柄)と、第1特図当たり決定乱数の保留数表示と、第2特図当たり決定乱数の保留数表示とが含まれる。
電動チューリップ33は、1対の羽根部材49と電動チューリップ駆動装置51(図5に示す)とを備える。1対の羽根部材49は、遊技盤3との直交軸を中心に回転自在であり、第2始動入賞口36の入口の左右に配置される。電動チューリップ駆動装置51のソレノイド(図示省略)が通電されると、1対の羽根部材が互いに離れる方向に回転し、電動チューリップ33が開口して、第2始動入賞口36の入口が拡大される。電動チューリップ33が閉じた状態(通常状態)では、第2始動入賞口36に遊技球は入賞できず、第2始動入賞口36への入賞は、電動チューリップ33の開口時に制限される。
ステージ34は、遊技球が転動しながら一時的に滞在する構造物であり、画像表示装置31の下方に配置される。ステージ34の略中央の真下に第1始動入賞口35が配され、ステージ34の中央部分から落下した遊技球は、高い確率で第1始動入賞口35へと導かれる。
アタッカー装置39は、第1始動入賞口35及び第2始動入賞口36に遊技球が入賞することを契機に行われる特別図柄に係る電子抽選の結果、特図当たり(大当たり)となって大当たり遊技に移行した場合に所定回数(本実施形態では、2ラウンド又は15ラウンド)開放される装置である。アタッカー装置39は、横長矩形状の大入賞口52と横長板状の蓋部材53とアタッカー駆動装置54(図5に示す)とを備える。蓋部材53の下部は、水平な軸を中心として前後方向に開閉自在に支持され、アタッカー駆動装置54のソレノイド(図示省略)が通電されると、蓋部材53の上部が前下方へ傾動し、アタッカー装置39が開口して大入賞口52が露呈され、多量の遊技球が蓋部材53の上面(裏面)に案内されて大入賞口52へ入賞可能となる。アタッカー装置39が閉じた状態(通常状態)では、蓋部材53が大入賞口52を閉止するため、大入賞口52への入賞は、アタッカー装置39の開口時に制限される。
各入賞口(第1始動入賞口35、第2始動入賞口36、一般入賞口37、大入賞口52)に遊技球が入賞すると、所定個数の遊技球が賞球として遊技者に払い出され、入賞した遊技球は、その入賞口35,36,37,52から遊技盤5の裏側へ回収される。また、何れの入賞口35,36,37,52にも入賞しなかった遊技球は、最終的にアウト口38から遊技盤5の裏側へ回収される。回収された遊技球は、アウト通路アセンブリ(図示省略)を通じてパチンコ機Pの裏側から枠外へ排出され、さらに島設備の補給経路(図示省略)に合流する。
スルーチャッカ32、第1始動入賞口35、第2始動入賞口36、一般入賞口37、大入賞口52の内部には、それぞれ遊技球の通過を検知するためのセンサ(図5に示すゲート通過球検知センサ55、第1特図始動球検知センサ56、第2特図始動球検知センサ57、大入賞球検知センサ58及び一般入賞球検知センサ59)が設けられている。これらのセンサ55,56,57,58,59は、遊技球の通過を検知する度に、主制御装置70(図5に示す)に検知信号を送信する。なお、以下の説明において、これらの検知信号のうち、センサ56,57,58,59が送信する検知信号を入賞球検知信号と称し、センサ55が送信する検知信号を球通過検知信号と称して、両者を区別する場合がある。
[裏側の構成]
図3に示すように、パチンコ機Pの裏側には、電源供給装置61、主制御基板ユニット62、払出制御基板ユニット63、サブ制御基板ユニット64、外部情報端子基板65、電源コード(電源プラグ)66、アース線(アース端子)67、パチンコ機Pの電源系統や制御系統を構成する各種の電子機器類(図示外の制御コンピュータを含む)等が設置されている。
外部情報端子基板65は、パチンコ機Pを外部の電子機器(例えば、ホールコンピュータ68(図5に示す)やデータ表示装置等)に接続するためのインタフェースであり、パチンコ機Pの遊技進行状態やメンテナンス状態等を表す各種の外部情報信号(例えばメイン賞球情報、賞球情報、扉開放情報、図柄確定回数情報、大当たり情報、始動口情報、エラー情報等)は、外部情報端子基板65から外部の電子機器に送信される。
電源コード66は、遊技場の島設備に設置された電源装置(例えばAC24V)に接続されて、パチンコ機Pの動作に必要な電源(電力)を確保する。アース線67は、島設備に設置されたアース端子に接続され、パチンコ機Pをアース(接地)する。
[制御に関する構成]
次に、パチンコ機Pの制御に関する構成について説明する。図5は、パチンコ機Pに装備された各種の電子機器類を示すブロック図である。
パチンコ機Pは、主制御装置70と払出制御装置71とサブ制御装置72と発射制御装置100とを備える。主制御装置70は、制御動作の中枢であり、主にパチンコ機Pにおける遊技処理の実行を制御する機能を有し、主制御基板ユニット62に内蔵されている。払出制御装置71は、主に遊技球の払い出しを制御する機能を有し、発射制御装置100は主に遊技球の発射を制御する機能を有し、払出制御装置71と発射制御装置100とは、共に払出制御基板ユニット63に内蔵され、共通の制御基板(払出制御基板)に実装されている。サブ制御装置72は、主に演出を制御する機能を有し、サブ制御基板ユニット64に内蔵されている。主制御装置70と払出制御装置71とは、主制御装置70から払出制御装置71に対して一方向への送信が行われる通信線(主コマンド許可信号線及び主コマンドデータ信号線)と、払出制御装置71から主制御装置70に対して一方向への送信が行われる通信線(払出コマンド許可信号線及び払出コマンドデータ信号線)とによって接続されている。
(電源供給装置61)
電源供給装置61は、電源コード66を通じて島設備から外部電源(例えば、24Vの交流電源)の供給を受け、この交流電源をパチンコ機Pで使用する複数の定電圧の直流電源や粗整流の直流電源に変換し、主制御装置70、払出制御装置71、サブ制御装置72、発射制御装置100等に供給する。電源供給装置61には、電源回路やコンデンサ等のバックアップ電源(図示省略)と、外部電源からの電源の供給が途絶えたとき(電源断の発生時)に電源断の発生時に電源断予告信号(電源断信号)を生成する電源断検出回路96とが設けられている。電源供給装置61は、電源断の発生時に、主制御装置70及び払出制御装置71に対して、電源断予告信号を送信するとともに、バックアップ電源を供給する。なお、電源断検出回路96は、電源供給装置61以外(例えば、主制御装置70や払出制御装置71など)に設けてもよい。
RWMクリアスイッチ69は、主制御装置70及び払出制御装置71に保存されている過去の遊技情報をクリアするために操作されるスイッチであり、電源供給装置61に設けられ、RWMクリアスイッチ69が操作されると、RWMクリア信号を主制御装置70に送信する。RWMクリア信号は、1ビットのオン/オフ信号であり、RWMクリアスイッチ69の操作に応じてオフからオンとなる。主制御装置70は、起動時にCPU初期化処理を実行し、CPU初期化処理においてRWMクリア信号がオンであると判定すると、主制御装置70のRAM75のRWM領域を全てクリアして初期値をセットする初期起動時初期設定処理を実行し、RWMクリア指定のサブコマンドをサブ制御装置72に送信するとともに、RWMクリア指定のコマンド(RWMクリア指定信号・初期化指示信号)を払出制御装置71に送信する。RWMクリア指定のサブコマンドを受信したサブ制御装置72は、サブ制御装置72のRAM94のRWM領域を全てクリアして初期値をセットする初期起動時初期設定処理を実行し、RWMクリア指定信号を受信した払出制御装置71は、払出制御装置71のRAM82のRWM領域を全てクリアして初期値をセットする初期起動時初期化設定処理を実行する。すなわち、RWMクリアスイッチ69からのRWMクリア信号はサブ制御装置72及び払出制御装置71に直接入力せず、サブ制御装置72及び払出制御装置71は、主制御装置70からRWMクリア指定のコマンドを受信することによって初期起動時初期設定処理を実行してRWM領域を全てクリアする。また、主制御装置70は、起動時(電源断復帰時を含む)にのみCPU初期化処理を実行するため、RWMクリアスイッチ69の操作は、起動時のみ有効であり、起動時以外の通常時は無効である。すなわち、通常時にRWMクリアスイッチ69が操作されても、主制御装置70は、RWM領域をクリアせず、RWMクリア指定のサブコマンド及びRWMクリア指定信号を送信しない。なお、起動時のCPU初期化処理において、主制御装置70は、RWMクリア信号がオフの場合(RWMクリアスイッチ69が操作されていない場合)であっても、バックアップエラーと判断した場合には、RWMクリアスイッチ69が操作された場合と同様に初期起動時初期値設定処理を実行し、RWMクリア指定のサブコマンドをサブ制御装置72に送信し、RWMクリア指定信号を払出制御装置71に送信する。また、RWMクリアスイッチ69を設ける場所は、電源供給装置61に限定されず、例えば主制御装置70や払出制御装置71等の他の場所であってもよい。
(主制御装置70)
主制御装置70には、中央演算処理装置(中央命令処理部)である主制御CPU73を実装した回路基板(主制御基板)が装備されており、主制御CPU73は、CPUコア、各種レジスタ(汎用レジスタ、フラグレジスタ、インデックスレジスタ、リフレッシュレジスタ、割込レジスタ、命令レジスタなど)、スタックポインタ、プログラムカウンタ、命令レコーダ(何れも図示省略)等を含み、ROM74やRAM(RWM)75等の半導体メモリとともにLSIとして構成されている。各レジスタは、演算結果、次に読み込む命令のアドレス、実行状態等を保持する。また主制御装置70には、ハード乱数発生回路76やサンプリング回路(図示省略)が装備されている。ハード乱数発生回路76は、ハードウェア乱数(例えば10進数表記で0〜65535)を発生させるものであり、発生させた乱数は、サンプリング回路を通じて主制御CPU73に入力される。ハードウェア乱数は、大当たり判定用の第1特図当たり決定乱数及び第2特図当たり決定乱数や、当たり(普図当たり)判定用の普図当たり決定乱数として用いられる。主制御装置70には、クロック(周波数発生回路部)77、入出力(I/O)ポート、カウンタ/タイマ回路(CTC)等の周辺ICが装備されており、これらは主制御CPU73とともに回路基板上に実装されている。
RAM75には、各種フラグの記憶領域を含むワーク領域(図示省略)が設けられ、割り込み発生時やサブルーチンや関数を呼び出す際に、処理中のデータや戻りアドレスなどがワーク領域のスタック領域(退避領域)に一時的に退避される。
球検知センサ類55〜59の入賞検知信号は、入出力ドライバ(図示省略)を介して主制御CPU73に入力される。なお、本実施形態では、第1特図始動球検知センサ56及び第2特図始動球検知センサ57からの入賞検知信号は、主制御装置70に直接送信され、ゲート通過球検知センサ55、大入賞球検知センサ58及び一般入賞球検知センサ59からの入賞検知信号は、中継端子板(図示省略)を経由して主制御装置70に送信される。
第1特図表示装置40、第2特図表示装置41、普図表示装置42、及び状態表示装置43の各表示は、主制御CPU73からの制御信号によって制御される。主制御CPU73は、遊技の進行状況に応じてこれら表示装置40〜43に対する制御信号を出力し、各LEDの点灯状態を制御する。
電動チューリップ駆動装置51及びアタッカー駆動装置54の駆動は、主制御CPU73からの制御信号によって制御される。各駆動装置51,54のソレノイドは、主制御CPU73からの制御信号に基づいて動作(励磁)し、電動チューリップ33及びアタッカー装置39を開閉動作(作動)させる。
内枠扉2には、ガラス扉開放スイッチ78と内枠扉開放スイッチ79とが設置されている。内枠扉2からガラス扉3が開放されると、ガラス扉開放スイッチ78からの接点信号が払出制御基板ユニット63を経由して主制御装置70及び外部情報端子基板65に入力される。また、機枠1から内枠扉2が開放されると、内枠扉開放スイッチ79からの接点信号が払出制御基板ユニット63を経由して主制御装置70及び外部情報端子基板65に入力される。なお、主制御装置70及び外部情報端子基板65への各接点信号は、払出制御基板ユニット63(払出制御基板)を単に経由するだけであり、後述する払出制御装置71の払出制御CPU80には入力されない。スイッチ78,79から接点信号を受信した主制御CPU73は、扉が開放したことを音やLEDや液晶などによって報知するため、これらの報知処理の実行を指示する制御信号をサブ制御装置72に送信する。また、スイッチ78,79から接点信号を受信した外部情報端子基板65は、扉開放を示す外部情報信号(扉開放情報)を出力する。
パチンコ機Pには磁気や電波等を検知するエラー検知センサ98が設けられ、エラー検知センサ98は、磁気や電波等を検知すると、主制御装置70にエラー検知信号を送信する。エラー検知信号を受信した主制御CPU73は、所定のエラー処理を実行するとともに、払出制御基板ユニット63を経由して外部情報端子基板65にエラー検知信号を送信する。エラー検知信号を受信した外部情報端子基板65は、エラー検知を示す外部情報信号(エラー情報)を出力する。なお、外部情報端子基板65へのエラー検知信号は、払出制御基板ユニット63(払出制御基板)を単に経由するだけであり、後述する払出制御装置71の払出制御CPU80には入力されない。
また、主制御装置70は、払出制御装置71に対し、スイッチ78,79からの接点信号の受信に応じて扉開放を示すエラー信号を出力し、エラー検知センサ98からのエラー検知信号の受信に応じてエラー検知を示すエラー信号を出力する。
(払出制御装置71)
払出制御装置71には、払出制御CPU80を実装した回路基板(払出制御基板)が装備されており、払出制御CPU80も、主制御CPU73と同様に、CPUコア(図示省略)を含み、ROM81、RAM82等の半導体メモリとともにLSIとして構成されている。払出制御CPU80は、主制御CPU73から受信した賞球指示コマンド(払出指示信号)に基づいて遊技球(賞球)の払い出し動作を制御し、賞球指示コマンドによって指示された個数(払出賞球数)の遊技球の払出動作を実行させる。
遊技場の球補給経路(図示省略)から補給された遊技球は、賞球タンク(図示省略)に蓄えられ、賞球樋(図示省略)を流下して賞球ケース(図示省略)に導入され、賞球ケースから上皿10に供給される。
賞球ケースには、払出モータ(例えばステッピングモータ)83が設けられ、払出制御装置71(払出制御基板ユニット63)には、払出モータ83の駆動回路(図示省略)が設けられている。払出制御装置71は、払出モータ83を回転駆動して遊技球を賞球ケースから払い出させる。払出モータ83の1回の払出動作(所定量の回転駆動)によって1個の遊技球が払い出され、払い出された遊技球は、払出流路(図示省略)を通って前面ボード4へ流下する。
払出モータ83の下流側には払出計数スイッチ84が設置され、払出モータ83の駆動によって実際に賞球が払い出されると、払出計数スイッチ84からの払出計数信号(払出検知信号)が払出制御装置71に送信される。払出計数信号は、1個の遊技球の払い出しを検出する度に送信され、払出制御CPU80は、受信した払出計数信号に基づき、実際の払出数や球切れ状態を検知して、遊技球の払い出しを管理する。
上皿10(図1に示す)への遊技球の供給経路には皿満タンスイッチ85が設置され、下皿11(図1に示す)が遊技球で満杯になると、皿満タンスイッチ85がオンになり、満タン検出信号が払出制御装置71に送信される。満タン検出信号を受信した払出制御CPU80は、主制御CPU73から受信した賞球指示コマンドに応じた賞球動作を一旦保留とし、未払出の賞球残数をRAM82に記憶させておく。なお、RAM82の記憶は電源断時にもバックアップが可能であり、遊技中に停電(瞬間的な停電を含む)が発生しても、未払出の賞球残数情報が消失してしまうことはない。
払出制御装置71の基板上には、状態LED(図示省略)が設けられている。状態LEDは、電源からの電力供給時に発光する電源LED、受け皿の満タン時に発光する受け皿満タンLED、通信エラー時に発光する通信エラーLED、扉開放時に発光する扉開放LED、払出動作の不良時に発光する払出動作不良LED、CRユニット50との未接続時に発光するCR未接続LEDとを含む。状態LEDの発光制御は、対応する信号(コマンド)の受信に基づいて払出制御CPU80が実行する。
(発射制御装置100)
発射装置19(図2に示す)には、発射モータ86と球送りソレノイド87とが設けられ、発射ハンドル18(図1に示す)には、発射ボリューム88とタッチセンサ89と発射停止スイッチ90とが設けられている。球送りソレノイド87は、上皿10(図1に示す)から流下した遊技球を1個ずつ発射位置に送り出し、発射モータ86は、発射位置に送り出された遊技球を打ち出す。なお遊技球の発射間隔は、例えば0.6秒程度(1分間で100個以内)である。
発射ボリューム88は、発射ハンドル18(図1に示す)の回転操作量(ストローク)に比例した発射勢指示信号を発射制御装置100に送信する。タッチセンサ89は、静電容量の変化から遊技者の身体が発射ハンドル18に触れていることを検出し、その検出信号を発射制御装置100に送信する。発射停止スイッチ90は、遊技者から操作されたときに発射停止信号(接点信号)を発射制御装置100に送信する。
遊技者が発射ハンドル18を回転操作すると、発射ボリューム88から発射制御装置100に回転操作量に応じた発射勢指示信号が送信される。発射制御装置100は、受信した発射勢指示信号に基づいて発射モータ86の駆動を制御する。これにより、遊技者の操作量に応じて遊技球の打ち出し強さが調整される。但し、発射制御装置100は、タッチセンサ89からの検出信号がオフ(ローレベル)の場合、及び発射停止スイッチ90から発射停止信号が入力された場合には、発射モータ86の駆動を停止する。また、払出制御CPU80は、CRユニット50の接続に基づき発射許可信号を発射制御装置100に送信し、発射制御装置100は、払出制御CPU80からの発射許可信号の受信を条件として発射モータ86を駆動する。すなわち、発射制御装置100は、パチンコ機PにCRユニット50が接続されていない場合、発射モータ86の駆動を停止する。
また、上記制御に加え、主制御装置からの発射許可信号を条件に発射モータ86を駆動(発射許可信号を電源投入時にオン、電源断時にオフして発射許可信号オンで駆動)させてもよい。
(サブ制御装置72)
サブ制御装置72には、演出制御CPU92を実装した回路基板(サブ制御基板ユニット64を構成するサブ制御基板101(図6参照))が装備されており、演出制御CPU92も、主制御CPU73と同様に、CPUコア(図示省略)を含み、ROM93、RAM94等の半導体メモリとともにLSIとして構成されている。サブ制御装置72には、入出力ドライバや各種の周辺IC(共に図示省略)が装備されている。
サブ制御装置72のROM93には、演出の制御に関する演出制御プログラムが格納されており、演出制御CPU92は、格納された演出制御プログラムに従い、主制御CPU73から送信される演出用のコマンドに基づいて、画像表示装置31、各種ランプ25,60、音発生装置97及び可動役物による演出の制御を実行する。RAM94には、後述するビジー連続回数を記憶する記憶領域が設定される。画像表示装置31は、画像プロセッサや液晶等を含み、画像プロセッサは、解像度変換基板102(図6参照)に実装された解像度変換IC103(図6参照)を含む。音発生装置97は、サウンドプロセッサやスピーカ22等を含み、演出の制御には、画像表示装置31の画像の表示制御、各種ランプ25,60の発光制御、スピーカ22からの音声発生制御、及び可動役物の駆動装置95の駆動制御が含まれる。なお、画像プロセッサ及びサウンドプロセッサは、サブ制御基板ユニット64に設けてもよい。
(外部への出力)
主制御装置70及び払出制御装置71において生成された各種の外部情報信号は、外部情報端子基板65から外部に出力される。外部情報端子基板65から出力される信号は、例えば遊技場のホールコンピュータ68で集計される。
[サブ制御装置と画像表示装置との間の双方向通信]
図6及び図7に示すように、サブ制御装置72のサブ制御基板101と画像表示装置31の解像度変換基板102とは、I2C(IC:Inter-Integrated Circuit)バスによって双方向通信可能にシリアル接続される。サブ制御基板101には、演出制御CPU92の他、RTC(Real Time Clock)104やクロックジェネレータ(CLKジェネレータ)105等が実装され、演出制御CPU92と解像度変換IC103とRTC104とCLKジェネレータ105とがI2Cバスによって接続される。I2Cバスは、クロック信号線110及びデータ信号線111という2本の信号線で構成される。クロック信号線110にはクロック信号(SCL)が設定(セット)され、データ信号線111にはデータ信号(SDA)が設定(セット)される。SCL及びSDAは、ロジックレベルとしてそれぞれローレベル(Lo)とハイレベル(Hi)とを有する。
RTC104は、計時専用のチップであり、電源が切られている間も内蔵電池(二次電池)106から電源供給を受けて動作する。RTC104は、I2Cバスを介して演出制御CPU92へ時刻データを送信する。CLKジェネレータ105は、クロック信号の発振器として機能するが、クロック信号の発生及び停止は、後述するようにマスタ(本実施形態では演出制御CPU92)によって管理される。
(I2C通信)
I2C通信では、1つのマスタが1つ又は複数のスレーブとの間でシリアル通信可能であり、図7に示すように、1つのマスタと複数のスレーブとがクロック信号線110とデータ信号線111とによってパーティライン状に接続される。送信を開始及び終了する権限は常にマスタが有し、マスタがクロック信号線110を介して送信する所定周期のクロック信号(正規クロック信号)を基準にして、送信側のデバイスから受信側のデバイスへデータ信号線111を介してデータ信号が送信される。複数のスレーブはそれぞれ自己を特定するアドレスを有し、マスタは、通信開始時に、複数のスレーブのうち1つのスレーブ(アドレス)を指定するとともに、自己(マスタ)が送信側か受信側か(スレーブが受信側か送信側か)を指定し、指定したスレーブとの間でデータ信号の送受信を行う。なお、本実施形態では、演出制御CPU92が単一のマスタ(マスタ装置)として固定され、それ以外のデバイス(解像度変換IC103及びRTC104)がスレーブ(スレーブ装置)として固定される。
I2Cの通信速度は、8ビットのシリアルデータを、標準で100Kbit/s、ファースト・モードで400Kbit/s、ハイスピードモードでは3.4MKbit/sの速度で伝送する規格が定められており、バスの静電容量が400pF以下であれば、一つのバス上に複数のデバイスを接続することができる。
クロック信号線110及びデータ信号線111は、オープンコレクタ出力で、それぞれプルアップされている。これにより、マスタとスレーブとの間ではワイヤードOR接続が実現されている。従って、マスタ及びスレーブの各I2Cデバイスにおいて、SDA及びSCLの信号線の論理(ロジックレベル)をそれぞれモニタすることによって、マスタ及びスレーブの双方から互いに信号の送受信を行うとともに、ウエイトの設定などを行うことが可能となっている。
I2Cインターフェースでは、SCLの立ち上がりでSDAのデータをサンプリングし、SCLがLoにある状態でのみSDAのデータを変化させることが許されている。また、無信号状態(電源が投入された起動時を含む)のバスフリーフェーズ(初期状態)では、何れのデバイスもSCL及びSDAの信号線を使用していない状態(プルアップされた状態)となっている。この状態からは、何れのデバイスもI2Cインターフェースバスに対して自由にアクセス可能となっており、最初にアクセスしたデバイスがマスタとなって通信を開始する。なお、本実施形態ではマスタが演出制御CPU92に固定されているため、演出制御CPU92のみがバスフリーフェーズからアクセスして通信を開始する。
図8に示すように、I2C通信の基本的な通信データフォーマットは、例えば8ビットのシリアルデータから構成され、アドレスフォーマット(図8(a)参照)とデータフォーマット(図8(b)参照)とに大別される。
図8(a)に示すように、アドレスフォーマットは、マスタが通信を開始する際に最初に送信するデータ信号(通信準備信号)のフォーマットであり、そのデータ(通信準備データ)は、スレーブを指定するアドレスを表す7ビットデータ(A0〜A6)と、マスタが送信側か受信側かをスリーブに伝える1ビットデータ(RW:Read/Write)とから構成される。なお、8ビットデータに続く1ビット(ACK)は、受信側のデバイス(この場合には通信対象のスレーブ)から返送される受信確認信号である。
図8(b)に示すように、データフォーマットは、通信準備信号に続いて送信されるデータ信号のフォーマットであり、そのデータ(メインデータ)は、8ビットデータ(B0〜B7)で構成される。なお、8ビットデータに続く1ビット(ACK)は、受信側のデバイスから返送される受信確認信号である。送信するデータが8ビットを超える場合、送信側のデバイスは、受信側のデバイスからのACKの返送に応じて次のデータ(8ビット)を順次送信して、全データの送信を完了させる。
例えば、通信準備信号によって解像度変換IC103のアドレスが指定され、且つ演出制御CPU92を送信側として通信が開始すると、演出制御CPU92から解像度変換IC103へデータ信号(例えば画像データ)が送信され(演出制御CPU92が送信したデータ信号を解像度変換IC103が受信し)、解像度変換IC103がACKを返送する。また、RTC104のアドレスが指定され、演出制御CPU92を受信側として通信が開始すると、RTC104から演出制御CPU92へデータ信号(例えば時刻データ)が送信され(RTC104が送信したデータ信号を演出制御CPU92が受信し)、演出制御CPU92がACKを返送する。
次に、I2Cが正常に通信している場合のSCL(クロック信号)及びSDA(データ信号)のロジックレベルの変化を、図9のタイミングチャートを参照して説明する。本例では、スレーブがRTC104であり(マスタはサブSPU92)、マスタが受信側であり、マスタがスレーブから8ビットのデータ(例えば時刻データ)を受信する場合を説明する。
通信を開始する場合、マスタ(演出制御CPU92)は、バスフリーフェーズにおいて、SCLをHiに維持したままSDAをLoに落とす。この状態がバススタートフェーズ(Start Condition)となる。
続いてマスタは、正規クロック信号を発生させるとともに、正規クロック信号に基づいて通信準備信号(図8(a)参照)を送信する。具体的には、SCLをLoに落とし、最初のデータ(D0)としてA6(アドレスの一部)のデータをセットした後(SDAのロジックレベルを適宜切替えた後)、SCLをHiに立ち上げる。このタイミングで全てのスレーブはD0のデータをサンプリングして取得する。続いてマスタは、D0の場合と同様に、SCLの立下りに応じてSDAのロジックレベルを適宜切替え、順次D1(A5)、D2(A4)…、D6(A0)、D7(RW)のデータを出力して、SCLをLoに落とす(ACK応答フェーズ)。各スレーブは、正規クロック信号の立ち上がりのタイミングでD1…D7の各データをサンプリングして取得する。本例では、通信準備信号によってRTC104が指定され、且つマスタが受信側となる。
通信準備信号を受信した各スレーブは、通信準備信号が指定するアドレスと自己のアドレスとが一致するか否かを判定する。本例では、RTC104のアドレスが指定されるため、RTC104のみが自己のアドレスと一致すると判定し、RTC104以外のデバイスは自己のアドレスと一致しないと判定する。通信準備信号によって指定されたRTC104は、D7(RW)に対応した正規クロック信号の立下りに応じてACKを送信する(SDAをHiにセットする)。マスタは、ACK応答フェーズにおいて、SCLをHiに立ち上げ、SCLの立ち上がりのタイミングでACKをサンプリングして取得する。
マスタによるACKの取得によって通信準備信号の送受信が終了し、続いて時刻データ(8ビット)をスレーブ(RTC104)がマスタ(演出制御CPU92)に送信する。具体的には、マスタは、通信準備信号の場合と同様に、正規クロック信号を発生させ、スレーブは、正規クロック信号に基づいてSCLのロジックレベルを適宜切替え、順次D0(B7)、D1(B6)…D7(B0)のデータを出力する。マスタは、正規クロック信号の立ち上がりのタイミングでD0…D7をサンプリングして取得し、SCLをLoに落とす(ACK応答フェーズ)。スレーブは、D7(B0)に対応した正規クロック信号の立下りに応じてSDAを解放し、マスタは、D7(B0)に対応した正規クロック信号の立下りに応じてACKを送信する(SDAをHiにセットする)。マスタは、ACK応答フェーズにおいて、SCLをHiに立ち上げ、スレーブは、SCLの立ち上がりのタイミングでACKをサンプリングして取得する。
時刻データの受信を完了したマスタは、ACK応答フェーズにおいて、SDAをLoに落として保持し、ACKを送信した後であって、SCLを解放してHiにプルアップさせた後に、SDAを解放してHiにプルアップさせる(バス終了フェーズ(Stop Condition))。これにより、バスフリーフェーズに復帰するので、次の通信が開始可能となる。
(通信不能判定復旧処理)
次に、マスタ(演出制御CPU92)が実行する通信不能判定復旧処理について、図10〜図12を参照して説明する。
通信時の何らかの不正規な動作によってスレーブからマスタへのデータ送信が完了せず、図10に示すように、マスタが正規クロック信号を発生しない状況下でスレーブがSDAを解放せずにLoに保持してしまうと、マスタがSDAを解放してもSDAはHiに保持されるため、通信開始不能(マスタが通信を開始できない状態)となってしまう。例えば、RTC104がデータを送信している途中で瞬間的な電源断が発生し、通信が一時的に中断した後に再開した場合において、中断時のSDAがLoである等の理由により、RTC104が二次電池106からの電力供給によって復電後まで継続してSDAをLoに保持してしまうと、演出制御CPU92が通信を開始できない可能性が生じる。この場合、解像度変換IC103への画像データの送信も不能となるため、液晶の画像に表示エラー(フリーズなど)が発生し、遊技者に違和感を与える。
係る通信開始不能を復旧して通信を再開させるために、演出制御CPU92は、通信を開始できない通信開始不能である否かを判定する通信不能判定手段としての機能、及び通信開始不能であると判定したときにSGLのロジックレベルを強制的に切替えてダミークロック信号を発生させるダミー信号発生手段としての機能を備える。演出制御CPU92は、SDAがLoに所定時間以上継続して保持された場合に通信開始不能であると判定し、図11に示すように、通信開始不能ではないと判定するまで(通信開始不能が復旧するまで)、ダミークロック信号を正規クロック信号と同じ周期で発生させる。
スレーブ(RTC104)は、クロック信号線110に発生した信号が正規クロック信号であるかダミークロック信号であるかを判別しないので、正規クロック信号の場合と同様に、ダミークロック信号に基づいてSDAのロジックレベルを適宜切替える。例えば、ダミークロック信号に基づいてスレーブが残存する送信データを全て送信してSDAを解放し、SDAがLoからHiにプルアップされると、SCL及びSDAがバスフリーフェーズに復帰する。これにより、マスタは通信を開始することができ、通信開始不能が復旧する。
通信不能判定復旧処理は、マスタ(演出制御CPU92)が通信を開始する際に、通信の開始に先立って都度実行される。
図12に示すように、通信開始時には、回線(クロック信号線110及びデータ信号線111)がビジーか否かを判定する(ステップS1)。回線が使用中(バススタートフェーズからバス停止フェーズの間)の場合、ビジーであると判定する。ビジーと判定される状況には、通信が正常に実行中の場合の他、通信開始不能の場合が含まれる。
回線がビジーではないと判定すると(ステップS1:NO)、通信を開始し(ステップS2)、通信処理を続行して完了させる。なお、回線がビジーではないと判定した場合、後述するビジー連続回数をゼロにリセットする。
回線がビジーであると判定すると(ステップS1:YES)、ビジー連続回数を1回加算し(ステップS3)、ビジー連続回数が所定回数に達したか否かを判定する(ステップS4)。
ビジー連続回数が所定回数に達していないと判定すると(ステップS4:NO)、通信を開始せずに本処理を終了し、次の通信開始を待つ。
ビジー連続回数が所定回数に達したと判定すると(ステップS4:YES)、ダミークロック信号を所定数(例えば1つ)発生させ(ステップS5)、回線がビジーか否かを判定し(ステップS6)、回線がビジーでないと判定されるまでダミークロック信号の発信を繰り返す。
このように、ビジー連続回数が所定回数に達するまでの間はダミークロック信号を発信せずに待機するのは、通信が正常に実行されている期間であるにも拘らず、ダミークロック信号の発信によって正常な通信が遮断させてしまう不都合を防止するためである。一方、ビジー連続回数が所定回数に達した場合には、SDAがLoに所定時間以上継続して保持されて通信開始不能となっている可能性が高いため、ダミークロック信号を発信する。
なお、ダミークロック信号に基づいてスレーブから取得したデータは、不完全なデータである可能性が高いため、マスタは使用せずに破棄する。
(RTCの初期化処理)
RTC104は、電源断時においても二次電池106からの電源供給によって適正な時刻データを更新して保持するが、二次電池106からの電源供給が不安定になると(供給電圧が所定電圧よりも低下すると)、適正な時刻データを保持できない可能性がある。このため、RTC104は、二次電池106からの供給電圧が所定電圧よりも低下した場合に、電圧低下フラグをオンに設定する。演出制御CPU92は、所定のタイミングで(例えば、電源投入後の起動時や通信開始不能からの復旧時に)、RTC104から電圧低下フラグの情報を取得する。電圧低下フラグがオンの場合には、RTC104が保持する時刻データが不適正である可能性が高いため、所定の時刻データ(予め設定されたデフォルトの時刻データ)をRTC104へ送信し、RTC104の時刻データを更新して初期化する。一方、電圧低下フラグがオフの場合には、RTC104が保持する時刻データが適正である可能性が高いため、RTC104の時刻データを更新しない。
以上説明したように、I2C通信では、マスタ(演出制御CPU92)が通信を開始し、スレーブからマスタへのデータ送信が開始された後、例えば何らかの不正規な動作によってスレーブからマスタへのデータ送信が完了せず、マスタが正規クロック信号を発生しない状況下でスレーブがSDAをLoに保持してしまうと、マスタ側ではSDAをHiに切替えることができないため、通信開始不能(マスタが通信を開始できない状態)となる。係る通信開始不能に対し、本実施形態では、マスタが通信開始不能であると判定して、ダミークロック信号を発生させる。スレーブは、クロック信号線110に発生した信号が正規クロック信号であるかダミークロック信号であるかを判別しないので、正規クロック信号の場合と同様に、ダミークロック信号に基づいてSDAのロジックレベルを適宜切替える。スレーブによりSDAがHiに切替えられ、SCL及びSDAがバスフリーフェーズに復帰すると、マスタは通信を開始することができる。従って、再起動等の作業を要することなく、パチンコ機Pが能動的に実行する処理によって通信開始不能を復旧させることができる。
マスタは、SDAがLoに所定時間以上継続して保持されると通信開始不能と判定するので、SDAがLoに保持されることに起因した通信開始不能に対して、確実に対処して復旧させることができる。
マスタは、通信開始不能が復旧するまでダミークロック信号を繰り返して発信するので、通信開始不能をより確実に復旧させることができる。
本発明は上述した一実施形態に制約されることなく、種々に変形して実施することができる。一実施形態で挙げた演出の態様は例示であり、上述した演出の態様に限定されるものではない。
例えば、上記実施形態ではI2C通信システムについて説明したが、同様の方式で通信を行う他のシステムであってもよい。
上記実施形態ではビジー連続回数が所定回数に達したか否かによって通信開始不能であるか否かを判定したが、SDAがLoに保持されている時間(Lo継続時間)を直接計時し、Lo継続時間が所定時間に達したときに通信開始不能であると判定してもよい。
上記実施形態ではホストを固定する場合について説明したが、ホストを固定せず、複数のデバイスがホストとなり得る構成であってもよい。
その他の演出例であげた画像はあくまで一例であり、これらは適宜に変形することができる。また、パチンコ機Pの構造や盤面構成、具体的な数値等は図示のものも含めて好ましい例示であり、これらを適宜に変形可能であることはいうまでもない。
31:画像表示装置
70:主制御装置
71:払出制御装置
72:サブ制御装置
73:主制御CPU
92:演出制御CPU(マスタ装置)
93:ROM
94:RAM
101:サブ制御基板
102:解像度変換基板
103:解像度変換IC(スレーブ装置)
104:RTC(スレーブ装置)
106:二次電池
110:クロック信号線
111:データ信号線
P:パチンコ機(遊技機)

Claims (3)

  1. マスタ装置とスレーブ装置とがクロック信号線とデータ信号線とにより双方向通信可能にシリアル接続され、前記クロック信号線に設定されるクロック信号は、ロジックレベルとして第1クロックレベルと第2クロックレベルとを有し、前記データ信号線に設定されるデータ信号は、ロジックレベルとして第1データレベルと第2データレベルとを有し、前記クロック信号が前記第1クロックレベルで且つ前記データ信号が前記第1データレベルである初期状態において、前記マスタ装置が前記データ信号を前記第2データレベルに切替えることにより通信が開始し、通信開始に続いて前記マスタ装置が前記クロック信号のロジックレベルを周期的に切替えて正規クロック信号を発生し、前記スレーブ装置が前記正規クロック信号に基づいて前記データ信号のロジックレベルを適宜切替えることにより、前記マスタ装置が前記スレーブ装置から前記データ信号線を介してデータを取得可能となる通信システムを備える遊技機であって、
    前記マスタ装置は、
    通信を開始できない通信開始不能であるか否かを判定する通信不能判定手段と、
    前記通信開始不能であると前記通信不能判定手段が判定したとき、前記クロック信号のロジックレベルを切替えてダミークロック信号を発生させるダミー信号発生手段と、を備え、
    前記スレーブ装置は、前記クロック信号線に発生した信号が前記ダミークロック信号であるか否かに関係なく、前記正規クロック信号の場合と同様に、前記ダミークロック信号に基づいて前記データ信号のロジックレベルを適宜切替え、
    前記マスタ装置は、前記ダミークロック信号に基づいて前記スレーブ装置から前記データ信号線を介して取得したデータを使用しない
    ことを特徴とする遊技機。
  2. 請求項1に記載の遊技機であって、
    前記通信不能判定手段は、前記データ信号が前記第2データレベルに所定時間以上継続して保持された場合に、前記通信開始不能であると判定する
    ことを特徴とする遊技機。
  3. 請求項1又は請求項2に記載の遊技機であって、
    前記ダミー信号発生手段は、前記通信開始不能ではないと前記通信不能判定手段が判定するまで、前記ダミークロック信号を繰り返して発生させる
    ことを特徴とする遊技機。
JP2015177122A 2015-09-09 2015-09-09 遊技機 Active JP6700692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015177122A JP6700692B2 (ja) 2015-09-09 2015-09-09 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015177122A JP6700692B2 (ja) 2015-09-09 2015-09-09 遊技機

Publications (2)

Publication Number Publication Date
JP2017051385A JP2017051385A (ja) 2017-03-16
JP6700692B2 true JP6700692B2 (ja) 2020-05-27

Family

ID=58316049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015177122A Active JP6700692B2 (ja) 2015-09-09 2015-09-09 遊技機

Country Status (1)

Country Link
JP (1) JP6700692B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3492006B2 (ja) * 1995-03-02 2004-02-03 キヤノン株式会社 通信装置およびその通信方法
JPH09265436A (ja) * 1996-03-27 1997-10-07 Victor Co Of Japan Ltd データ転送装置
JP4094396B2 (ja) * 2002-10-04 2008-06-04 松下電器産業株式会社 シリアルデータ通信装置及び方法
JP2005084792A (ja) * 2003-09-05 2005-03-31 Alpine Electronics Inc データ通信ユニット
JP2005107185A (ja) * 2003-09-30 2005-04-21 Kyocera Mita Corp 画像形成装置
JP2008113207A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 光データリンク
JP2011070282A (ja) * 2009-09-24 2011-04-07 Furukawa Electric Co Ltd:The 通信システム、マスタ装置、および、スレーブ装置
JP5604709B2 (ja) * 2010-03-30 2014-10-15 株式会社ソフイア 遊技機
JP5190096B2 (ja) * 2010-10-18 2013-04-24 株式会社ソフイア 遊技機
JP6063704B2 (ja) * 2012-10-15 2017-01-18 株式会社平和 遊技機
JP6149227B2 (ja) * 2015-08-20 2017-06-21 株式会社オリンピア 遊技機

Also Published As

Publication number Publication date
JP2017051385A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
JP5286538B2 (ja) 遊技機
JP2020103605A (ja) 遊技機
JP2020103604A (ja) 遊技機
JP2019111133A (ja) 遊技機
JP2011167399A (ja) 遊技台
JP6700692B2 (ja) 遊技機
JP2019201935A (ja) 遊技機
JP2003190425A (ja) 遊技機
JP2019201933A (ja) 遊技機
JP2019180942A (ja) 遊技機
JP2019201934A (ja) 遊技機
JP6898907B2 (ja) 遊技機
JP6949810B2 (ja) 遊技機
JP5941897B2 (ja) 遊技機
JP2021062274A (ja) 遊技機
JP6954737B2 (ja) 遊技機
JP5001090B2 (ja) 遊技台
JP2020195613A (ja) 遊技機
JP2020195614A (ja) 遊技機
JP2019180943A (ja) 遊技機
JP6771779B2 (ja) 遊技台
JP6888834B2 (ja) 遊技台
JP2019180996A (ja) 遊技機
JP6852017B2 (ja) 遊技機
JP2021023596A (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200501

R150 Certificate of patent or registration of utility model

Ref document number: 6700692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150