JPH0824101B2 - 半導体基板の接合方法 - Google Patents

半導体基板の接合方法

Info

Publication number
JPH0824101B2
JPH0824101B2 JP23050089A JP23050089A JPH0824101B2 JP H0824101 B2 JPH0824101 B2 JP H0824101B2 JP 23050089 A JP23050089 A JP 23050089A JP 23050089 A JP23050089 A JP 23050089A JP H0824101 B2 JPH0824101 B2 JP H0824101B2
Authority
JP
Japan
Prior art keywords
substrates
semiconductor substrates
substrate
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23050089A
Other languages
English (en)
Other versions
JPH0394415A (ja
Inventor
治男 白鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP23050089A priority Critical patent/JPH0824101B2/ja
Publication of JPH0394415A publication Critical patent/JPH0394415A/ja
Publication of JPH0824101B2 publication Critical patent/JPH0824101B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、SOI(Silicon−on−Insulator)構造の半
導体素子形成用基板の製造方法に係り、特に貼り合わせ
法を用いた半導体素子形成用基板の製造方法に関する。
[従来の技術] 大面積で良質なシリコン薄膜単結晶を有するSOI基板
を得る方法として、表面に絶縁膜を形成した2枚のシリ
コン基板を絶縁膜が対向するように接合し、一方のシリ
コン基板を研磨、エッチング等により薄膜化する貼り合
わせ法が最近よく用いられている。
シリコン基板を接合する方法としては、絶縁膜を形成
した後、張り合わせ面に親水性を持たせる表面処理を行
なった基板同士を室温で重ね合わせ、これを高温で熱処
理するのが一般的である。
この方法では、親水化処理によって基板表面に形成さ
れていたシラノール基(Si−OH)が熱処理によって脱水
縮合反応を起こし、この反応によりシロキサン結合(Si
−O−Si)となることで基板間が強固に接合する。
しかし、この方法では2枚の半導体基板を重ね合わせ
るのに、それらの間に空隙を作らないようにすることが
困難なため、最近では室温で半導体基板を重ね合わせる
に際して基板を凸状に反らせて接触加圧する、あるいは
重ね合わせた後に静電圧力を加える等の操作が併用され
ている。
また基板表面に過剰に存在するシラノール基の脱水縮
合反応により生ずる水分が接合を阻害するため、重ね合
わせる前に、半導体基板を加熱したり、酸素含有雰囲気
中で紫外線を照射したりして基板表面のシラノール基を
制御しようという試みも報告されている。
[本発明が解決しようとする課題] 一体化された接合基板の接合界面に生じる未接合の空
洞は、歩留まりに大きな影響を及ぼすばかりか、デバイ
スプロセスに大きな弊害になる。
従って、この空洞を減らすため前述のような対策がと
られているが、そのために半導体基板の表面処理や重ね
合わせの方法が非常に複雑なものになってきている。
また、従来の方法においては、室温で2枚の基板を重
ね合わせる際に、シラノール基により基板同士を吸着さ
せるから、表面のシラノール基の存在は不可欠で、熱処
理によって脱離する水分を無くすることはできない。従
って、この水分によって生じる空洞のために接合が阻害
されることを避けることは不可能といえる。
[課題を解決するための手段] 前述のようにシラノール基の脱水縮合反応を利用した
従来の直接接合法においては、室温で重ね合わせた基板
同士が吸着している必要があるため、基板表面のシラノ
ール基の存在が必須である。
しかしながら、シラノール基が表面に存在し得ない高
温下でも2枚の基板を接触させることで接合は可能であ
り、このような直接接合法においてはシラノール基は本
来必須なものではない。
本発明は上記事情に鑑みてなされたもので、鏡面同士
を接触させた2枚の半導体基板のうち一方の半導体基板
の重みが半導体基板間の接触面にかかるように、前記2
枚の半導体基板を斜めに傾けて保持しながら熱処理する
ことで、空洞のない均一な接合を達成する。
本発明によれば、鏡面仕上げの表面に絶縁膜を形成し
た2枚の半導体基板を重ね合わせて絶縁膜同士を接触さ
せながら熱処理して、2枚の半導体基板を接合一体化さ
せる直接接合法において、重ね合わせた2枚の半導体基
板の一方の半導体基板の重みが半導体基板間の接触面に
かかるように水平方向から3〜86度の範囲内の角度で傾
けて、重ね合わせた2枚の半導体基板を保持しながら熱
処理する。
本発明によれば、熱処理以前には基板同士が吸着して
いる必要がないため、絶縁膜形成後の基板表面の親水
化、あるいはシラノール基制御のための操作が不用にな
るばかりでなく、室温での重ね合わせに際して行なわれ
ていた加圧などの操作がまったく不用になる。
また、この方法により接合を行なった場合、基板間に
混入したガスなどは熱処理中または処理温度にいたる昇
温過程で外部へ放出されるため、接合終了後の接合界面
に空洞が生じることはない。
[作用] 外部より圧力を加えることなく接触させた2枚の半導
体基板は、反りあるいは表面の微小な凹凸のため、その
面積のごく一部が互いに接触しているに過ぎない。残り
の大部分の面積においては、半導体基板は互いに作業雰
囲気ガスの層をはさんで対向している。このような2枚
の半導体基板を鉛直方向から傾けて保持すると、上方の
半導体基板の重みでガス層の厚さは徐々に小さくなり、
同時に接触面積は増加する。最終的なガス層の厚さは、
基板の寸法、反り、表面状態、保持角度等に依存するが
市販のシリコン基板であればおよそ数ミクロン以下であ
る。
未処理を行うと、基板表面に存在するシラノール基は
分解気化し、また基板間のガスは膨脹する。しかし、元
のガス層の厚さが微小なため、基板面内方向のガスのコ
ンダクタンスは非常に小さい。このためガスの膨脹力は
主として2枚の半導体基板を引き離す向きに作用し、基
板間の間隔は一時的に広くなる。そして、ガスの膨脹が
終了すると、ふたたび上方の半導体基板の重みでガス層
は徐々に薄くなり、基板同士の接触面積が増加する。そ
して、高温中で接触した基板表面は短時間のうちに結合
一体化する。その結合力によって隣接の未接触の表面同
士はつぎつぎに接触一体化していく。このようにして基
板表面の平坦度の不完全性を克服して基板全体が一体化
する。これは、重ね合わせた半導体基板を傾けたことの
効果であると考えられる。
上記作用において基板接触面にかかる基板自重による
圧力は面内平均で10msf/cm2以上であれば十分である。
また熱処理は900℃以上でおよそ5分間以上行なうのが
好ましい。
前述のように半導体基板を鉛直から傾けて保持すると
き、傾斜角は水平方向から86度以下にする必要がある。
傾斜角が86度より大きいと、半導体基板間の接触面にか
かる半導体基板の重みが小さくなって接合できないから
である。また、傾斜角は、接合の確実性からは83度以下
が望ましい。
逆に、傾斜角が3度より小さいと、加熱時に半導体基
板間にずれが生じて接合できない。これは、半導体基板
が水平方向に保持されるので、加熱時に膨脹する基板間
のガスが滑らかに排出されないためと考えられる。従っ
て、傾斜角が3度より小さいときには、半導体基板間の
ずれを防止する手段が必要である。しかし、前述のよう
に3度以上の傾斜角で2枚の半導体基板のうち一方の半
導体基板の重みが半導体基板間の接触面にかかるように
すれば、加熱時における半導体基板間のずれが無く良好
な接合を得られるのである。
[実施例] 本発明による実施例を図面を参照して説明する。
1)表面粗さ30nm、平面度10μm程度に鏡面研摩された
n型シリコン基板(4インチ径、厚さ450μm、比抵抗
5Ωcm)を2枚用意し、加熱により厚さ0.5μmの酸化
膜を表面に形成した。
2)上記シリコン基板の表面同士を軽く接触させ、その
状態で第1(a)図〜第1(c)図に示す石英製貼り合
わせ治具10の支持面12に載せて支持用突起14で支えた。
この状態を第2(a)図〜第2(b)図に示す。このよ
うに、石英製治具10によりシリコン基板16(16a、16b)
は鉛直方向より約15度(水平方向から約75度)傾いて保
持され、基板間の接触面には上方のシリコン基板16aの
重みで28mgf/cm2の圧力が加わっていた。
3)シリコン基板16を載せた石英製貼り合わせ治具10を
1100℃に保たれた電気炉へ挿入し10分間にわたり熱処理
した。挿入、取り出しには各5分を要した。
4)このようにして接合したシリコン基板16を評価する
ため、一方のシリコン基板16aをKOH水溶液によってエッ
チング除去し、接合界面の酸化膜を露出させた。そし
て、この酸化膜の厚さを測定した。
測定の結果、基板全面にわたって厚さ約1μmの酸化
膜が残されていた。このことから、本実施例で接合した
シリコン基板16にはひとつの未接合部も発見されなかっ
たといえる。なぜなら、接合が完了した部分では、測定
される酸化膜の厚さは、使用した2枚の基板の表面に形
成されていた酸化膜の厚さの和に等しい(約1μm)
が、未接合の領域では一方のシリコン基板の酸化膜が除
去されて1枚分の厚さ(約0.5μm)だけが残るはずだ
からである。
本発明は、前述の実施例によって制限されるものでは
なく、本発明の範囲内で種々の改変が可能である。例え
ば、前記実施例では2枚のシリコン基板を重ねたが、多
数枚のシリコン基板を治具上に重ねることも可能であ
る。また、前記実施例では治具の支持面を矩形にした
が、支持面を円形にすることもできる。さらに、前記実
施例では治具の傾斜角を固定式にしたが、治具の傾斜角
を変えられるように水平方向のピンを設け、このピンを
支持台に載せるようにしても良い。特に、支持面を円形
にした場合には、加熱用ボート上で円形支持面の傾斜角
を変えやすいように水平方向支持ピンを加熱用ボートの
側壁で支持できる。
[発明の効果] 前述のごとく本発明によれば接合前の表面親水化処理
や未接合部の発生を防ぐための特殊な加圧操作を必要と
せずに、基板全面にわたって未接合部のない均一な接合
がシリコン基板で可能になる。
【図面の簡単な説明】
第1(a)図は、本発明の実施例に使用した石英製治具
の構造を示す斜視図である。 第1(b)図は、第1(a)図の石英製治具の正面図で
ある。 第1(c)図は、第1(a)図の石英製治具の側面図で
ある。 第2(a)図は、第1(a)図の石英製治具に2枚のシ
リコン基板をのせた状態を示す斜視図である。 第2(b)図は、第2(a)図の石英製治具および2枚
のシリコン基板の縦断面図である。 図中、参照番号は次の要素を示す。 10……石英製貼り合わせ治具、12……支持面、14……支
持用突起、16……シリコン基板、

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】鏡面仕上げの表面に絶縁膜を形成した2枚
    の半導体基板を重ね合わせて絶縁膜同士を接触させなが
    ら熱処理して、2枚の半導体基板を接合一体化させる直
    接接合法において、重ね合わせた2枚の半導体基板の一
    方の半導体基板の重みが半導体基板間の接触面にかかる
    ように水平方向から3〜86度の範囲内の角度で傾けて、
    重ね合わせた2枚の半導体基板を保持しながら熱処理す
    ることを特徴とする半導体基板の接合方法。
JP23050089A 1989-09-07 1989-09-07 半導体基板の接合方法 Expired - Lifetime JPH0824101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23050089A JPH0824101B2 (ja) 1989-09-07 1989-09-07 半導体基板の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23050089A JPH0824101B2 (ja) 1989-09-07 1989-09-07 半導体基板の接合方法

Publications (2)

Publication Number Publication Date
JPH0394415A JPH0394415A (ja) 1991-04-19
JPH0824101B2 true JPH0824101B2 (ja) 1996-03-06

Family

ID=16908743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23050089A Expired - Lifetime JPH0824101B2 (ja) 1989-09-07 1989-09-07 半導体基板の接合方法

Country Status (1)

Country Link
JP (1) JPH0824101B2 (ja)

Also Published As

Publication number Publication date
JPH0394415A (ja) 1991-04-19

Similar Documents

Publication Publication Date Title
JP3321882B2 (ja) 基板はり合わせ方法
KR970067609A (ko) 결합 웨이퍼 제조 방법 및 이 방법에 의해 제조된 결합 웨이퍼
JPH098124A (ja) 絶縁分離基板及びその製造方法
JPH09246506A (ja) Soi基板の製造方法
JPH0794675A (ja) 半導体製造装置
JPH0824101B2 (ja) 半導体基板の接合方法
JP3318776B2 (ja) 張り合わせ基板の製造方法と張り合わせ装置
JP3321827B2 (ja) はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法
JPH01302740A (ja) 誘電体分離半導体基板およびその製造方法
JP2589994B2 (ja) ウェーハの接着方法
JPS61174661A (ja) 半導体集積回路装置の製造方法
JPH09293845A (ja) Soiウェ−ハおよびその製造方法
JP2000216365A (ja) 半導体基板貼り合わせ方法とその装置
JP3585337B2 (ja) 中空梁を有するマイクロデバイス及びその製造方法
JPH0521764A (ja) 半導体基板の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JPS6314449A (ja) 誘電体分離基板の製造方法
JPH03228326A (ja) 半導体装置の製造方法
JP2754819B2 (ja) 誘電体分離型半導体基板の製造方法
JP3371145B2 (ja) 基板はり合わせ方法
JP2583764B2 (ja) 半導体集積回路装置の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JP3518083B2 (ja) 基板の製造方法