JPH0822946A - 半導体素子製造方法 - Google Patents

半導体素子製造方法

Info

Publication number
JPH0822946A
JPH0822946A JP6156248A JP15624894A JPH0822946A JP H0822946 A JPH0822946 A JP H0822946A JP 6156248 A JP6156248 A JP 6156248A JP 15624894 A JP15624894 A JP 15624894A JP H0822946 A JPH0822946 A JP H0822946A
Authority
JP
Japan
Prior art keywords
substrate
chamber
resist
ultraviolet rays
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6156248A
Other languages
English (en)
Inventor
Kimie Matsuno
公栄 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6156248A priority Critical patent/JPH0822946A/ja
Publication of JPH0822946A publication Critical patent/JPH0822946A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体素子製造方法において、ドラ
イエッチングを用いて微細パターンを形成する際のレジ
ストパターン工程に関するものであり、より精度の高い
ドライエッチングパターンを形成することを目的とす
る。 【構成】 半導体、導電体、もしくは、絶縁体薄膜が形
成された基板表面に、ポジレジストを塗布し、露光、現
像工程後、該レジストの未露光部に紫外線を照射する。
このことにより、ドライエッチング工程中のレジストか
らのガス発生、およびそれに伴うレジストの飛散を防止
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体製造工程のフォト
リソグラフィ技術に関する。特に、ドライエッチングを
用いて微細パターンを形成する際のレジストパターン工
程に関する。
【0002】
【従来の技術】半導体装置の集積度の向上に伴い、近年
の半導体製造工程においては、パターンルールの微細化
が要求されている。ドライエッチングは、ウエットエッ
チングに比べ、微細加工性が優れている、廃ガス処理が
容易である、自動化がし易い等の理由により、その重要
度を増している。
【0003】図2は、ドライエッチング直前に行うレジ
ストパターンの形成工程の従来例を示す。図2(a)に
示すように基板1上にパターンを形成したい導電体、半
導体、絶縁体いずれかの薄膜2がコーティングされてい
る。図2(b)に示すように薄膜2上に密着材膜3を塗
布し、続いてポジレジスト膜4をスピンコートする。図
2(c)に示すようにマスク5を用いてポジレジスト膜
4を選択的に露光し、図2(d)に示すように現像工程
を行って露光領域を除去する。非露光部によるレジスト
パターン7が形成される。尚、レジストの塗布、露光、
現像の工程間には、それぞれレジストの加熱が行われ
る。
【0004】こうして形成されたレジストパターン7を
マスクとして図2(e)に示すように薄膜の材質に適合
するエッチングガスのプラズマを用い、薄膜のドライエ
ッチングを行い、所望の薄膜パターン9を得る。残った
レジストパターンは酸素プラズマを用いたアッシング等
によって除去する。
【0005】
【発明が解決しようとする課題】しかし、従来の方法で
は、ドライエッチング時にプラズマによって照射される
高い強度の紫外線や熱により、未露光部のレジストが反
応を起こし、ガスを発生する。例えば、ノボラック系ポ
ジレジストを用いた場合は、
【0006】
【化1】 で示される化学反応式(1)、また化学増幅型ポジレジ
ストを用いた場合は、
【0007】
【化2】 で示される化学反応式(2)の反応をそれぞれ起こしガ
スを発生すると考えられる。
【0008】また、ドライエッチングが減圧中で行われ
る為、レジスト内部と外部の圧力差が生じる。この圧力
差の為、前記反応によるレジストからのガスは外側に突
沸する。この時、周囲のレジストが一緒に飛散し、この
部分にレジストパターンの空洞が形成されてしまう。
【0009】一方ガスとともに外部に飛び散ったレジス
トの破片はエッチングを行う薄膜上に付着し、エッチン
グ時に、マスクとなり、この部分のエッチングを阻害す
る。この結果ドライエッチングパターンの精度が落ち
る。
【0010】本発明は、より精度の高いドライエッチン
グパターンを形成することのできる半導体素子の製造方
法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明による半導体素子
の製造方法は、半導体、導電体、もしくは、絶縁体薄膜
が形成された基板表面に、ポジレジストを塗布し、露
光、現像工程後、ドライエッチングにより該薄膜を所望
のパターンに形成する工程に於いて、該レジストを現像
後、該レジストの未露光部に紫外線を照射する。
【0012】
【作用】ドライエッチングを行う前に、レジストパター
ンの未露光部に紫外線を照射し、露光することによって
発生し得るガスを生成させて取り除く。この為、ドライ
エッチング中のガス発生、およびこれに伴うレジストの
飛散を抑制することができる。
【0013】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。第1の実施例について説明する。図1にそ
の工程を示す。
【0014】図1(a)に示すように、基板1上にCV
D法によりSiO2 膜2を1300Å成膜する。次に図
1(b)に示すように基板をHMDS(ヘキサメチルジ
シラサン)の雰囲気中に110℃の加熱状態でさらし、
密着材膜3を形成する。この工程は、基板とレジストの
密着性を向上させる効果をもつ。この後、スピンナを用
いて基板上にノボラック系ポジレジスト膜4を0.7μ
m塗布し、さらにホットプレートを用いて90℃の加熱
処理を行う。
【0015】次に、図1(c)に示すように基板をステ
ッパ露光装置に搬入し、フォトマスク5を介して365
nmの波長を持つ水銀i線6で露光を行う。露光後、ホ
ットプレートで基板に110℃の加熱処理を施す。この
後、図1(d)に示すようにTMAH(テトラメチルア
ンモニウムハイドロオキサイド(2.38%))の水溶
液で現像をおこなう。レジスト膜中の露光領域が除去さ
れ、基板上には、フォトマスクによって、露光時に光が
当たらなかった未露光部がレジストパターン7として残
る。
【0016】この後、図1(e)に示すように現像した
基板を真空排気可能な気密容器中に搬入し、5〜10T
orr程度の雰囲気圧力まで排気する。減圧雰囲気中に
おいて水銀ランプの200〜400nmの波長を持つ紫
外線8を700msec基板面に照射する。紫外線が照
射された未露光部のレジストは、先に示した化学反応式
(1)で示される反応により、ガスを発生する。
【0017】この時照射される紫外線の照射エネルギー
密度は、250mW/cm2 であり、ドライエッチング中
に照射されるプラズマからの紫外線に比べ弱いものと
し、レジスト破片の飛び散りが起こらない範囲とする。
また、この時の雰囲気圧力は減圧である方が脱ガス効果
が高いが、圧力を低くしすぎるとレジスト内部のガスの
突沸を招く。よって5〜10Torrの圧力範囲で紫外
線照射を行うことが好ましい。
【0018】上記処理の後、図1(f)に示すように、
250mTorrの圧力下でCHF 3 とCF4 とArの
ガスを使用してSiO2 膜のドライエッチングを従来と
同様な方法で行い、レジストパターンをマスクとして薄
膜パターン9を形成する。
【0019】従来ドライエッチング中に発生していたレ
ジストからのガス発生、およびレジストの飛散は無くな
り、より精度の高いエッチングパターンを得ることがで
きる。
【0020】上記実施例において、露光までの工程およ
び、ドライエッチングの工程は従来用いられている方法
を適用できる。上記実施例において、露光後に行うレジ
スト未露光部への紫外線照射条件は、真空雰囲気中で紫
外線を照射しているが、雰囲気は、真空に限らず、常圧
中もしくは大気中であっても上記実施例に近い効果を得
ることができる。常圧の場合は、紫外線照射エネルギー
密度を500mW/cm2 とする。真空の場合と比較し、
強めに設定し、脱ガス効果を高める。また、圧力を変
え、複数回の露光を行ってもよい。
【0021】第2の実施例について説明する。第1の実
施例とは、レジストの種類および光源が異なる。また、
加熱工程がドライエッチング前に加わっている。それ以
外の工程については、実施例1および図1に示した工程
に準ずる。
【0022】まず、SiO2 膜をCVD法にてウエハ上
に1300Å形成する。この後ウエハをHMDSの雰囲
気中に110℃の加熱状態でさらす。そこへ、t−BO
C(ターシャリーブチルカルボニルオキサイド)化PV
P(ポリビニルフェノール)を基材樹脂、トリフェニル
スルフォニウムトリクレートを光酸発生剤、乳酸エチル
を溶剤として構成された化学増幅系ポジレジストを0.
7μmの厚さでスピン塗布する。その後、ホットプレー
トを用いて、ウエハを110℃に加熱する。
【0023】次に、KrFエキシマレーザ(発振波長2
48nm)ステッパーで露光する。この時のレーザの照
射エネルギー密度は、100〜150mW/cm2 とす
る。露光後再び、ホットプレートで95℃に加熱した
後、実施例1と同種類の1.5%に希釈された現像液T
MAHで現像を行う。
【0024】その後、大気中にて、再度上記と同じ照射
エネルギー密度でKrFエキシマレーザを現像後のウエ
ハ全面に100msec照射する。その後ホットプレートに
てウエハを95℃に加熱する。最後のドライエッチング
は、実施例1と同様の条件で行う。
【0025】上記実施例2では、ウエハ全面に2度目の
レーザ照射をした後にウエハを加熱したが、2度目のレ
ーザ照射中に加熱を行ってもよい。いずれの加熱工程も
レジストからのガス発生を促す。よって、ドライエッチ
ング中のレジストからのガス発生を十分に抑えることが
できる。
【0026】続いて第3の実施例について説明する。パ
ターン露光時の光源と現像後に行う紫外線照射の光源が
異なる場合の例である。SiO2 膜をCVD法にてウエ
ハ上に1300Å形成する。この後ウエハをHMDSの
雰囲気中に110℃の加熱状態でさらす。そこへ、化学
増幅型ポジレジストを0.7μmの厚さでスピンコート
する。その後、ホットプレートを用いて、ウエハを11
0℃に加熱する。次に、エキシマレーザ(発振波長24
8nm)ステッパーで露光する。この時の照射エネルギ
ー密度は、100〜150mW/cm2 である。露光後再
び、ホットプレートで95℃に加熱した後、実施例1と
同種類の1.5%に希釈された現像液TMAHで現像を
行う。ここまでの工程は、第2の実施例と同様である。
【0027】この後、現像後のウェハを5〜10Tor
rの真空中で95℃に熱しながらHgランプの200〜
400nm波長の紫外線を照射する。この後のドライエ
ッチングは、実施例1と同様に行う。
【0028】第3の実施例において、現像後に行う紫外
線照射条件は、真空中で行っているが、大気中もしく
は、常圧中でも同様な効果は得られる。以上第1〜第3
までの実施例について説明したが、種々の変更を行うこ
ともできる。エッチングを行う材料はSiO2 に限るも
のではなく、導電体、半導体いずれの材料をも対象とす
る。また、使用するレジストの種類、およびそれに適す
る露光源、現像液および現像条件等も上記のものに限る
ものではない。
【0029】次に、以上で説明してきた実施例のプロセ
スをより容易に達成するための製造装置の実施例につい
て述べる。上述の製造方法において、レジストの非露光
面に行う紫外線照射は、この前工程を行う現像装置か、
もしくはこの後の工程を行うドライエッチング装置のい
ずれかにその機能が組み込まれているとより容易に本発
明の実施を行うことができる。
【0030】図3(a)は、現像装置にレジストの非露
光面に行う紫外線照射機能を組み込んだ装置の構成例で
ある。図3(a)に示すように、加熱装置であるホット
プレート11と冷却装置であるクーリングプレート12
が交互に繰り返して2組一列に並べられた第1列と、2
台の現像装置13を並べた第2列を並行に組み、それぞ
れの列の一端を基板を搬送分配する機能を持つ共通のウ
エハインデクサ10に接続している。さらに、第1列、
第2列の他端はランプハウス15を備えた紫外線照射装
置14に接続されている。これらの装置は全体として気
密な処理システムを構成している。基板は、外気に曝す
ことなく上記装置間を自動搬送される。
【0031】図3(b)は、ドライエッチング装置に紫
外線照射機能を組み込んだ装置である。図3(b)に示
すように、ランプハウス15を備えた紫外線照射装置1
4は、高周波電源17を組み込んだドライエッチング装
置16と気密に接続されている。基板は前記2つの装置
間を自動搬送され連続処理される。
【0032】ドライエッチング装置は、真空排気が可能
な気密容器よりなり、エッチングガスを供給できるエッ
チングガス供給手段とエッチングガス活性化手段、基板
加熱手段、基板保持手段を備えている。また、紫外線照
射装置は、真空排気が可能な気密容器よりなり400n
m未満の紫外線を発生する前記ランプハウスと基板保持
手段、基板加熱手段、ガス排気手段を備えている。
【0033】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【0034】
【発明の効果】以上のように、本発明によれば、従来ド
ライエッチング中に起こっていたレジストからのガス発
生反応をドライエッチング前工程で起こすことができ、
ドライエッチング時のレジストからのガス発生、および
それに伴うレジストの飛散を抑制し、より精度の高いパ
ターン形成を行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例によるパターン形成工程を示す
断面図である。
【図2】従来のパターン形成工程を示す断面図である。
【図3】本発明の実施例による半導体製造装置の構成模
式図である。
【符号の説明】
1 基板 2 薄膜 3 密着材膜 4 ポジレジスト膜 5 フォトマスク 6 紫外線 7 レジストパターン 8 紫外線 9 薄膜パターン 10 ウエハインデクサ 11 ホットプレート 12 クーリングプレート 13 デベロッパ 14 紫外線照射装置 15 ランプハウス 16 ドライエッチング装置 17 電源

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体、導電体、もしくは、絶縁体薄膜
    が形成された基板表面に、ポジレジストを塗布し、露
    光、現像工程後、ドライエッチングにより該薄膜を所望
    のパターンに形成する半導体素子の製造方法に於いて、
    該レジストを現像後、該レジストの基本的形状を変える
    ことなく脱ガスを行わせるように該レジストの未露光部
    に400nm未満の波長を持つ紫外線を照射する工程を
    含むことを特徴とする半導体素子製造方法。
  2. 【請求項2】 前記紫外線照射工程は、常圧雰囲気中で
    行い、さらに減圧雰囲気中でドライエッチングする工程
    を含むことを特徴とする請求項1記載の半導体素子製造
    方法。
  3. 【請求項3】 前記紫外線照射工程は、5Torrから
    10Torrの減圧雰囲気で行うことを特徴とする請求
    項1記載の半導体素子製造方法。
  4. 【請求項4】 前記紫外線照射工程は、400nm未満
    の発振波長を持つレーザ光を照射することを特徴とする
    請求項1から3のいずれかに記載の半導体素子製造方
    法。
  5. 【請求項5】 前記紫外線照射工程と同時もしくはその
    後に前記基板を約85℃以上110℃以下の温度に加熱
    する工程を含むことを特徴とする請求項1から4のいず
    れかに記載の半導体素子製造方法。
  6. 【請求項6】 少なくとも、基板加熱手段を備えた第1
    室と、基板冷却手段を備えた第2室とが接続された第1
    列と、 少なくとも、該第1列と並列に配置され現像を行う第3
    室が接続された第2列と、 該第1列と該第2列各一端が接続され、基板を分配、搬
    送を行う手段を備えた第4室と、 該第1列と該第2列の各他端部が接続され、400nm
    未満の紫外線照射手段を備えた第5室と、 該1室から該5室までの全部の室を外気に曝すこと無
    く、基板を搬送する手段とを有する半導体製造装置。
  7. 【請求項7】 真空排気可能な気密容器と、前記気密容
    器内に配置され、基板を保持することのできる基板保持
    手段と、前記気密容器を貫いて、エッチングガスを供給
    できるエッチングガス供給手段と、前記気密容器内に配
    置され、エッチングガスを活性化させることができる活
    性化手段とを備えた第1室と;真空排気可能な気密容器
    と、前記気密容器内に配置され、基板を保持することの
    できる基板保持手段と、波長400nm未満の紫外線を
    発生する光源とを備えた第2室と;該第1室と該第2室
    とを接続し、基板を外気に曝すこと無く、該第1室と該
    第2室との間で自動搬送する手段とを有する半導体製造
    装置。
JP6156248A 1994-07-07 1994-07-07 半導体素子製造方法 Withdrawn JPH0822946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6156248A JPH0822946A (ja) 1994-07-07 1994-07-07 半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6156248A JPH0822946A (ja) 1994-07-07 1994-07-07 半導体素子製造方法

Publications (1)

Publication Number Publication Date
JPH0822946A true JPH0822946A (ja) 1996-01-23

Family

ID=15623628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6156248A Withdrawn JPH0822946A (ja) 1994-07-07 1994-07-07 半導体素子製造方法

Country Status (1)

Country Link
JP (1) JPH0822946A (ja)

Similar Documents

Publication Publication Date Title
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JPH05241348A (ja) パタン形成方法
JPH0777809A (ja) シリレーションを利用したパターン形成方法
KR0170558B1 (ko) 반도체장치의 제조방법
JP4818524B2 (ja) 半導体素子の感光膜パターンの形成方法
JP2008218866A (ja) パターン形成方法およびパターン形成装置
JPH033213B2 (ja)
JPH0572747A (ja) パターン形成方法
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPS5936257B2 (ja) レジスト材料の剥離方法
JPH0883786A (ja) 半導体装置の製造方法
JPH0822946A (ja) 半導体素子製造方法
JPH09320930A (ja) パターン形成方法およびパターン形成装置
JPS63133629A (ja) 集積回路装置の製造方法
JPH07253676A (ja) レジストパターン形成方法
KR920005636B1 (ko) 포토레지스트패턴 형성방법
JP2604573B2 (ja) 微細パターン形成方法
JP2000347406A (ja) レジストパターン形成方法及び半導体装置の製造方法
JP3035535B1 (ja) パタ―ン形成方法及びパタ―ン形成装置
JPH0943855A (ja) レジストパターン形成方法
JPH11153867A (ja) レジストパターン形成方法
JP3627137B2 (ja) パターン形成方法
JP2000241990A (ja) フォトレジストパターンの形成方法
JP3179068B2 (ja) パターン形成方法
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002