JPH0820488B2 - 半導体装置用テストボ−ド - Google Patents
半導体装置用テストボ−ドInfo
- Publication number
- JPH0820488B2 JPH0820488B2 JP62196777A JP19677787A JPH0820488B2 JP H0820488 B2 JPH0820488 B2 JP H0820488B2 JP 62196777 A JP62196777 A JP 62196777A JP 19677787 A JP19677787 A JP 19677787A JP H0820488 B2 JPH0820488 B2 JP H0820488B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- semiconductor device
- test board
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Connecting Device With Holders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用テストボードに関し、特にアナ
ログ及びディジタル回路の混在する半導体装置のアナロ
グ交流特性を測定するための半導体装置用テストボード
に関する。
ログ及びディジタル回路の混在する半導体装置のアナロ
グ交流特性を測定するための半導体装置用テストボード
に関する。
一般に、半導体装置用テストボードは、集積回路と測
定装置間の信号の受け渡しの役目をするものであり、集
積回路（又は、測定装置）の出力信号を変化させること
なく測定装置（又は、集積回路）の入力へ伝える性能が
要求される。
定装置間の信号の受け渡しの役目をするものであり、集
積回路（又は、測定装置）の出力信号を変化させること
なく測定装置（又は、集積回路）の入力へ伝える性能が
要求される。
第２図（ａ）及び（ｂ）はそれぞれ従来の半導体装置
用テストボードの一例の表面図及び裏面図である。
用テストボードの一例の表面図及び裏面図である。
第２図（ａ）に示すように、平板状の基板１の表面に
は外部の測定装置との接続部3aが形成され中央部に半導
体装置用ソケット４が装着される。
は外部の測定装置との接続部3aが形成され中央部に半導
体装置用ソケット４が装着される。
又、第２図（ｂ）に示すように、基板１の裏面には外
部の測定装置との接続部3bが形成され、接地端子5,アナ
ログ信号端子６及びディジタル信号端子７がそれぞれ対
応する接続部3bと接続されている。なお、アナログ信号
の接続線にはシールド線を用いることもある。
部の測定装置との接続部3bが形成され、接地端子5,アナ
ログ信号端子６及びディジタル信号端子７がそれぞれ対
応する接続部3bと接続されている。なお、アナログ信号
の接続線にはシールド線を用いることもある。
上述した従来の半導体装置用テストボードは、アナロ
グ信号線とディジタル信号線及び電源線の交差があるの
で、アナログ信号にディジタル信号及び電源からの雑音
が加わり、高精度の被測定半導体装置の小信号時のS/N
比，歪率比及び無信号時の雑音の測定の際、シールド線
を用いても測定値のばらつきが大きくなり正確な測定が
できないという問題点がある。
グ信号線とディジタル信号線及び電源線の交差があるの
で、アナログ信号にディジタル信号及び電源からの雑音
が加わり、高精度の被測定半導体装置の小信号時のS/N
比，歪率比及び無信号時の雑音の測定の際、シールド線
を用いても測定値のばらつきが大きくなり正確な測定が
できないという問題点がある。
本発明の目的は、高精度の被測定半導体装置の小信号
時のS/N比，歪率比及び無信号時の雑音の測定のばらつ
きを小さくして正確な測定ができる半導体装置用テスト
ボードを提供することにある。
時のS/N比，歪率比及び無信号時の雑音の測定のばらつ
きを小さくして正確な測定ができる半導体装置用テスト
ボードを提供することにある。
本発明の半導体装置用テストボードは、平板状の基板
の第１面に半導体装置を搭載するソケットが配設され、
かつこの基板の前記第１面およびその裏面の第２面の周
辺領域には外部の測定装置と接続するための複数の第１
の電極がそれぞれ配設され、前記第１面およびその裏面
の第２面にはソケット端子と電気的に導通する第２の電
極が前記ソケットを囲むように配設され、これらの第２
の電極は対応する前記第１の電極にそれぞれ導電性の配
線で接続されてなる半導体装置用テストボードにおい
て、前記第１および前記第２の電極のうちアナログ信号
系の信号電極および接地電極は前記第１面に、デジタル
信号系の信号電極および接地電極は前記第２面にそれぞ
れ分離して配設され、前記第１面および前記第２面のそ
れぞれの前記第１の電極と前記第２電極との間にこれら
第２電極を囲みかつこれら第１および第２電極とは電気
的絶縁状態でそれぞれ金属面が平面的に配設され、前記
アナログ信号系および前記デジタル信号系の前記第１お
よび前記第２の電極間の電気的接続は、それぞれの面に
おいて、前記接地電極がそれぞれ対応する前記金属面を
介して前記配線で接続され、前記信号電極がそれぞれ前
記配線のみで接続されることを特徴とする。
の第１面に半導体装置を搭載するソケットが配設され、
かつこの基板の前記第１面およびその裏面の第２面の周
辺領域には外部の測定装置と接続するための複数の第１
の電極がそれぞれ配設され、前記第１面およびその裏面
の第２面にはソケット端子と電気的に導通する第２の電
極が前記ソケットを囲むように配設され、これらの第２
の電極は対応する前記第１の電極にそれぞれ導電性の配
線で接続されてなる半導体装置用テストボードにおい
て、前記第１および前記第２の電極のうちアナログ信号
系の信号電極および接地電極は前記第１面に、デジタル
信号系の信号電極および接地電極は前記第２面にそれぞ
れ分離して配設され、前記第１面および前記第２面のそ
れぞれの前記第１の電極と前記第２電極との間にこれら
第２電極を囲みかつこれら第１および第２電極とは電気
的絶縁状態でそれぞれ金属面が平面的に配設され、前記
アナログ信号系および前記デジタル信号系の前記第１お
よび前記第２の電極間の電気的接続は、それぞれの面に
おいて、前記接地電極がそれぞれ対応する前記金属面を
介して前記配線で接続され、前記信号電極がそれぞれ前
記配線のみで接続されることを特徴とする。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例
の表面図及び裏面図である。
の表面図及び裏面図である。
第１図（ａ）に示すように、平板状の基板１の表面の
外周は外部の測定装置との接続部3aが形成され、中央部
に半導体装置用ソケット４が装着される。又、接続部3a
の形成領域と半導体装置用ソケット４との間はアナログ
信号系の接地電位電極としての金属面2aが形成され、金
属面2aと接地端子５及び外部の接地端子との接続部８と
が接続される。更に、アナログ信号端子６と対応する接
続部3aとがアナログ信号線で接続される。
外周は外部の測定装置との接続部3aが形成され、中央部
に半導体装置用ソケット４が装着される。又、接続部3a
の形成領域と半導体装置用ソケット４との間はアナログ
信号系の接地電位電極としての金属面2aが形成され、金
属面2aと接地端子５及び外部の接地端子との接続部８と
が接続される。更に、アナログ信号端子６と対応する接
続部3aとがアナログ信号線で接続される。
次に、第１図（ｂ）に示すように、基板１の裏面には
その外周に外部の測定装置との接続部3bが形成され、接
続部3bの形成領域の内側に金属板2aとほぼ同形のディジ
タル信号系の接地電位電極としての金属面2bが形成さ
れ、接地端子５及び外部の接地端子との接続部８とそれ
ぞれ接続される。又、ディジタル信号端子７とそれに対
応する外部の測定装置との接続部3bとをそれぞれ接続す
る。
その外周に外部の測定装置との接続部3bが形成され、接
続部3bの形成領域の内側に金属板2aとほぼ同形のディジ
タル信号系の接地電位電極としての金属面2bが形成さ
れ、接地端子５及び外部の接地端子との接続部８とそれ
ぞれ接続される。又、ディジタル信号端子７とそれに対
応する外部の測定装置との接続部3bとをそれぞれ接続す
る。
このように構成することにより、アナログ信号線は基
板１の表面のみで配線され、ディジタル信号線は基板１
の裏面のみで配線されるので、アナログ信号線とディジ
タル信号線は交差することなく、金属面2a,2bを接地電
位とし、面でシールドすることにより、アナログ信号線
へディジタル信号及び電源の雑音が加わることを防止で
きる。
板１の表面のみで配線され、ディジタル信号線は基板１
の裏面のみで配線されるので、アナログ信号線とディジ
タル信号線は交差することなく、金属面2a,2bを接地電
位とし、面でシールドすることにより、アナログ信号線
へディジタル信号及び電源の雑音が加わることを防止で
きる。
以上説明したように本発明の半導体装置用テストボー
ドは、高精度の被測定半導体装置の小信号時のS/N比，
歪率比及び無信号時の雑音の測定のばらつきを小さくし
て測定精度を向上できるという効果がある。
ドは、高精度の被測定半導体装置の小信号時のS/N比，
歪率比及び無信号時の雑音の測定のばらつきを小さくし
て測定精度を向上できるという効果がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例の
表面図及び裏面図、第２図（ａ）及び（ｂ）はそれぞれ
従来の半導体装置用テストボードの一例の表面図及び裏
面図である。 １……基板、2a,2b……金属面、3a,3b……接続部、４…
…半導体装置用ソケット、５……接地端子、６……アナ
ログ信号端子、７……ディジタル信号端子、８……外部
の接地端子との接続部。
表面図及び裏面図、第２図（ａ）及び（ｂ）はそれぞれ
従来の半導体装置用テストボードの一例の表面図及び裏
面図である。 １……基板、2a,2b……金属面、3a,3b……接続部、４…
…半導体装置用ソケット、５……接地端子、６……アナ
ログ信号端子、７……ディジタル信号端子、８……外部
の接地端子との接続部。
Claims (1)
- 【請求項１】平板状の基板の第１面に半導体装置を搭載
するソケットが配設され、かつこの基板の前記第１面お
よびその裏面の第２面の周辺領域には外部の測定装置と
接続するための複数の第１の電極がそれぞれ配設され、
前記第１面およびその裏面の第２面にはソケット端子と
電気的に導通する第２の電極が前記ソケットを囲むよう
に配設され、これらの第２の電極は対応する前記第１の
電極にそれぞれ導電性の配線で接続されてなる半導体装
置用テストボードにおいて、前記第１および前記第２の
電極のうちアナログ信号系の信号電極および接地電極は
前記第１面に、デジタル信号系の信号電極および接地電
極は前記第２面にそれぞれ分離して配設され、前記第１
面および前記第２面のそれぞれの前記第１の電極と前記
第２電極との間にこれら第２電極を囲みかつこれら第１
および第２電極とは電気的絶縁状態でそれぞれ金属面が
平面的に配設され、前記アナログ信号系および前記デジ
タル信号系の前記第１および前記第２の電極間の電気的
接続は、それぞれの面において、前記接地電極がそれぞ
れ対応する前記金属面を介して前記配線で接続され、前
記信号電極がそれぞれ前記配線のみで接続されることを
特徴とする半導体装置用テストボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196777A JPH0820488B2 (ja) | 1987-08-05 | 1987-08-05 | 半導体装置用テストボ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196777A JPH0820488B2 (ja) | 1987-08-05 | 1987-08-05 | 半導体装置用テストボ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439565A JPS6439565A (en) | 1989-02-09 |
| JPH0820488B2 true JPH0820488B2 (ja) | 1996-03-04 |
Family
ID=16363459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196777A Expired - Fee Related JPH0820488B2 (ja) | 1987-08-05 | 1987-08-05 | 半導体装置用テストボ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820488B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4892781B2 (ja) * | 2001-01-18 | 2012-03-07 | 富士電機株式会社 | 半導体物理量センサ |
-
1987
- 1987-08-05 JP JP62196777A patent/JPH0820488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439565A (en) | 1989-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0820488B2 (ja) | 半導体装置用テストボ−ド | |
| JPH067551B2 (ja) | 半導体装置 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JPH0217342Y2 (ja) | ||
| JP3116326B2 (ja) | プロ―ブカ―ド | |
| JP2793455B2 (ja) | 高周波用ｉｃ | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP2682588B2 (ja) | Ｉｃソケット | |
| JPS6231888Y2 (ja) | ||
| JP2764721B2 (ja) | 密着型イメージセンサ | |
| JPH0336061Y2 (ja) | ||
| JP2563156Y2 (ja) | プローブボード | |
| JPH01298665A (ja) | 補助端子付きピン・グリット・アレイソケット | |
| JP2637975B2 (ja) | 半導体装置用パツケージ | |
| JPS5813691Y2 (ja) | 多点記録計 | |
| JPH0548133Y2 (ja) | ||
| JPH067137B2 (ja) | プロ−ブカ−ド | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0338807Y2 (ja) | ||
| JPS62179125A (ja) | インタ−フエイス回路付プロ−ブ・カ−ド | |
| JPS5815262A (ja) | 集積回路 | |
| JPH04285876A (ja) | 高周波ｉｃパッケージの特性評価治具 | |
| JPS5811027Y2 (ja) | コネクタ | |
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JPS62217627A (ja) | 半導体素子の探針装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |