JPH08203908A - メタル成膜工程の前処理方法 - Google Patents

メタル成膜工程の前処理方法

Info

Publication number
JPH08203908A
JPH08203908A JP7013377A JP1337795A JPH08203908A JP H08203908 A JPH08203908 A JP H08203908A JP 7013377 A JP7013377 A JP 7013377A JP 1337795 A JP1337795 A JP 1337795A JP H08203908 A JPH08203908 A JP H08203908A
Authority
JP
Japan
Prior art keywords
plasma
substrate
film
processing apparatus
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7013377A
Other languages
English (en)
Other versions
JP3360461B2 (ja
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP01337795A priority Critical patent/JP3360461B2/ja
Priority to US08/592,543 priority patent/US6426273B1/en
Publication of JPH08203908A publication Critical patent/JPH08203908A/ja
Priority to US08/969,698 priority patent/US6013580A/en
Application granted granted Critical
Publication of JP3360461B2 publication Critical patent/JP3360461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 レジスト膜の改質を迅速に適度に行なえる方
法を提供する。 【構成】 被処理基板２のレジスト膜１２にＢＬＭ膜２
０を形成する前の、工程において、プラズマ生成電源１
５と基板バイアス電源１６を独立して備えたプラズマ処
理装置を用いて、被処理基板２のレジスト膜１２にプラ
ズマ７を照射して、接続孔１１の端面をオーバーハング
状とし、かつその表面を改質させるメタル成膜工程の前
処理方法。 【効果】 プラズマ生成電力と基板バイアス電圧を適度
に設定でき、プラズマ照射処理が容易となり、レジスト
膜表面の改質が適度に迅速に行なえ、かつ接続孔端面の
形状制御が容易にできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体基体の表面に金属
より成るバンプを形成し、印刷配線基板の表面に形成し
た電極と面接合するフリップチップＩＣの製造工程の一
部であるバンプの下地となる多層金属層の成膜工程の前
処理方法に関する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替えとして、フリップチップによる高
密度実装技術の開発が盛んに行われている。フリップチ
ップ実装法には、Ａｕスタッドバンプ法やはんだボール
バンプ法等いくつかの手法があるが、いずれの場合も半
導体ＩＣの電極パッドとバンプ材料との間には、密着性
向上や相互拡散防止等を目的にバリアメタルが使われ
る。はんだボールバンプの場合、このバリアメタルがバ
ンプの仕上がり形状を決定する役目をなす意味から、Ｂ
ＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）と
も呼ばれている。はんだバンプに於けるＢＬＭ膜の構造
としては、Ｃｒ、Ｃｕ、Ａｕの三層構造が最も一般的で
ある。このうち、下層のＣｒ層は電極パッドとの密着層
として、Ｃｕ膜ははんだの拡散防止層として、上層のＡ
ｕ金属膜はＣｕの酸化防止膜としてそれぞれ作用する。
ＢＬＭ膜のパターニング方法としては、薬液によるウエ
ットエッチング法もあるが、その場合には作業性や廃液
処理等の環境衛生面での問題や加工精度が悪いという欠
点がある。このため、ＢＬＭ膜のパターニング方法とし
て、フォトレジスト膜を施し、後に剥離するリフトオフ
工程を用いる事も検討されている。その際、ＢＬＭ膜の
成膜は通常スパッタ装置によって行われるが、下地のレ
ジストパターンの側壁面まで成膜されてしまう傾向があ
り、リフトオフ時にレジスト剥離液が浸透せず、不要部
分のＢＬＭ膜の除去が困難となる。そこで、フォトレジ
ストの開口端面をオーバーハング状となす形状制御がリ
フトオフ作業の剥離性向上のために必要となる。このレ
ジスト形状制御の方法としては、リソグラフィー工程の
工夫で実現する方法もあるが、工程数の増大を招くとい
う欠点もあり、ＢＬＭ膜をスパッタする工程の前処理工
程で通常行われるプラズマ照射処理でレジストパターン
の形状制御が同時に行えれば理想的である。従来、メタ
ル成膜前のプラズマ照射処理を行うために図８に示す様
なＲＦ平行平板型プラズマ処理装置が一般的に使われて
いる。図８に於けるプラズマ処理装置は、真空引きされ
たプラズマ処理室１４内に被処理基板２を載置したステ
ージ（陰極板）３、これと対向する位置に陽極板４が配
置され、ステージ（陰極板）３には結合コンデンサー５
を介して、高周波電源６が接続されている。しかしなが
ら、このプラズマ処理装置でＲＦエッチングによる形状
制御を行おうとすると、この種プラズマ処理装置ではそ
の電源が単一で成っており、プラズマの濃度を決定する
高周波電力とイオンエネルギーを決定するバイアス電圧
が一定の関係を保った調整しかできないこと、プラズマ
濃度が低いことが原因で、処理のための時間が５〜６分
と長くなり、また高周波電力を高く設定する関係で必然
的にバイアス電圧が高くなり、基板に入射するイオンエ
ネルギーが高くなり、熱変質する領域がレジスト表面層
に留まらず、下層との境界面まで達してしまい、レジス
トが下層に焼きついた状態となり、リフトオフ工程時の
剥離が困難になるという問題が発生する。
【０００３】
【発明が解決しようとする課題】そこで本発明の課題
は、フリップチップＩＣ等のボールバンプ形成の際のＢ
ＬＭ（Ｂａｌｌ Ｌｉｔｔｉｎｇ Ｍｅｔａｌ）膜形成
工程の前処理工程に於いてレジスト膜の形状制御が容易
に行え、かつ下層に影響を与えないプラズマ処理装置を
用いたメタル成膜工程の前処理方法を提供することであ
る。
【０００４】
【課題を解決するための手段】かかる課題を解決するた
めに本発明においては、まず第１にプラズマ生成電力と
基板バイアス電圧とを独立して設定できる２つの高周波
電源を有するプラズマ処理装置を用いたメタル成膜工程
の前処理方法を提供した。また第２にプラズマ照射によ
り、フォトレジスト膜上面を改質し、開口部端面をオー
バーハング状に成形するメタル成膜工程の前処理方法を
提供した。また第３にＩＣＰ（Ｉｎｄｕ−ｃｔｉｖｅｌ
ｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：高周波誘導結合
プラズマ）装置、ＴＣＰ（Ｔｒａｎｓｆｏｒｍ Ｃｏｕ
ｐｌｅｄ Ｐｌａｓｍａ）装置、ＥＣＲ（Ｅｌｅｃｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｎｃｅ）装
置、ヘリコン波プラズマ装置等の１×１０11ｃｍ-3以上
１×１０14ｃｍ-3未満のプラズマ密度が得られる高密度
プラズマ処理装置を用いてメタル成膜工程の前処理方法
を提供した。また第３にウエハ載置部に温度制御機構を
備えたプラズマ処理装置を用いたメタル成膜工程の前処
理方法を提供した。
【０００５】
【作用】本発明の採用により、フォトレジスト膜の形成
と剥離（リフトオフ）を用いて金属膜（メタル）をパタ
ーニングする際のメタル成膜前処理において、プラズマ
生成電力と基板バイアス電圧の適正な設定を可能とし、
大口径ウエハであっても均一で迅速な処理が可能な処理
方法を提供することができた。その結果、ボールバンプ
形成のためのＢＬＭ膜形成の前処理において、レジスト
に過剰な熱変質を与えて下層への焼き付きを惹起するこ
となく、リフトオフに最適な状態にレジストを加工する
ことで、良好なパターンのＢＬＭ膜の形成を可能とし
た。
【０００６】
【実施例】以下、図１ないし図７を参照して本発明のメ
タル成膜工程の前処理方法について説明する。
【０００７】実施例１ 本実施例は、はんだボールバンプ形成の際の金属膜から
成るＢＬＭ（ＢａｌｌＬｉｍｉｔｔｉｎｇ Ｍｅｔａ
ｌ）スパッタ工程の成膜前処理に、トライオード型プラ
ズマ処理装置を用いて本願の発明を適用したものであ
り、図１〜図３を参照して説明する。本実施例におい
て、サンプルとして使用したウエハ（被処理基板２）
は、図１（ａ）に示される様に、半導体基体８のアルミ
ニューム電極パッド９上にポリイミドまたはシリコン窒
化膜等のパッシベイション膜（表面保護膜）１０を形成
し、所定の寸法に接続孔１１が穿孔され、さらにその上
層にフォトレジスト膜１２がパッシベイション膜１０よ
りも大きな開口径でパターニングされたものを準備し
た。このウエハを成膜処理すべく、図２に示すトライオ
ード型プラズマ処理装置を用意した。図２に示すトライ
オード型プラズマ処理装置は、被処理基板２を載置する
基板ステージ３、と基板ステージ３と所定間隔をおいて
配置した陽極板４、基板ステージ３と陽極板４の間に接
地した格子電極１３を備え、これらを石英等から成るプ
ラズマ処理室１４で囲い、陽極板４にプラズマ電源（プ
ラズマ生成電源）１５、ステージ３に基板バイアス電源
１６を接続し、プラズマ処理室１４にはアルゴンガスを
供給している。基板ステージ３のさらに詳細な構造とし
ては、図３に示す如くアルミニューム等から成る基板ス
テージ３内部に設けた冷媒通路に第１の冷媒１７として
例えば、フレオン、エタノール、窒素等を通し、他の冷
媒通路から被処理基板２の下面に第２の冷媒１８とし
て、例えば、アルゴン、ヘリューム等を供給して成り、
被処理基板２をプラズマ処理に適した温度１００〜１２
０℃に保つ働きをなす。また、基板ステージ３に被処理
基板２を静電気により吸着させる静電チャック１９を備
える。
【０００８】この図２に示すプラズマ処理装置を用い、
ステージ３に図１（ａ）に示すウエハ（被処理基板２）
を載置し次の条件で成膜前処理を行った。 アルゴンガス流量： ２５ｓｃｃｍ アルゴンガス圧力： ５ｍＴｏｒｒ（０．６７Ｐａ） プラズマ電力：７００Ｗ（２ＭＨｚ） 基板バイアス電圧：３００Ｖ（１３．５６ＭＨｚ） このプラズマ処理後の被処理基板２の状態は図１（ｂ）
に示す如く、フォトレジスト膜１２の上部がプラズマ７
（Ａｒ+ イオン）照射よる熱膨張でセリだし、接続孔１
１の上部にオーバーハングが形成できたのと同時に表面
が適度に改質できた。さらに、この処理後の被処理基板
２を前記プラズマ処理室と高真空下で連結されたスパッ
タリング装置（図示せず）等のメタル成膜装置に送り、
Ｃｒ、Ｃｕ、Ａｕ等の積層膜、即ちＢＬＭ膜（メタル
膜）２０を形成した。このこの処理後の状態を第１図
（ｃ）に示す。オーバーハング状に形成されたレジスト
パターンの側壁面にはＢＬＭ膜は形成されず、ＢＬＭ膜
２０は電極パッド９部とフォトレジスト膜１２上部とで
分断できた。そして、この状態の被処理基板２を一例と
して、Ｄｉｍｅｔｈｙｌ Ｓｕｌｆｏｘｉｄｅ（Ｃ
Ｈ3 ）2 ＳＯとＮ−ｍｅｔｈｙｌ−２−ｐｙｒｒｏｌｉ
ｄｏｎｅ ＣＨ3 ＮＣ4 Ｈ6 Ｏとから構成されるレジス
ト剥離液に浸して処理した結果、図１（ｄ）に示す様
に、接続孔１１の予定した部分即ち、電極パッド９とそ
の周辺にＢＬＭ膜２０をパターニングすることができ
た。
【０００９】本プラズマ処理工程においては、従来の平
行平板型のプラズマ処理装置を用いた場合に比べて、基
板バイアス電源電圧を、従来はおおよそ５００Ｖ位であ
ったが、本発明では３００Ｖと大きく低減した条件で実
施できている。これは、プラズマ生成電力と基板バイア
ス電圧の供給を各々独立した高周波電源で構成した結
果、それらを望ましい値に個別に設定でき、処理速度の
低下を招くことなく、基板バイアス電圧が低減できたの
で、フォトレジスト膜の表面を適度に改質することが可
能になった。
【００１０】実施例２ 本実施例は、はんだボールバンプ形成の際のＢＬＭ膜ス
パッタ工程の前の成膜前処理に、ＩＣＰ（Ｉｎｄｕｃｔ
ｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）をプラズ
マ発生源とするプラズマ処理装置を用いて、本発明を実
施したものである。本実施例で用いた被処理基板は、実
施例１で用いた図１（ａ）に示したものと同じであり、
重複する説明は省略する。本実施例で使用するＩＣＰ処
理装置の概略構成例を図４を参照して説明する。本装置
は、石英等の誘電材料で構成されるプラズマ処理室１
４、側壁に多重に巻回した誘導結合コイル２１にによ
り、プラズマ電源１５のパワーをプラズマ処理室１４に
供給し、ここに高密度なプラズマ７を生成する。被処理
基板２は基板バイアス電源１６が供給される基板ステー
ジ３上に載置し、所望のプラズマ処理を施す。なお、図
示は省略しているが、装置に必要な処理ガス導入孔、真
空排気系統、ゲートバルブ、被処理基板の搬送系は当然
備えている。本装置の特徴は、大型のマルチターン誘導
結合コイル２１により、大電力でのプラズマ励起が可能
であり、１０12／ｃｍ3 台の高密度プラズマでの処理を
施すことができる。
【００１１】また、基板ステージ３は実施例１と同様、
図３に示す様にステージ３内部を循環する冷媒によって
温度調整がなされ、ステージ表面は静電チャックによる
静電吸着とガス冷却によって被処理基板との間の熱伝達
が良好に行われている。
【００１２】図１（ａ）に示す被処理基板２をステージ
３上にセットし、一例として下記の条件でメタル成膜前
処理を行った。 アルゴンガス流量 ： ２５ｓｃｃｍ ガス圧力 ： １ｍＴｏｒｒ プラズマ電源電力 ：１０００Ｗ（２ＭＨZ ） 基板バイアス電圧 ： ２００Ｖ（１３．５６ＭＨZ ） 本実施例では、前述の実施例１よりも更に基板バイアス
電圧を軽減した条件で処理が実現できている。これは、
実施例１よりも高密度なプラズマ源を用いていること
と、これによってガス圧力を低圧力に条件設定が可能と
なったために入射イオンの散乱が抑えられたことによる
効果であり、Ａｒ+ イオン照射による処理速度を損なう
ことなく、基板バイアス電圧の低減が実現されているの
である。この結果、基板バイアス電圧の適度な制御を可
能とし、且つ大口径ウェハであっても、均一で迅速な処
理がをすることができ、しかも従来のようにレジストに
過剰な熱変質を与えて、下層への焼き付きを生じること
なく、リフトオフに最適な状態にレジストを加工するこ
とで、実施例１と同様、最終的に良好なパターンのＢＬ
Ｍ膜が形成できた。
【００１３】実施例３ 本実施例は、はんだボールバンプ形成の際のＢＬＭ膜の
スパッタ処理工程の成膜前処理に、ＴＣＰ（Ｔｒａｎｓ
ｆｏｒｍ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）をプラズマ
発生源にもつプラズマ処理装置を用いて、本願の発明を
適用したものであり、これを図１〜図５を参照して説明
する。
【００１４】本実施例で用いた被処理基板は、実施例１
で用いた図１（ａ）に示すものと同一であり、説明は省
略する。本実施例で使用するＩＣＰ処理装置の構成を図
５を参照して説明する。本装置は、図４で示したＩＣＰ
処理装置と基本的な構成は同じであり、同一構成部分に
は同じ参照符号を付与しその説明を省略する。本発明の
特徴部分はプラズマ処理室１４の天板を石英等の誘電体
材料で構成し、この上面に渦巻状のＴＣＰコイル２２を
配置してプラズマ電源１５のパワーをプラズマ処理室１
４内に導入する点である。本装置によれば、大型のＴＣ
Ｐコイル２２とプラズマ処理室１４内の処理ガスとの誘
導結合により、１０12／ｃｍ3 台の高密度プラズマを生
成できる。また、基板ステージ３は、前述の実施例と同
様、図３に示す様にステージ内部を循環する冷媒によっ
て、温度調整され、ステージ表面は静電吸着とガス冷却
によってウエハとの間の熱伝達が良好に行なわれる様に
なっている。
【００１５】図１（ａ）に示す被処理基板２を基板ステ
ージ３上にセットし、一例として、下記の条件により、
メタル成膜前処理を行なった。 アルゴンガス流量：２５ｓｃｃｍ ガス圧力： １ｍＴｏｒｒ（０．１３Ｐａ） プラズマ電源電力：１０００Ｗ（２ＭＨZ ） 基板バイアス電圧： ２００Ｖ（１３．５６ＭＨZ ） 本実施例により、前述の実施例２と同等の効果が得られ
た。
【００１６】実施例４ 本実施例は、はんだボールバンプ形成の際のＢＬＭ膜ス
パッタ工程の成膜前処理に、ＥＣＲ（Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）をプラズ
マ発生源に持つプラズマ処理装置を用いて、本願の発明
を適用したものである。本実施例で使用するＥＣＲプラ
ズマ処理装置の構成例を図６を参照して説明する。本装
置は、図４で示したＩＣＰ処理装置と同一構成部分には
同じ参照符号を付与しその説明を省略する。本装置は、
マグネトロン２３で生成した２．４５ＧＨZ のマイクロ
波を、マイクロ波導波管２４と石英等の誘電材料からな
るマイクロ波導入窓２５を介してプラズマ発生室２６に
導入し、プラズマ発生室２６を周回して配設したソレノ
イドコイル２７により励起した８７．５ｍＴの磁界との
相互作用により、プラズマ発生室２６内に高密度なプラ
ズマを生成する。本装置によれば、プラズマ発生室２６
内の処理ガスがＥＣＲモードで高効率で解離し、１０11
〜１０12／ｃｍ3 台の高密度プラズマが生成できる。図
１に示す被処理基板２をステージ３上にセットし、一例
として下記の条件により、メタル成膜前処理を行なっ
た。
【００１７】アルゴンガス流量：２５ｓｃｃｍ ガス圧力： １ｍＴｏｒｒ（０．１３Ｐａ） マイクロ波電源電力：９００Ｗ（２．４５ＧＨz ） 基板バイアス電圧：２００Ｖ（１３．５６ＭＨz ） この結果、前述の実施例と同様、リフトオフ（剥離）に
最適な状態にフォトレジストを加工するためのメタル成
膜前処理プロセスが確立し、最終的にＢＬＭ膜の良好な
パターン形成が実現した。
【００１８】実施例５ 本実施例は、はんだボールバンプ形成の際のＢＬＭスパ
ッタ工程の成膜前処理に、基板バイアス印加型ヘリコン
波プラズマ処理装置を用いて、本願の発明を適用したも
のである。本実施例で使用する基板バイアス印加型ヘリ
コン波プラズマ処理装置の構成例を図７を参照して説明
する。本装置は、図４で示したＩＣＰ処理装置と同一構
成部分には同じ参照符号を付与してその説明を省略す
る。本装置は、ヘリコン波電源２８によりヘリコン波ア
ンテナ２９に電力を供給して発生する電場と、ソレノイ
ドコイル２７により形成される磁場との相互作用によ
り、石英等の誘電材料からなるプラズマ発生室２６に供
給する処理ガスを高効率で解離する。プラズマ発生室２
６にはプラズマ処理室１４が連接しており、拡散型の高
密度プラズマ７による処理を可能としている。３０はプ
ラズマ処理室１４の周囲に配設したマルチポール磁石で
あり、高密度プラズマ７をプラズマ処理室１４に閉じ込
める作用をする磁界を発生する。
【００１９】本装置によれば、ヘリコン波アンテナの特
性により、前述の各実施例よりさらに高い１０13／ｃｍ
3 オーダーのプラズマ密度を得ることが可能である。図
１（ａ）に示す被処理基板２を基板ステージ３上にセッ
トし、一例として下記の条件により、メタル成膜前処理
を行なった。 アルゴンガス流量： ２５ｓｃｃｍ ガス圧力： １ｍＴｏｒｒ（１．１３Ｐａ） ヘリコン波電源電力：１０００Ｗ（２ＭＨz ） 基板バイアス電圧： ２００Ｖ（１３．５６ＭＨZ ） この結果、前述の実施例と同様、リフトオフ（剥離）に
最適な状態にフォトレジストを加工するためのメタル成
膜前処理プロセスが確立し、最終的に良好なパターンの
ＢＬＭ膜を形成できた。以上、本発明を５種類の実施例
に基づいて説明したが、本発明はこれらの実施例に何ら
限定されるものではなく、サンプル構造、処理装置、処
理条件等、発明の主旨を逸脱しない範囲で適宜選択可能
であることは言うまでもない。
【００２０】
【発明の効果】本発明の採用により、フォトレジストの
リフトオフ（剥離）処理法を用いてメタル（金属）をパ
ターニングする際のメタル成膜前処理において、基板バ
イアス電圧を適正な値に設定することができて、大口径
のウエハ（被処理基板）であっても、均一で迅速な処理
が可能な処理方法を提供することができる。さらに、は
んだボールバンプ形成のためのＢＬＭ膜形成の前処理に
おいて、レジストに過剰な熱変質を与えて下層膜への焼
き付きを惹起することなく、リフトオフ（剥離）に最適
な状態にレジスト膜を加工することで、最終的に良好な
パターンのＢＬＭ膜が形成できる。
【図面の簡単な説明】
【図１】本発明を適用した被処理基板の状態を工程順に
示した断面図。 （ａ）電極パッドに臨むパッシベーション膜の接続孔周
辺にフォトレジスト膜を形成した状態。 （ｂ）成膜前処理によって、フォトレジスト膜の表面状
態が変化した状態。 （ｃ）ＢＬＭ膜が成膜された状態。 （ｄ）レジスト膜を剥離し、ＢＬＭ膜のパターンニング
が完成した状態。
【図２】本発明に用いるトライオード型プラズマ処理装
置の断面図。
【図３】本発明に用いる各種プラズマ処理装置の基板ス
テージの断面図。
【図４】本発明に用いるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌ
ｙ Ｃｏｕｐｌｅｄ Ｐｌａｓ−ｍａ）を搭載したプラ
ズマ処理装置の断面図。
【図５】本発明に用いるＴＣＰ（Ｔｒａｎｓｆｏｒｍ
Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を搭載したプラズマ処
理装置の断面図。
【図６】本発明に用いるＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃ
ｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ−ａｎｃｅ）を搭載した
プラズマ処理装置の断面図。
【図７】本発明に用いるヘリコン波プラズマ処理装置の
断面図。
【図８】従来使用されていた平行平板型プラズマ処理装
置の断面図。
【符号の説明】
１ プラズマ処理装置 ２ 被処理基板 ３ ステージ ４ 陽極板 ５ 結合コンデンサー ６ 高周波電源 ７ プラズマ ８ 半導体基体 ９ 電極パッド １０ パッシベーション膜 １１ 接続孔 １２ フォトレジスト膜 １３ 格子電極 １４ プラズマ処理室 １５ プラズマ電源 １６ 基板バイアス電源 １７ 第１の冷媒 １８ 第２の冷媒 １９ 静電チャック ２０ ＢＬＭ膜 ２１ 誘導結合コイル ２２ ＴＣＰコイル ２３ マグネトロン ２４ マイクロ波導波管 ２５ マイクロ波導入窓 ２６ プラズマ発生室 ２７ ソレノイドコイル ２８ ヘリコン波電源 ２９ ヘリコン波アンテナ ３０ マルチポール磁石
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｎ 9169−4Ｍ 21/92 ６０４ Ｒ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体上に順次電極パッド、表面保
    護膜、フォトレジスト膜が積層され、該電極パッドが露
    呈した接続孔を備える被処理基板に対して、プラズマ生
    成電力と基板バイアス電圧を独立して供給する高周波電
    源を備えるプラズマ処理装置を用いてプラズマ照射する
    ことを特徴とするメタル成膜工程の前処理方法。
  2. 【請求項２】 プラズマ照射により前記フォトレジスト
    膜上面を改質し、端面をオーバーハング状に成形するこ
    とを特徴とする請求項１記載のメタル成膜工程の前処理
    方法。
  3. 【請求項３】 プラズマ密度が１×１０11ｃｍ-3以上、
    １×１０14ｃｍ-3未満のプラズマ源を有するプラズマ処
    理装置を用いて処理を行なうことを特徴とする請求項１
    項記載のメタル成膜工程の前処理方法。
  4. 【請求項４】 プラズマ処理装置のプラズマ源がＩＣＰ
    （Ｉｎｄｕｃｔｉｖｅ−ｌｙ Ｃｏｕｐｌｅｄ Ｐｌａ
    ｓｍａ）、ＴＣＰ（Ｔｒａｎｓｆｏｒｍ Ｃｏ−ｕｐｌ
    ｅｄ Ｐｌａｓｍａ）、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃ
    ｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）、ヘリコン波
    プラズマであることを特徴とする請求項３記載のメタル
    成膜工程の前処理方法。
  5. 【請求項５】 被処理基板を載置するステージに温度調
    整機構を備えるプラズマ処理装置を用いることを特徴と
    する請求項１記載のメタル成膜工程の前処理方法。
JP01337795A 1995-01-31 1995-01-31 メタル成膜工程の前処理方法 Expired - Fee Related JP3360461B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP01337795A JP3360461B2 (ja) 1995-01-31 1995-01-31 メタル成膜工程の前処理方法
US08/592,543 US6426273B1 (en) 1995-01-31 1996-01-26 Preprocessing method of metal film forming process
US08/969,698 US6013580A (en) 1995-01-31 1997-11-13 Preprocessing method of metal film forming process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01337795A JP3360461B2 (ja) 1995-01-31 1995-01-31 メタル成膜工程の前処理方法

Publications (2)

Publication Number Publication Date
JPH08203908A true JPH08203908A (ja) 1996-08-09
JP3360461B2 JP3360461B2 (ja) 2002-12-24

Family

ID=11831413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01337795A Expired - Fee Related JP3360461B2 (ja) 1995-01-31 1995-01-31 メタル成膜工程の前処理方法

Country Status (2)

Country Link
US (2) US6426273B1 (ja)
JP (1) JP3360461B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115284B2 (en) 1996-12-04 2012-02-14 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
TW403959B (en) * 1996-11-27 2000-09-01 Hitachi Ltd Plasma treatment device
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
US6886491B2 (en) * 2001-03-19 2005-05-03 Apex Co. Ltd. Plasma chemical vapor deposition apparatus
US6535180B1 (en) * 2002-01-08 2003-03-18 The United States Of America As Represented By The Secretary Of The Navy Antenna receiving system and method
WO2005104203A1 (ja) * 2004-03-31 2005-11-03 Fujitsu Limited 基板処理装置および半導体装置の製造方法
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US20090008430A1 (en) * 2007-07-06 2009-01-08 Lucent Technologies Inc. Solder-bonding process
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US20130059448A1 (en) * 2011-09-07 2013-03-07 Lam Research Corporation Pulsed Plasma Chamber in Dual Chamber Configuration
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9039911B2 (en) 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
US9230819B2 (en) 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187331A (en) * 1978-08-24 1980-02-05 International Business Machines Corp. Fluorine plasma resist image hardening
US4379832A (en) * 1981-08-31 1983-04-12 International Business Machines Corporation Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals
US4459321A (en) * 1982-12-30 1984-07-10 International Business Machines Corporation Process for applying closely overlapped mutually protective barrier films
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
DE3776325D1 (de) * 1987-04-16 1992-03-05 Ibm Verfahren zur herstellung von kontaktoeffnungen in einer doppellagenisolation.
US4771017A (en) * 1987-06-23 1988-09-13 Spire Corporation Patterning process
US4910436A (en) * 1988-02-12 1990-03-20 Applied Electron Corporation Wide area VUV lamp with grids and purging jets
JPH0282526A (ja) * 1988-09-19 1990-03-23 Oki Electric Ind Co Ltd 微細パターン形成方法
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置
US5112448A (en) * 1989-11-28 1992-05-12 The Boeing Company Self-aligned process for fabrication of interconnect structures in semiconductor applications
US5345056A (en) * 1991-12-12 1994-09-06 Motorola, Inc. Plasma based soldering by indirect heating
JP3259380B2 (ja) * 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
US5407787A (en) * 1993-04-14 1995-04-18 The United States Of America As Represented By The Secretary Of The Navy Process to fabricate thick coplanar microwave electrode structures
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US5436201A (en) * 1993-05-28 1995-07-25 Hughes Aircraft Company Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips
JP3294411B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法
US5395781A (en) * 1994-02-16 1995-03-07 Micron Technology, Inc. Method of making a semiconductor device using photoresist flow
US5462638A (en) * 1994-06-15 1995-10-31 International Business Machines Corporation Selective etching of TiW for C4 fabrication
US5486483A (en) * 1994-09-27 1996-01-23 Trw Inc. Method of forming closely spaced metal electrodes in a semiconductor device
US5705432A (en) * 1995-12-01 1998-01-06 Hughes Aircraft Company Process for providing clean lift-off of sputtered thin film layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115284B2 (en) 1996-12-04 2012-02-14 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument

Also Published As

Publication number Publication date
US6426273B1 (en) 2002-07-30
US6013580A (en) 2000-01-11
JP3360461B2 (ja) 2002-12-24

Similar Documents

Publication Publication Date Title
JP3360461B2 (ja) メタル成膜工程の前処理方法
KR100345622B1 (ko) 금속막의패턴형성방법
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
KR100377582B1 (ko) 플라즈마 처리 방법
JP3326974B2 (ja) 多層配線の形成方法および半導体装置の製造方法
JPS61170050A (ja) 低抵抗接点の形成方法
JP2003023000A (ja) 半導体装置の製造方法
JP2996159B2 (ja) ドライエッチング方法
JPH11340213A (ja) 試料の表面加工方法
US6391786B1 (en) Etching process for organic anti-reflective coating
JP3409574B2 (ja) はんだボールバンプの形成方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JP3331834B2 (ja) はんだボールバンプの形成方法
JP2001326217A (ja) プラズマ処理装置
JPH11238750A (ja) バンプ製造方法および半導体装置の製造方法
JPH02301907A (ja) 金属配線およびその製造方法
US5918144A (en) Method of manufacturing a semiconductor device
JP3409569B2 (ja) はんだボールバンプの形成方法
JP3870469B2 (ja) 成膜前処理方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP3641899B2 (ja) プラズマ処理方法
JPH11219966A (ja) はんだバンプの製造方法
JP2001250862A (ja) コンタクトホール形成方法
JP3721687B2 (ja) 半導体装置の製造方法
JPH09306918A (ja) はんだボールバンプ形成工程におけるバリアメタル形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees