JPH08203902A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08203902A JPH08203902A JP7007523A JP752395A JPH08203902A JP H08203902 A JPH08203902 A JP H08203902A JP 7007523 A JP7007523 A JP 7007523A JP 752395 A JP752395 A JP 752395A JP H08203902 A JPH08203902 A JP H08203902A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- leveling
- semiconductor
- semiconductor device
- continuity test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 レベリング処理で変形したバンプの特性を的
確かつ効率よく掌握できるようにする。また、レベリン
グ処理が容易に達成できるようにする。 【構成】 複数のバンプ１を表面上に配設してなる半導
体チップ２を、その裏面側から半導体保持具５で保持
し、複数のバンプ１を全面的または部分的にレベリング
ステージ６に押し付けて、これらバンプ１の高さを均一
に揃えると同時に、これらバンプ１の導通テストを行
う。半導体保持具５およびレベリングステージ６の少な
くとも一方を加熱することができる。
確かつ効率よく掌握できるようにする。また、レベリン
グ処理が容易に達成できるようにする。 【構成】 複数のバンプ１を表面上に配設してなる半導
体チップ２を、その裏面側から半導体保持具５で保持
し、複数のバンプ１を全面的または部分的にレベリング
ステージ６に押し付けて、これらバンプ１の高さを均一
に揃えると同時に、これらバンプ１の導通テストを行
う。半導体保持具５およびレベリングステージ６の少な
くとも一方を加熱することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの表面上
に複数のバンプを配設してなるフリップチップ方式の半
導体装置の製造方法に関するものである。
に複数のバンプを配設してなるフリップチップ方式の半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】フリップチップ方式の半導体装置の製造
においては、半導体チップの表面上に配設した複数のバ
ンプの高さを揃えるためのレベリング処理を必要とし、
この処理に高い精度が要求される。
においては、半導体チップの表面上に配設した複数のバ
ンプの高さを揃えるためのレベリング処理を必要とし、
この処理に高い精度が要求される。
【０００３】従来のレベリング処理工程の一例を示す図
５を参照すると、複数のバンプ１、１…を表面上に配設
してなる半導体チップ２が、平坦なレベリングステージ
３上に、表面を上向きにして載置されている。この状態
で加圧プレート４が下降し、加圧プレート４の平滑な下
面で複数のバンプ１、１…を押圧するので、複数のバン
ブ１、１…の主として頭部が変形し、それぞれの高さが
均一に揃えられる。
５を参照すると、複数のバンプ１、１…を表面上に配設
してなる半導体チップ２が、平坦なレベリングステージ
３上に、表面を上向きにして載置されている。この状態
で加圧プレート４が下降し、加圧プレート４の平滑な下
面で複数のバンプ１、１…を押圧するので、複数のバン
ブ１、１…の主として頭部が変形し、それぞれの高さが
均一に揃えられる。
【０００４】
【発明が解決しようとする課題】このように、複数のバ
ンプ１、１…はレベリング処理中に変形するが、変形量
は全バンプ１、１…に一様でなく、個体差が生じる。し
たがって、レベリング処理の過不足や、短絡等の障害発
生の有無をこの段階で検査しておくことが必要となる。
しかし、目視に頼る方法では、的確にして効率のよい検
査を望むことができないという課題があった。
ンプ１、１…はレベリング処理中に変形するが、変形量
は全バンプ１、１…に一様でなく、個体差が生じる。し
たがって、レベリング処理の過不足や、短絡等の障害発
生の有無をこの段階で検査しておくことが必要となる。
しかし、目視に頼る方法では、的確にして効率のよい検
査を望むことができないという課題があった。
【０００５】また、半導体チップの大型化に伴い、必要
とするバンプ数が増えるので、レベリング処理に必要な
押圧荷重が大きくなる。そのために、高価な大型プレス
機を導入しなければならないという課題もあった。
とするバンプ数が増えるので、レベリング処理に必要な
押圧荷重が大きくなる。そのために、高価な大型プレス
機を導入しなければならないという課題もあった。
【０００６】したがって本発明の第１の目的は、レベリ
ング処理で変形したバンプの機械的および電気的特性を
的確かつ効率よく掌握できる半導体装置の製造方法を提
供することにある。また、本発明の第２の目的は、バン
プを高い精度で変形させ得るのみならず、多数のバンプ
を備えた半導体チップに対するレベリング処理をも容易
に達成できる半導体装置の製造方法を提供することにあ
る。
ング処理で変形したバンプの機械的および電気的特性を
的確かつ効率よく掌握できる半導体装置の製造方法を提
供することにある。また、本発明の第２の目的は、バン
プを高い精度で変形させ得るのみならず、多数のバンプ
を備えた半導体チップに対するレベリング処理をも容易
に達成できる半導体装置の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明によると、上述の
目的を達成するために、複数のバンプを表面上に配設し
てなる半導体チップを、その裏面側から半導体保持具で
保持し、前記複数のバンプを全面的または部分的にレベ
リングステージに押し付けて、これらバンプの高さを均
一に揃えると同時に、これらバンプの導通テストを行う
ことを特徴とする半導体装置の製造方法が提供される。
目的を達成するために、複数のバンプを表面上に配設し
てなる半導体チップを、その裏面側から半導体保持具で
保持し、前記複数のバンプを全面的または部分的にレベ
リングステージに押し付けて、これらバンプの高さを均
一に揃えると同時に、これらバンプの導通テストを行う
ことを特徴とする半導体装置の製造方法が提供される。
【０００８】レベリングステージのバンプ当接予定位置
に、導通テスト用の電極を設けておくことができる。
に、導通テスト用の電極を設けておくことができる。
【０００９】また、導通テスト用の電極が１個のバンプ
に対し、相隣接した２個の電気接点からなる構成となす
ことができる。
に対し、相隣接した２個の電気接点からなる構成となす
ことができる。
【００１０】また、半導体保持具およびレベリングステ
ージの少なくとも一方を加熱することができる。
ージの少なくとも一方を加熱することができる。
【００１１】
【作用】本発明においては、複数のバンプをレベリング
ステージに押し付けてバンプの高さを均一に揃えるレベ
リング処理中に、これらバンプの導通テストを併せ行う
ので、的確な検査を効率よく達成することができるのみ
ならず、導通テストの結果をみながら、レベリング処理
の過不足を是正することが可能となる。
ステージに押し付けてバンプの高さを均一に揃えるレベ
リング処理中に、これらバンプの導通テストを併せ行う
ので、的確な検査を効率よく達成することができるのみ
ならず、導通テストの結果をみながら、レベリング処理
の過不足を是正することが可能となる。
【００１２】また、半導体保持具およびレベリングステ
ージの少なくとも一方を加熱することによっては、レベ
リング処理中のバンプを軟化させ得るので、レベリング
処理の精度を高めることができるのみならず、比較的小
さい押圧荷重でもって一度に多数のバンプをレベリング
処理することができる。
ージの少なくとも一方を加熱することによっては、レベ
リング処理中のバンプを軟化させ得るので、レベリング
処理の精度を高めることができるのみならず、比較的小
さい押圧荷重でもって一度に多数のバンプをレベリング
処理することができる。
【００１３】
【実施例】つぎに、本発明の実施例を図面を参照しなが
ら説明する。
ら説明する。
【００１４】図１の（ａ）に示すように、複数のバンプ
１、１…を表面上に配列してなる半導体チップ２が、吸
着ノズルからなる半導体保持具５によって裏面側から吸
着保持される。各バンプ１、１…はＡｕ等からなり、球
面状の頭部を有している。そして、半導体保持具５の下
方に設けられたレベリングステージ６は、バンプ１、１
…の当接予定位置に複数の電極７、７…を有し、各電極
７、７…は検査機８に接続されている。
１、１…を表面上に配列してなる半導体チップ２が、吸
着ノズルからなる半導体保持具５によって裏面側から吸
着保持される。各バンプ１、１…はＡｕ等からなり、球
面状の頭部を有している。そして、半導体保持具５の下
方に設けられたレベリングステージ６は、バンプ１、１
…の当接予定位置に複数の電極７、７…を有し、各電極
７、７…は検査機８に接続されている。
【００１５】半導体保持具５が図１の（ａ）に示すよう
に下降すると、バンプ１、１…がそれぞれに対する電極
７、７…に押し当てられ、レベリング処理される。それ
と同時に、半導体チップ２の内部回路が電極７、７…を
介して検査機８と電通し、検査機８は、その負荷側のオ
ープン・ショート状態および動作状態を検査し、検査結
果を表示器上に表示する。そのため、レベリング処理の
過不足やバンプの欠損等をレベリング処理中に瞬時に掌
握することが可能となる。
に下降すると、バンプ１、１…がそれぞれに対する電極
７、７…に押し当てられ、レベリング処理される。それ
と同時に、半導体チップ２の内部回路が電極７、７…を
介して検査機８と電通し、検査機８は、その負荷側のオ
ープン・ショート状態および動作状態を検査し、検査結
果を表示器上に表示する。そのため、レベリング処理の
過不足やバンプの欠損等をレベリング処理中に瞬時に掌
握することが可能となる。
【００１６】上述した実施例では、導通テスト用の電極
７、７…をレベリングステージ６の頂面に設けたが、半
導体保持具５の下面に設けてもよい。この場合、半導体
チップ２はその表面を上向きにして、レベリングステー
ジ６上に載置される。
７、７…をレベリングステージ６の頂面に設けたが、半
導体保持具５の下面に設けてもよい。この場合、半導体
チップ２はその表面を上向きにして、レベリングステー
ジ６上に載置される。
【００１７】複数の導通テスト用電極７、７…をそれぞ
れ２分割することができる。図２の（ａ）、（ｂ）に示
す実施例では、バンプ当接予定位置のそれぞれに、つま
り、１個のバンプに対して、相隣接する２個の電気接点
７ａ、７ｂを導通テスト用電極として設けている。この
場合、１対の電気接点７ａ、７ｂ間で導通テストができ
るので、所定のバンプが存在するか否かをより確実に検
査することができる。
れ２分割することができる。図２の（ａ）、（ｂ）に示
す実施例では、バンプ当接予定位置のそれぞれに、つま
り、１個のバンプに対して、相隣接する２個の電気接点
７ａ、７ｂを導通テスト用電極として設けている。この
場合、１対の電気接点７ａ、７ｂ間で導通テストができ
るので、所定のバンプが存在するか否かをより確実に検
査することができる。
【００１８】また、１対の電気接点７ａ、７ｂの間隔を
例えば４０μｍに設定しておくと、バンプの頭部幅が４
０μｍ以上に変形しているか否かを検査することができ
る。
例えば４０μｍに設定しておくと、バンプの頭部幅が４
０μｍ以上に変形しているか否かを検査することができ
る。
【００１９】図３に示す実施例では、半導体保持具５に
加熱ヒータ９を設けている。また、図４に示す実施例で
は、レベリングステージ６に加熱ヒータ９を設けてい
る。このように構成すると、レベリング処理中のバンプ
１、１…を加熱して軟化させることができるので、バン
プ１、１…を高い精度で変形させることができるのみな
らず、レベリング処理に必要押圧荷重を低減させること
ができる。
加熱ヒータ９を設けている。また、図４に示す実施例で
は、レベリングステージ６に加熱ヒータ９を設けてい
る。このように構成すると、レベリング処理中のバンプ
１、１…を加熱して軟化させることができるので、バン
プ１、１…を高い精度で変形させることができるのみな
らず、レベリング処理に必要押圧荷重を低減させること
ができる。
【００２０】バンプ１、１…の加熱温度を１５０℃に設
定すると、常温時に比べて約１／３の押圧荷重で足り、
３００℃に設定すると、常温時に比べて約１／２の押圧
荷重で足りる。このため、プレス機の出力を減らし得る
のみならず、半導体チップ２にクラックを生じさせる危
険を減らすことができる。
定すると、常温時に比べて約１／３の押圧荷重で足り、
３００℃に設定すると、常温時に比べて約１／２の押圧
荷重で足りる。このため、プレス機の出力を減らし得る
のみならず、半導体チップ２にクラックを生じさせる危
険を減らすことができる。
【００２１】
【発明の効果】以上のように本発明によると、レベリン
グ処理中にバンプの導通テストを併せ行うので、的確な
検査を効率よく達成することができる。また、導通テス
トの結果をみながらレベリング処理の過不足を是正する
ことができる。また、半導体保持具およびレベリングス
テージの少なくとも一方を加熱することによっては、レ
ベリング処理中のバンプを軟化させ得るので、レベリン
グ処理の精度を高め得るのみならず、比較的小さい押圧
荷重でもって一度に多数のバンプをレベリング処理する
ことができる。
グ処理中にバンプの導通テストを併せ行うので、的確な
検査を効率よく達成することができる。また、導通テス
トの結果をみながらレベリング処理の過不足を是正する
ことができる。また、半導体保持具およびレベリングス
テージの少なくとも一方を加熱することによっては、レ
ベリング処理中のバンプを軟化させ得るので、レベリン
グ処理の精度を高め得るのみならず、比較的小さい押圧
荷重でもって一度に多数のバンプをレベリング処理する
ことができる。
【図１】本発明の一実施例におけるレベリング処理の工
程を示す図。
程を示す図。
【図２】本発明の他の実施例におけるレベリング処理の
工程を示す図。
工程を示す図。
【図３】本発明の他の実施例におけるレベリング処理装
置の側面図。
置の側面図。
【図４】本発明の他の実施例におけるレベリング処理装
置の側面図。
置の側面図。
【図５】従来のレベリング処理装置の側面図。
１ バンプ ２ 半導体チップ ５ 半導体保持具 ６ レベリングステージ ７ 電極 ７ａ、７ｂ 電気接点 ８ 検査器 ９ 加熱ヒータ
Claims (4)
- 【請求項１】 複数のバンプを表面上に配設してなる半
導体チップを、その裏面側から半導体保持具で保持し、
前記複数のバンプを全面的または部分的にレベリングス
テージに押し付けて、これらバンプの高さを均一に揃え
ると同時に、これらバンプの導通テストを行うことを特
徴とする半導体装置の製造方法。 - 【請求項２】 レベリングステージのバンプ当接予定位
置に、導通テスト用の電極を設けておくことを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 導通テスト用の電極が１個のバンプに対
し、相隣接した２個の電気接点からなることを特徴とす
る請求項２記載の半導体装置の製造方法。 - 【請求項４】 半導体保持具およびレベリングステージ
の少なくとも一方を加熱することを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752395A JP3365879B2 (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
| US08/576,160 US5686353A (en) | 1994-12-26 | 1995-12-21 | Semiconductor device and manufacturing method thereof |
| EP95120500A EP0720226B1 (en) | 1994-12-26 | 1995-12-22 | Semiconductor device comprising contact bumps |
| DE69535551T DE69535551T2 (de) | 1994-12-26 | 1995-12-22 | Halbleiteranordnung mit Kontaktlöchern |
| TW084113772A TW288194B (ja) | 1994-12-26 | 1995-12-22 | |
| CN95113148A CN1051641C (zh) | 1994-12-26 | 1995-12-25 | 制造半导体器件的方法 |
| KR1019950056321A KR100239286B1 (ko) | 1994-12-26 | 1995-12-26 | 반도체장치 및 그실장방법 |
| CNB991084586A CN1153267C (zh) | 1994-12-26 | 1999-06-11 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752395A JP3365879B2 (ja) | 1995-01-20 | 1995-01-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203902A true JPH08203902A (ja) | 1996-08-09 |
| JP3365879B2 JP3365879B2 (ja) | 2003-01-14 |
Family
ID=11668141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP752395A Expired - Fee Related JP3365879B2 (ja) | 1994-12-26 | 1995-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365879B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075361A1 (ja) * | 2005-01-12 | 2006-07-20 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| TWI456673B (zh) * | 2010-03-31 | 2014-10-11 | Ngk Spark Plug Co | 具有銲接凸塊之配線基板的製造方法 |
-
1995
- 1995-01-20 JP JP752395A patent/JP3365879B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075361A1 (ja) * | 2005-01-12 | 2006-07-20 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
| TWI456673B (zh) * | 2010-03-31 | 2014-10-11 | Ngk Spark Plug Co | 具有銲接凸塊之配線基板的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3365879B2 (ja) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239286B1 (ko) | 반도체장치 및 그실장방법 | |
| US6329637B1 (en) | Method and process of contract to a heat softened solder ball array | |
| USRE43607E1 (en) | Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects | |
| JP3616236B2 (ja) | プローブカードおよびそれを用いたウエハテスト方法 | |
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH09153528A (ja) | プローブカードデバイス | |
| JPH03131048A (ja) | ベアチップｉｃのバーンイン方法 | |
| JP2885283B2 (ja) | フリップチップ接続用回路素子 | |
| JPH04262551A (ja) | ウェハ試験方法及びこれによって試験された半導体装置 | |
| JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
| JPH06151535A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| US20060017176A1 (en) | Bump ball device and placing method thereof | |
| JP2003142537A (ja) | 半導体装置の検査装置 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP5126009B2 (ja) | 試験方法、試験装置及び半導体装置の製造方法 | |
| JPH05206233A (ja) | 半導体のエージング装置 | |
| JP3261723B2 (ja) | 半導体ウェーハのペレット検査方法 | |
| JP3153834B2 (ja) | 半導体装置のテスト装置及び半導体装置の検査方法 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JPH09289236A (ja) | 半導体圧力センサの特性測定装置 | |
| JPH04162739A (ja) | ベアチップｉｃのバーンインテスト用基板 | |
| JPH0462458B2 (ja) | ||
| JPH0730300A (ja) | 検査装置 | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |