JPH08189953A - スキャンテストを実現するコントローラ及び集積回路 - Google Patents
スキャンテストを実現するコントローラ及び集積回路Info
- Publication number
- JPH08189953A JPH08189953A JP7225064A JP22506495A JPH08189953A JP H08189953 A JPH08189953 A JP H08189953A JP 7225064 A JP7225064 A JP 7225064A JP 22506495 A JP22506495 A JP 22506495A JP H08189953 A JPH08189953 A JP H08189953A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- state
- line
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】構造テストを実行するコントローラ自体の最小
限度の変更により、構造テスト又は性能テストのいずれ
かを実行可能なＴＡＰコントローラを提供する。 【解決手段】ＴＡＰコントローラ12の命令レジスタ520
は、そのテストが構造テストか性能テストかに関する命
令を命令レジスタ520 にロードし、マルチプレクサ518
は命令レジスタ520 から出力される出力信号ＰＥＲＦＳ
ＥＬＥＣＴが供給されて切り換えられ、構造テストを実
現する第１のゲートＬＧ１のセット又は性能テストを実
現する第２の論理ゲートＬＧ２のセットが選択される。
選択されたセットは状態マシン512 の各状態を翻訳し、
選択されたライン509 上のＴＡＰコントロール信号が、
クロックジェネレータ510 に供給されて、選択されたテ
ストに適合する信号ＣＯＭＭＯＮＣＬＫが生成される。
限度の変更により、構造テスト又は性能テストのいずれ
かを実行可能なＴＡＰコントローラを提供する。 【解決手段】ＴＡＰコントローラ12の命令レジスタ520
は、そのテストが構造テストか性能テストかに関する命
令を命令レジスタ520 にロードし、マルチプレクサ518
は命令レジスタ520 から出力される出力信号ＰＥＲＦＳ
ＥＬＥＣＴが供給されて切り換えられ、構造テストを実
現する第１のゲートＬＧ１のセット又は性能テストを実
現する第２の論理ゲートＬＧ２のセットが選択される。
選択されたセットは状態マシン512 の各状態を翻訳し、
選択されたライン509 上のＴＡＰコントロール信号が、
クロックジェネレータ510 に供給されて、選択されたテ
ストに適合する信号ＣＯＭＭＯＮＣＬＫが生成される。
Description
【０００１】
【発明の属する技術分野】本発明は、スキャンテストを
実現するコントローラに関し、特に、スキャンラッチの
チェーンについて、スキャンテストを実現するためにテ
ストアクセスポート（ＴＡＰ）を行うコントローラに関
する。
実現するコントローラに関し、特に、スキャンラッチの
チェーンについて、スキャンテストを実現するためにテ
ストアクセスポート（ＴＡＰ）を行うコントローラに関
する。
【０００２】
【従来の技術及び発明が解決しようとする課題】スキャ
ンラッチ自体は公知である。特に、スキャンラッチは、
論理回路の機能や集積回路の相互接続の検査のための十
分に確立された技術である境界スキャンテストに用いら
れる。その技術の簡単な説明は、発明の背景として下記
に示す。図16は、境界スキャンテストを実行するために
必要な基本要素を含む集積回路（ＩＣ）２の典型的な構
成を概略的に示す図である。
ンラッチ自体は公知である。特に、スキャンラッチは、
論理回路の機能や集積回路の相互接続の検査のための十
分に確立された技術である境界スキャンテストに用いら
れる。その技術の簡単な説明は、発明の背景として下記
に示す。図16は、境界スキャンテストを実行するために
必要な基本要素を含む集積回路（ＩＣ）２の典型的な構
成を概略的に示す図である。
【０００３】ＩＣ２は、機能論理回路４、複数の境界ス
キャンセル６ａ，６ｂ，６ｃ，６ｄ及びテストアクセス
ポート（ＴＡＰ）コントローラ12を含む。ＩＣ２が通常
の機能動作をするには、機能論理回路４は、各リンク10
ａ〜10ｄを介して境界スキャンセル６ａ〜６ｄにリンク
される。また、境界スキャンセル６ａ〜６ｄは、機能論
理回路をその他のＩＣを含む別の回路に接続させる各外
部ピン結線８ａ，８ｂ，８ｃ，８ｄに接続される。境界
スキャンテストを実行するために、各境界スキャンセル
６ａ〜６ｄは、更に加えてスキャンテスト回路を含む。
スキャンテスト回路は、チェーン結線14ａ，14ｂ，14
ｃ，14ｄ，14ｅを介してチェーン状に接続しており、こ
のチェーンはＴＡＰコントローラ12で始まり、ＴＡＰコ
ントローラ12で終わっている。
キャンセル６ａ，６ｂ，６ｃ，６ｄ及びテストアクセス
ポート（ＴＡＰ）コントローラ12を含む。ＩＣ２が通常
の機能動作をするには、機能論理回路４は、各リンク10
ａ〜10ｄを介して境界スキャンセル６ａ〜６ｄにリンク
される。また、境界スキャンセル６ａ〜６ｄは、機能論
理回路をその他のＩＣを含む別の回路に接続させる各外
部ピン結線８ａ，８ｂ，８ｃ，８ｄに接続される。境界
スキャンテストを実行するために、各境界スキャンセル
６ａ〜６ｄは、更に加えてスキャンテスト回路を含む。
スキャンテスト回路は、チェーン結線14ａ，14ｂ，14
ｃ，14ｄ，14ｅを介してチェーン状に接続しており、こ
のチェーンはＴＡＰコントローラ12で始まり、ＴＡＰコ
ントローラ12で終わっている。
【０００４】境界スキャンセル６ａ〜６ｄは、単に境界
スキャンテストを実行するためだけに設けられる。ＩＣ
２の通常の機能動作において、境界スキャンセル６ａ〜
６ｄは、リンク10ａ〜10ｄと外部ピン結線８ａ〜８ｄと
を直接に接続するように動作する。従って、ＴＡＰコン
トローラがリセットされると、常に通常の機能モードに
入るので、このリッセト状態で、リンク10ａ〜10ｄは、
常に外部ピン結線８ａ〜８ｄに直接的に接続される。
スキャンテストを実行するためだけに設けられる。ＩＣ
２の通常の機能動作において、境界スキャンセル６ａ〜
６ｄは、リンク10ａ〜10ｄと外部ピン結線８ａ〜８ｄと
を直接に接続するように動作する。従って、ＴＡＰコン
トローラがリセットされると、常に通常の機能モードに
入るので、このリッセト状態で、リンク10ａ〜10ｄは、
常に外部ピン結線８ａ〜８ｄに直接的に接続される。
【０００５】簡単な境界スキャンテストは、各外部ピン
結線８ａ〜８ｄと別のＩＣ上の対応する外部ピン結線と
の間の保全性を検査するものである。この検査を実施で
きる境界スキャンテスト回路に用いる公知の境界スキャ
ンセルの簡単な実例を図17に示す。このような境界スキ
ャンセルは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．
１−１９９０で公知である。境界スキャンセル６ａ〜６
ｄを、機能論理回路４に信号を入力させるだけ、機能論
理回路４から信号を出力させるだけ、或いは、機能論理
回路４への信号入力と機能論理回路４からの信号出力の
両方ができるように動作するよう構成することができ
る。下記の記述は、境界スキャンセル６ａ〜６ｄが全て
機能論理回路４から信号を出力するだけの実例について
示す。
結線８ａ〜８ｄと別のＩＣ上の対応する外部ピン結線と
の間の保全性を検査するものである。この検査を実施で
きる境界スキャンテスト回路に用いる公知の境界スキャ
ンセルの簡単な実例を図17に示す。このような境界スキ
ャンセルは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．
１−１９９０で公知である。境界スキャンセル６ａ〜６
ｄを、機能論理回路４に信号を入力させるだけ、機能論
理回路４から信号を出力させるだけ、或いは、機能論理
回路４への信号入力と機能論理回路４からの信号出力の
両方ができるように動作するよう構成することができ
る。下記の記述は、境界スキャンセル６ａ〜６ｄが全て
機能論理回路４から信号を出力するだけの実例について
示す。
【０００６】図17の境界スキャンセルは、入力マルチプ
レクサ26ａ、出力マルチプレクサ18ａ及び２つのラッチ
28ａ，40ａを含む。入力マルチプレクサ26ａには、一方
の入力としてライン10ａ上の信号ＤＡＴＡＩＮと、他方
の入力としてライン14ａ上の信号ＳＣＡＮＩＮが入力す
る。入力マルチプレクサ26ａは、ライン34上の信号ＴＡ
ＰＣＯＮＴＲＯＬ１により制御される。ライン30ａ上の
入力マルチプレクサ26ａの出力は、捕捉ラッチ28ａの入
力となる。そして、ライン16ａ上の捕捉ラッチ28ａの出
力は、ライン22ａ上の更新ラッチ40ａへの入力となり、
また、ライン14ｂの信号ＳＣＡＮＯＵＴとなる。ラッチ
28ａ，40ａは、ライン36，38上の信号ＴＡＰＣＬＯＣＫ
１，ＴＡＰＣＬＯＣＫ２によってそれぞれクロックされ
る。出力マルチプレクサ18ａには、一方の入力としてラ
イン10ａ上の信号ＤＡＴＡＩＮと他方の入力としてライ
ン24ａ上のラッチ40ａの出力が入力する。出力マルチプ
レクサ18ａは、ライン22上の信号ＴＡＰＣＯＮＴＲＯＬ
２により制御され、ライン８ａ上の信号ＤＡＴＡＯＵＴ
Ａを出力として発生する。信号ＴＡＰＣＯＮＴＲＯＬ
１，ＴＡＰＣＯＮＴＲＯＬ２，ＴＡＰＣＬＯＣＫ１，Ｔ
ＡＰＣＬＯＣＫ２は、全てＴＡＰコントローラ12の制御
に基づいて発生し、これら信号及び結線は平明にするた
めに図16に示されていないが全ての境界スキャンセル６
ａ〜６ｄに共通である。
レクサ26ａ、出力マルチプレクサ18ａ及び２つのラッチ
28ａ，40ａを含む。入力マルチプレクサ26ａには、一方
の入力としてライン10ａ上の信号ＤＡＴＡＩＮと、他方
の入力としてライン14ａ上の信号ＳＣＡＮＩＮが入力す
る。入力マルチプレクサ26ａは、ライン34上の信号ＴＡ
ＰＣＯＮＴＲＯＬ１により制御される。ライン30ａ上の
入力マルチプレクサ26ａの出力は、捕捉ラッチ28ａの入
力となる。そして、ライン16ａ上の捕捉ラッチ28ａの出
力は、ライン22ａ上の更新ラッチ40ａへの入力となり、
また、ライン14ｂの信号ＳＣＡＮＯＵＴとなる。ラッチ
28ａ，40ａは、ライン36，38上の信号ＴＡＰＣＬＯＣＫ
１，ＴＡＰＣＬＯＣＫ２によってそれぞれクロックされ
る。出力マルチプレクサ18ａには、一方の入力としてラ
イン10ａ上の信号ＤＡＴＡＩＮと他方の入力としてライ
ン24ａ上のラッチ40ａの出力が入力する。出力マルチプ
レクサ18ａは、ライン22上の信号ＴＡＰＣＯＮＴＲＯＬ
２により制御され、ライン８ａ上の信号ＤＡＴＡＯＵＴ
Ａを出力として発生する。信号ＴＡＰＣＯＮＴＲＯＬ
１，ＴＡＰＣＯＮＴＲＯＬ２，ＴＡＰＣＬＯＣＫ１，Ｔ
ＡＰＣＬＯＣＫ２は、全てＴＡＰコントローラ12の制御
に基づいて発生し、これら信号及び結線は平明にするた
めに図16に示されていないが全ての境界スキャンセル６
ａ〜６ｄに共通である。
【０００７】図16のＩＣ２の２つの動作モードを、図1
6，17を参照して説明する。各境界スキャンセル６ａ〜
６ｄは、図17に示すのと同様の回路を含み、各構成要素
及び信号ラインには末尾にｂ，ｃ，ｄを適宜に付けるこ
とで識別される。通常の機能動作において、ＴＡＰコン
トローラ12は停止しており、出力マルチプレクサ18ａ
が、ライン22上の制御信号ＴＡＰＣＯＮＴＲＯＬ２によ
って、ライン10ａ上の信号ＤＡＴＡＩＮをライン８ａの
信号ＤＡＴＡＯＵＴに直接接続するように制御される。
このような通常の機能動作では、入力マルチプレクサ26
ａの制御は重要ではなく、各ライン36，38上のクロック
信号ＴＡＰＣＬＯＣＫ１，ＴＡＰＣＬＯＣＫ２は停止さ
れるのが好ましい。
6，17を参照して説明する。各境界スキャンセル６ａ〜
６ｄは、図17に示すのと同様の回路を含み、各構成要素
及び信号ラインには末尾にｂ，ｃ，ｄを適宜に付けるこ
とで識別される。通常の機能動作において、ＴＡＰコン
トローラ12は停止しており、出力マルチプレクサ18ａ
が、ライン22上の制御信号ＴＡＰＣＯＮＴＲＯＬ２によ
って、ライン10ａ上の信号ＤＡＴＡＩＮをライン８ａの
信号ＤＡＴＡＯＵＴに直接接続するように制御される。
このような通常の機能動作では、入力マルチプレクサ26
ａの制御は重要ではなく、各ライン36，38上のクロック
信号ＴＡＰＣＬＯＣＫ１，ＴＡＰＣＬＯＣＫ２は停止さ
れるのが好ましい。
【０００８】境界スキャンテストが実行される場合、出
力マルチプレクサ18ａがラッチ40ａの出力からのライン
24ａ上のその入力をライン８ａ上のその出力に接続する
ように、ＩＣ２のＴＡＰコントローラ12はライン22上の
信号ＴＡＰＣＯＮＴＲＯＬ２を制御する。境界スキャン
テストを実行するために、各ピン結線８ａ〜８ｄ上に既
知のビットを置くことが必要である。これを達成するた
め、ライン30ａ上の入力マルチプレクサ26ａの出力をラ
イン14ａ上のその入力に接続するように、ＴＡＰコント
ローラ12はライン34上の制御信号ＴＡＰＣＯＮＴＲＯＬ
１によって入力マルチプレクサ26ａを制御する。その
後、テストビットが信号ライン14ｂ〜14ｄを経由してへ
次々とラッチ28ａ〜28ｄによってクロックされるよう
に、ＴＡＰコントローラ12は、ライン36上のクロック信
号ＴＡＰＣＬＯＣＫ１の制御下で連続的にライン14ａ上
に一連のテストビットを出力する。ＴＡＰＣＬＯＣＫ１
の複数のクロックサイクル（図16に示す例では４である
が一般的にはピン結線８ａ〜８ｄの数及びタイプに依存
して極めて多数である）の後、各々のノード31ａ〜31ｄ
は、それぞれのラッチ28ａ〜28ｄによってその時に蓄え
られた既知のテストビットを持つ。その後、各ノード31
ａ〜31ｄ上のテストビットがラッチ40ａ〜40ｄの出力ラ
イン24ａ〜24ｄ上に現れるように、ＴＡＰコントローラ
12は、ライン38上の信号ＴＡＰＣＬＯＣＫ２をクロック
する。結果的に、テストビットはそれぞれの外部ピン結
線８ａ〜８ｄ上に現れる。ＩＣ２が各ＩＣへ信号を入力
するよう形成され、境界スキャンテスト能力を有する類
似の境界スキャンセルに接続されると、境界スキャンセ
ルのこれら入力を制御するＴＡＰコントローラは、連続
的にそれぞれの境界スキャンセルの入力をを読み込むこ
とができるので、個々のＴＡＰコントローラによって境
界スキャンセルに書き込まれる値が、接続される別の境
界スキャンセルに首尾よく伝達されることを保証するた
めの検査を実行できる。この方法で、種々のＩＣ間の相
互接続をテストすることができる。
力マルチプレクサ18ａがラッチ40ａの出力からのライン
24ａ上のその入力をライン８ａ上のその出力に接続する
ように、ＩＣ２のＴＡＰコントローラ12はライン22上の
信号ＴＡＰＣＯＮＴＲＯＬ２を制御する。境界スキャン
テストを実行するために、各ピン結線８ａ〜８ｄ上に既
知のビットを置くことが必要である。これを達成するた
め、ライン30ａ上の入力マルチプレクサ26ａの出力をラ
イン14ａ上のその入力に接続するように、ＴＡＰコント
ローラ12はライン34上の制御信号ＴＡＰＣＯＮＴＲＯＬ
１によって入力マルチプレクサ26ａを制御する。その
後、テストビットが信号ライン14ｂ〜14ｄを経由してへ
次々とラッチ28ａ〜28ｄによってクロックされるよう
に、ＴＡＰコントローラ12は、ライン36上のクロック信
号ＴＡＰＣＬＯＣＫ１の制御下で連続的にライン14ａ上
に一連のテストビットを出力する。ＴＡＰＣＬＯＣＫ１
の複数のクロックサイクル（図16に示す例では４である
が一般的にはピン結線８ａ〜８ｄの数及びタイプに依存
して極めて多数である）の後、各々のノード31ａ〜31ｄ
は、それぞれのラッチ28ａ〜28ｄによってその時に蓄え
られた既知のテストビットを持つ。その後、各ノード31
ａ〜31ｄ上のテストビットがラッチ40ａ〜40ｄの出力ラ
イン24ａ〜24ｄ上に現れるように、ＴＡＰコントローラ
12は、ライン38上の信号ＴＡＰＣＬＯＣＫ２をクロック
する。結果的に、テストビットはそれぞれの外部ピン結
線８ａ〜８ｄ上に現れる。ＩＣ２が各ＩＣへ信号を入力
するよう形成され、境界スキャンテスト能力を有する類
似の境界スキャンセルに接続されると、境界スキャンセ
ルのこれら入力を制御するＴＡＰコントローラは、連続
的にそれぞれの境界スキャンセルの入力をを読み込むこ
とができるので、個々のＴＡＰコントローラによって境
界スキャンセルに書き込まれる値が、接続される別の境
界スキャンセルに首尾よく伝達されることを保証するた
めの検査を実行できる。この方法で、種々のＩＣ間の相
互接続をテストすることができる。
【０００９】上述の技術が、機能論理回路４の実際の動
作を説明するために必要であるＴＡＰコントローラ12無
しでそのテストを実行できることがわかる。ＴＡＰコン
トローラは、単にＩＣ２の境界スキャンセルの数及びタ
イプを知るのに必要なだけである。境界スキャンテスト
技術は、主としてボードテストを意図するものである。
作を説明するために必要であるＴＡＰコントローラ12無
しでそのテストを実行できることがわかる。ＴＡＰコン
トローラは、単にＩＣ２の境界スキャンセルの数及びタ
イプを知るのに必要なだけである。境界スキャンテスト
技術は、主としてボードテストを意図するものである。
【００１０】図18は、ＩＥＥＥ Ｓｔａｎｄａｒｄ １
１４９．１−１９９０で明らかにされた図16のＴＡＰコ
ントローラ12の状態図を示す。境界スキャンテストを実
行する際の図17の回路の動作を、図18に示す状態図を参
照して述べる。ＩＣ２の通常の機能動作では、ＴＡＰコ
ントローラ12は、TEST-LOGIC-RESET状態Ｓ０にある。こ
の状態において、テスト論理は停止しており、ライン22
上の信号ＴＡＰＣＯＮＴＲＯＬ２の制御下で出力マルチ
プレクサ18ａにより、ライン10ａ上の信号ＤＡＴＡＩＮ
は、ライン８ａ上の信号ＤＡＴＡＯＵＴに直接接続され
る。ＴＡＰコントローラ12は、マスタクロック信号ＭＣ
ＬＯＣＫによって制御される。マスタクロックＫＣＬＯ
ＣＫは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．１−
１９９０で明らかにされたクロックＴＣＫの緩衝された
変種である。テスト動作が開始されると、ＴＡＰコント
ローラ12は、まず、RUN-TEST/IDLE 状態Ｓ１になる。
１４９．１−１９９０で明らかにされた図16のＴＡＰコ
ントローラ12の状態図を示す。境界スキャンテストを実
行する際の図17の回路の動作を、図18に示す状態図を参
照して述べる。ＩＣ２の通常の機能動作では、ＴＡＰコ
ントローラ12は、TEST-LOGIC-RESET状態Ｓ０にある。こ
の状態において、テスト論理は停止しており、ライン22
上の信号ＴＡＰＣＯＮＴＲＯＬ２の制御下で出力マルチ
プレクサ18ａにより、ライン10ａ上の信号ＤＡＴＡＩＮ
は、ライン８ａ上の信号ＤＡＴＡＯＵＴに直接接続され
る。ＴＡＰコントローラ12は、マスタクロック信号ＭＣ
ＬＯＣＫによって制御される。マスタクロックＫＣＬＯ
ＣＫは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．１−
１９９０で明らかにされたクロックＴＣＫの緩衝された
変種である。テスト動作が開始されると、ＴＡＰコント
ローラ12は、まず、RUN-TEST/IDLE 状態Ｓ１になる。
【００１１】境界スキャンテストが実行される場合、Ｔ
ＡＰコントローラ12がＭＣＬＯＣＫの次のサイクルで、
SELECT-SCAN 状態Ｓ２に入り、そして、ライン８ａ上の
出力マルチプレクサ18ａの出力信号ＤＡＴＡＯＵＴをラ
イン24ａ上の信号に直接接続するように、ライン22上の
制御信号ＴＡＰＣＯＮＴＲＯＬ２は状態を変化する。Ｍ
ＣＬＯＣＫの次のクロックサイクルで、ＴＡＰコントロ
ーラは、CAPTURE 状態Ｓ３に入る。テストのこの段階で
は、CAPTURE 状態は、テストデータが未だスキャンテス
ト回路にロードされていないので、重要ではない。
ＡＰコントローラ12がＭＣＬＯＣＫの次のサイクルで、
SELECT-SCAN 状態Ｓ２に入り、そして、ライン８ａ上の
出力マルチプレクサ18ａの出力信号ＤＡＴＡＯＵＴをラ
イン24ａ上の信号に直接接続するように、ライン22上の
制御信号ＴＡＰＣＯＮＴＲＯＬ２は状態を変化する。Ｍ
ＣＬＯＣＫの次のクロックサイクルで、ＴＡＰコントロ
ーラは、CAPTURE 状態Ｓ３に入る。テストのこの段階で
は、CAPTURE 状態は、テストデータが未だスキャンテス
ト回路にロードされていないので、重要ではない。
【００１２】ＭＣＬＯＣＫの次のクロックサイクルで、
SHIFT 状態Ｓ４に入る。この状態で、ＴＡＰコントロー
ラは、ライン14ａ上の信号ＳＣＡＮＩＮがマルチプレク
サ26ａの出力30ａに現れるように、ライン34上の信号Ｔ
ＡＰＣＯＮＴＲＯＬ１を同一レベルで保持すると同時
に、ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１を構
成する複数のクロックサイクルを生成する。このように
して、ＴＡＰＣＬＯＣＫ１の一定数ｎ（この場合４つ）
のクロックサイクルの後、ラッチ28ａ，28ｂ，28ｃ，28
ｄの全てが、ノード31ａ〜31ｄ上のそれらの各々の出力
に既知のテストビットを持つように、テストデータは、
連続的にテスト回路にシフトされる。このように、マス
タクロックＭＣＬＯＣＫのｎサイクルの間、そのSHIFT
状態Ｓ４は維持される。マスタクロックの次のサイクル
で、EXIT１状態Ｓ５に入る。状態Ｓ５は一時的な状態で
あり、ＴＡＰコントローラは、通常マスタクロックの次
のサイクルでUPDATE状態Ｓ８に移行する。ＴＡＰコント
ローラは選択的にPAUSE 状態Ｓ６に入り、続いてEXIT２
状態Ｓ７に入ることができるが、本発明には関係がない
のでここでは説明を省略する。
SHIFT 状態Ｓ４に入る。この状態で、ＴＡＰコントロー
ラは、ライン14ａ上の信号ＳＣＡＮＩＮがマルチプレク
サ26ａの出力30ａに現れるように、ライン34上の信号Ｔ
ＡＰＣＯＮＴＲＯＬ１を同一レベルで保持すると同時
に、ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１を構
成する複数のクロックサイクルを生成する。このように
して、ＴＡＰＣＬＯＣＫ１の一定数ｎ（この場合４つ）
のクロックサイクルの後、ラッチ28ａ，28ｂ，28ｃ，28
ｄの全てが、ノード31ａ〜31ｄ上のそれらの各々の出力
に既知のテストビットを持つように、テストデータは、
連続的にテスト回路にシフトされる。このように、マス
タクロックＭＣＬＯＣＫのｎサイクルの間、そのSHIFT
状態Ｓ４は維持される。マスタクロックの次のサイクル
で、EXIT１状態Ｓ５に入る。状態Ｓ５は一時的な状態で
あり、ＴＡＰコントローラは、通常マスタクロックの次
のサイクルでUPDATE状態Ｓ８に移行する。ＴＡＰコント
ローラは選択的にPAUSE 状態Ｓ６に入り、続いてEXIT２
状態Ｓ７に入ることができるが、本発明には関係がない
のでここでは説明を省略する。
【００１３】UPDATE状態Ｓ８の時に、ＴＡＰコントロー
ラは、一旦、ライン38ａ上のクロック信号ＴＡＰＣＬＯ
ＣＫ２のクロッキングを構成するためにクロックサイク
ルを発生させることによりラッチ40ａの出力を更新させ
る。従って、ラッチ28ａの出力ノード31ａ上のテストデ
ータビットは、ライン24ａ上のラッチ40ａの出力に現
れ、結果的に、ライン８ａ上のＤＡＴＡＯＵＴ信号とし
て現れる。テスト動作のこの時点で、ライン８ａ〜８ｄ
上の全てのＤＡＴＡＯＵＴ信号は更新される。ピン結線
８ａ〜８ｄは、前述したように、１つ又はそれ以上の他
のＩＣのそれぞれのピン結線に接続される。従って、Ｉ
Ｃの間の更新された信号の伝達（ＩＣ間でバッファリン
グ論理回路を通しての伝達を含む）に与えられるような
短い時間の経過後、ピン結線８ａ〜８ｄ上の更新された
信号は、１つ或いはそれ以上の他のＩＣの各々のピン結
線に現れる。他のＩＣのピン結線は、入力装置或いは入
出力装置として形成される境界スキャンセルに接続され
る。このような入力境界スキャンセルがどのように実施
されるかは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．
１−１９９０を参照する当業者の範囲内であるので、こ
のような入力境界スキャンセルはここでは詳細に説明し
ない。境界スキャンテストの説明を完全なものとするた
め、ＩＣ２が接続されるＩＣの入力境界スキャンセル
は、そのような他のＩＣのピン結線がライン10ａ上のＤ
ＡＴＡＩＮ信号として接続されるという相違を伴うが図
17の境界スキャンセルと同一であると考えられる。それ
ゆえ、図17の回路の残りの説明のためには、ライン10ａ
上の信号ＤＡＴＡＩＮが検査された結果であると考えら
れる。言い換えれば、前述の更新動作が実行された後、
短時間後に、その結果がライン10ａ上に発生すると考え
られる。
ラは、一旦、ライン38ａ上のクロック信号ＴＡＰＣＬＯ
ＣＫ２のクロッキングを構成するためにクロックサイク
ルを発生させることによりラッチ40ａの出力を更新させ
る。従って、ラッチ28ａの出力ノード31ａ上のテストデ
ータビットは、ライン24ａ上のラッチ40ａの出力に現
れ、結果的に、ライン８ａ上のＤＡＴＡＯＵＴ信号とし
て現れる。テスト動作のこの時点で、ライン８ａ〜８ｄ
上の全てのＤＡＴＡＯＵＴ信号は更新される。ピン結線
８ａ〜８ｄは、前述したように、１つ又はそれ以上の他
のＩＣのそれぞれのピン結線に接続される。従って、Ｉ
Ｃの間の更新された信号の伝達（ＩＣ間でバッファリン
グ論理回路を通しての伝達を含む）に与えられるような
短い時間の経過後、ピン結線８ａ〜８ｄ上の更新された
信号は、１つ或いはそれ以上の他のＩＣの各々のピン結
線に現れる。他のＩＣのピン結線は、入力装置或いは入
出力装置として形成される境界スキャンセルに接続され
る。このような入力境界スキャンセルがどのように実施
されるかは、ＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．
１−１９９０を参照する当業者の範囲内であるので、こ
のような入力境界スキャンセルはここでは詳細に説明し
ない。境界スキャンテストの説明を完全なものとするた
め、ＩＣ２が接続されるＩＣの入力境界スキャンセル
は、そのような他のＩＣのピン結線がライン10ａ上のＤ
ＡＴＡＩＮ信号として接続されるという相違を伴うが図
17の境界スキャンセルと同一であると考えられる。それ
ゆえ、図17の回路の残りの説明のためには、ライン10ａ
上の信号ＤＡＴＡＩＮが検査された結果であると考えら
れる。言い換えれば、前述の更新動作が実行された後、
短時間後に、その結果がライン10ａ上に発生すると考え
られる。
【００１４】マスタクロックの次のサイクルで、ＴＡＰ
コントローラは再度SELECT-SCAN 状態Ｓ２に入り、その
後次のサイクルでCAPTURE 状態Ｓ３に入る。そのCAPTUR
E 状態で、ライン10ａ上の信号がライン30ａ上に現れる
ように、マルチプレクサがライン34上の信号ＴＡＰＣＯ
ＮＴＲＯＬ１で制御される間、ラッチ28ａは一旦ライン
36上のクロック信号ＴＡＰＣＬＯＣＫ１でクロックされ
る。このように、更新動作に応答して発生した結果がラ
イン16ａ上に捕捉される。その後、次のマスタクロック
サイクルで、ＴＡＰコントローラは、もう一度SHIFT 状
態Ｓ４に入り、ラッチ28ａ〜28ｄの出力を捕捉した結果
を、ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１の制
御下で連続的にＴＡＰコントローラにクロックアウトす
る。捕捉された結果がラッチ28ａ〜28ｄの外にクロック
されると同時に、テストビットの新たなセットがＴＡＰ
コントローラからラッチ28ａ〜28ｄ内にクロックされ
る。その結果として、上述のＳ２，Ｓ３，Ｓ４，Ｓ５，
Ｓ８からＳ２に戻る状態のサイクルが連続的に繰り返さ
れる。
コントローラは再度SELECT-SCAN 状態Ｓ２に入り、その
後次のサイクルでCAPTURE 状態Ｓ３に入る。そのCAPTUR
E 状態で、ライン10ａ上の信号がライン30ａ上に現れる
ように、マルチプレクサがライン34上の信号ＴＡＰＣＯ
ＮＴＲＯＬ１で制御される間、ラッチ28ａは一旦ライン
36上のクロック信号ＴＡＰＣＬＯＣＫ１でクロックされ
る。このように、更新動作に応答して発生した結果がラ
イン16ａ上に捕捉される。その後、次のマスタクロック
サイクルで、ＴＡＰコントローラは、もう一度SHIFT 状
態Ｓ４に入り、ラッチ28ａ〜28ｄの出力を捕捉した結果
を、ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１の制
御下で連続的にＴＡＰコントローラにクロックアウトす
る。捕捉された結果がラッチ28ａ〜28ｄの外にクロック
されると同時に、テストビットの新たなセットがＴＡＰ
コントローラからラッチ28ａ〜28ｄ内にクロックされ
る。その結果として、上述のＳ２，Ｓ３，Ｓ４，Ｓ５，
Ｓ８からＳ２に戻る状態のサイクルが連続的に繰り返さ
れる。
【００１５】図17のラッチ28ａの実例を示す図19におい
て、ラッチ28ａは２つのハーフラッチ或いは透過ラッチ
44ａ，46ａから構成される。各ハーフラッチは、それぞ
れ制御ノード48ａ，52ａと記憶ノード50ａ，54ａで構成
される。ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１
がハーフラッチ46ａの制御ノード52ａをクロックする一
方、クロック信号ＴＡＰＣＬＯＣＫ１の否定であるＮＯ
ＴＴＡＰＣＬＯＣＫ１は制御ノード48ａをクロックす
る。クロック信号ＴＡＰＣＬＯＣＫ１とＮＯＴＴＡＰＣ
ＬＯＣＫ１が重複しないクロック信号であるか、又は、
制御ノード48ａと52ａのどちらか一方の回路が、２つの
クロックのオーバーラップの可能性を考慮して構成され
ているということは、その技術分野においてよく知られ
ている。図17のラッチ40ａは、同様に２つのハーフラッ
チを含んで構成される。従って、図17の回路は、４つの
ハーフラッチを含んで構成されることがわかる。通常の
機能動作とテスト目的のための正しいクロック動作を提
供するためには、図17の回路は、図17，18を参照しなが
ら述べた上述の記載から理解されるように、複雑なクロ
ック機構が要求される。
て、ラッチ28ａは２つのハーフラッチ或いは透過ラッチ
44ａ，46ａから構成される。各ハーフラッチは、それぞ
れ制御ノード48ａ，52ａと記憶ノード50ａ，54ａで構成
される。ライン36上のクロック信号ＴＡＰＣＬＯＣＫ１
がハーフラッチ46ａの制御ノード52ａをクロックする一
方、クロック信号ＴＡＰＣＬＯＣＫ１の否定であるＮＯ
ＴＴＡＰＣＬＯＣＫ１は制御ノード48ａをクロックす
る。クロック信号ＴＡＰＣＬＯＣＫ１とＮＯＴＴＡＰＣ
ＬＯＣＫ１が重複しないクロック信号であるか、又は、
制御ノード48ａと52ａのどちらか一方の回路が、２つの
クロックのオーバーラップの可能性を考慮して構成され
ているということは、その技術分野においてよく知られ
ている。図17のラッチ40ａは、同様に２つのハーフラッ
チを含んで構成される。従って、図17の回路は、４つの
ハーフラッチを含んで構成されることがわかる。通常の
機能動作とテスト目的のための正しいクロック動作を提
供するためには、図17の回路は、図17，18を参照しなが
ら述べた上述の記載から理解されるように、複雑なクロ
ック機構が要求される。
【００１６】図19のスキャンラッチは、組合せ論理回路
の構造をテストするいわゆる”構造”テストを実行する
のに用いられる。しかしながら、ロジック回路のタイミ
ング経路をテストするいわゆる”性能テスト”を実行す
るには、従来、可能ではなかった。本発明の目的の１つ
は、コントローラ自体の最小限度の変更により、構造テ
スト又は性能テストの実現が可能なスキャンテストを行
うためのコントローラを提供することである。
の構造をテストするいわゆる”構造”テストを実行する
のに用いられる。しかしながら、ロジック回路のタイミ
ング経路をテストするいわゆる”性能テスト”を実行す
るには、従来、可能ではなかった。本発明の目的の１つ
は、コントローラ自体の最小限度の変更により、構造テ
スト又は性能テストの実現が可能なスキャンテストを行
うためのコントローラを提供することである。
【００１７】
【課題を解決するための手段】本発明によれば、スキャ
ンラッチに複数の制御信号を出力する論理回路と、前記
スキャンラッチにテストデータを出力するデータ出力手
段と、前記スキャンラッチから、結果としてのデータを
受信して、予測値と比較するデータ入力手段と、前記ス
キャンラッチにタイミング信号を出力する信号発生器
と、前記論理回路と信号発生器とに接続され、予め決定
され、現存するテストデータに応じて結果としてのデー
タを供給する構造テストの第１モードと、制御可能な期
間内のテストデータの第１のセットからテストデータの
第２のセットまでの変化に応じて結果としてのデータを
供給する性能テストの第２モードとから、コントローラ
の動作モードを選択する状態指示器と、を含むスキャン
ラッチのチェーンによりスキャンテストを実現するテス
トアクセルポートコントローラが提供される。
ンラッチに複数の制御信号を出力する論理回路と、前記
スキャンラッチにテストデータを出力するデータ出力手
段と、前記スキャンラッチから、結果としてのデータを
受信して、予測値と比較するデータ入力手段と、前記ス
キャンラッチにタイミング信号を出力する信号発生器
と、前記論理回路と信号発生器とに接続され、予め決定
され、現存するテストデータに応じて結果としてのデー
タを供給する構造テストの第１モードと、制御可能な期
間内のテストデータの第１のセットからテストデータの
第２のセットまでの変化に応じて結果としてのデータを
供給する性能テストの第２モードとから、コントローラ
の動作モードを選択する状態指示器と、を含むスキャン
ラッチのチェーンによりスキャンテストを実現するテス
トアクセルポートコントローラが提供される。
【００１８】好ましい実施の形態において、論理回路
は、構造テストと性能テストとを実現する各制御信号を
出力する第１の論理ゲートと第２の論理ゲートとを含
み、前記状態指示器は、第１の論理ゲートと第２の論理
ゲートとのセットから適宜の１つを選択するように動作
可能に構成される。この場合、マルチプレクサは第１の
論理ゲートと第２の論理ゲートとの出力に接続され、状
態指示器はマルチプレクサの状態を制御する。
は、構造テストと性能テストとを実現する各制御信号を
出力する第１の論理ゲートと第２の論理ゲートとを含
み、前記状態指示器は、第１の論理ゲートと第２の論理
ゲートとのセットから適宜の１つを選択するように動作
可能に構成される。この場合、マルチプレクサは第１の
論理ゲートと第２の論理ゲートとの出力に接続され、状
態指示器はマルチプレクサの状態を制御する。
【００１９】論理回路は、前記状態指示器からの信号に
応答してセットできるように配置されるプログラム可能
な論理列を含む。特に有効な実施の形態では、状態指示
器は、コントローラの命令レジスタに保持された制御ビ
ットにより供給されることができる。代わりの実施の形
態として、状態指示器は、コントローラの命令レジスタ
に記憶されたコードを含むことができる。
応答してセットできるように配置されるプログラム可能
な論理列を含む。特に有効な実施の形態では、状態指示
器は、コントローラの命令レジスタに保持された制御ビ
ットにより供給されることができる。代わりの実施の形
態として、状態指示器は、コントローラの命令レジスタ
に記憶されたコードを含むことができる。
【００２０】コントローラは、複数の状態を通して連続
的にサイクル作動をし、各状態を指定する状態論理を含
む状態マシンと、前記サイクル作動を制御し、論理回路
に状態コマンドを出力する状態レジスタと、を含んで構
成され、各状態の指定は前記状態指示器からの信号に応
じるようにすることができる。信号発生器は、性能テス
トが選択されたとき、制御可能な期間を指定する２つの
信号を出力できるようにすることができる。
的にサイクル作動をし、各状態を指定する状態論理を含
む状態マシンと、前記サイクル作動を制御し、論理回路
に状態コマンドを出力する状態レジスタと、を含んで構
成され、各状態の指定は前記状態指示器からの信号に応
じるようにすることができる。信号発生器は、性能テス
トが選択されたとき、制御可能な期間を指定する２つの
信号を出力できるようにすることができる。
【００２１】
【発明の実施の形態】本発明をより理解するため、ま
た、本発明がどのように実施されるかを示すため、添付
図面の図１〜15の例によって説明する。まず、本発明の
１つの態様による図17に示したテスト回路のより有効な
実例を示す図１について説明する。図16〜19中と同一部
分には同一参照符号を付す。
た、本発明がどのように実施されるかを示すため、添付
図面の図１〜15の例によって説明する。まず、本発明の
１つの態様による図17に示したテスト回路のより有効な
実例を示す図１について説明する。図16〜19中と同一部
分には同一参照符号を付す。
【００２２】図１において、図17の２つのフルラッチ28
ａ，40ａは、３つのハーフラッチである捕捉ハーフラッ
チ56ａ、更新ハーフラッチ58ａ、及び、解放ハーフラッ
チ60ａに置き換えられている。ライン62ａ上のマルチプ
レクサ26ａの出力は、捕捉ハーフラッチ56ａの入力に接
続される。ライン64ａ上の捕捉ハーフラッチ56ａの出力
は、更新ハーフラッチ58ａの入力ライン66ａと、解放ハ
ーフラッチ60ａの入力ライン68ａに接続される。ライン
65ａ上の更新ハーフラッチ58ａの出力は、出力マルチプ
レクサ18ａの入力となる。解放ハーフラッチ60ａの出力
は、チェーン結線14ｂを構成する。捕捉ハーフラッチ56
ａは、ライン70上のクロック信号ＣＡＰＴＵＲＥＣＬＫ
によってクロックされ、更新ハーフラッチは、ライン74
上のクロック信号ＵＰＤＡＴＥＣＬＫによってクロック
され、そして、解放ハーフラッチは、ライン72上のクロ
ック信号ＲＥＬＥＡＳＥＣＬＫによってクロックされ
る。各々のハーフラッチは、その入力上の信号がその出
力に直接転送されるデータ転送状態又は信号が入力の変
化に拘らずその出力ノード上に保持されるデータ保持状
態の２つの状態のうちの１つの状態になることができる
性質を持つ。下記のハーフラッチの“クロックキング”
の説明は、データ転送状態の動作を引用する。クロック
されなければ、ハーフラッチはデータ保持状態にあると
考えられる。
ａ，40ａは、３つのハーフラッチである捕捉ハーフラッ
チ56ａ、更新ハーフラッチ58ａ、及び、解放ハーフラッ
チ60ａに置き換えられている。ライン62ａ上のマルチプ
レクサ26ａの出力は、捕捉ハーフラッチ56ａの入力に接
続される。ライン64ａ上の捕捉ハーフラッチ56ａの出力
は、更新ハーフラッチ58ａの入力ライン66ａと、解放ハ
ーフラッチ60ａの入力ライン68ａに接続される。ライン
65ａ上の更新ハーフラッチ58ａの出力は、出力マルチプ
レクサ18ａの入力となる。解放ハーフラッチ60ａの出力
は、チェーン結線14ｂを構成する。捕捉ハーフラッチ56
ａは、ライン70上のクロック信号ＣＡＰＴＵＲＥＣＬＫ
によってクロックされ、更新ハーフラッチは、ライン74
上のクロック信号ＵＰＤＡＴＥＣＬＫによってクロック
され、そして、解放ハーフラッチは、ライン72上のクロ
ック信号ＲＥＬＥＡＳＥＣＬＫによってクロックされ
る。各々のハーフラッチは、その入力上の信号がその出
力に直接転送されるデータ転送状態又は信号が入力の変
化に拘らずその出力ノード上に保持されるデータ保持状
態の２つの状態のうちの１つの状態になることができる
性質を持つ。下記のハーフラッチの“クロックキング”
の説明は、データ転送状態の動作を引用する。クロック
されなければ、ハーフラッチはデータ保持状態にあると
考えられる。
【００２３】図18の状態図に戻って、図17，18を参照し
て議論された同じ順序の状態変化が、境界スキャンテス
トを実行するために図１の回路を動作するのに用いるこ
とができる。相違は、本発明に関して極めて簡単である
ことが要求されるクロッキングシーケンスにある。この
ことは図18，１を参照して述べる。ＩＣ２の通常の機能
動作では、ＴＡＰコントローラ12はTEST-LOGIC-RESET状
態Ｓ０にある。この状態において、テスト論理は停止し
ており、ライン10ａ上の信号ＤＡＴＡＩＮは、ライン22
上の信号ＴＡＰＣＯＮＴＲＯＬ２の制御下で出力マルチ
プレクサ18ａによってライン８ａ上の信号ＤＡＴＡＯＵ
Ｔに直接接続される。テスト動作が開始されると、ＴＡ
Ｐコントローラ12は、マスタクロックＭＣＬＯＣＫの制
御下でまず、RUN-TEST/IDLE 状態Ｓ１に移行する。
て議論された同じ順序の状態変化が、境界スキャンテス
トを実行するために図１の回路を動作するのに用いるこ
とができる。相違は、本発明に関して極めて簡単である
ことが要求されるクロッキングシーケンスにある。この
ことは図18，１を参照して述べる。ＩＣ２の通常の機能
動作では、ＴＡＰコントローラ12はTEST-LOGIC-RESET状
態Ｓ０にある。この状態において、テスト論理は停止し
ており、ライン10ａ上の信号ＤＡＴＡＩＮは、ライン22
上の信号ＴＡＰＣＯＮＴＲＯＬ２の制御下で出力マルチ
プレクサ18ａによってライン８ａ上の信号ＤＡＴＡＯＵ
Ｔに直接接続される。テスト動作が開始されると、ＴＡ
Ｐコントローラ12は、マスタクロックＭＣＬＯＣＫの制
御下でまず、RUN-TEST/IDLE 状態Ｓ１に移行する。
【００２４】境界スキャンテストが実行される場合、Ｔ
ＡＰコントローラ12はSELECT-SCAN状態Ｓ２に入り、ラ
イン22上の制御信号ＴＡＰＣＯＮＴＲＯＬ２は、ライン
８ａ上の出力マルチプレクサ18ａの出力信号ＤＡＴＡＯ
ＵＴがライン65ａ上の信号に直接接続されるように状態
を変化させる。ＭＣＬＯＣＫの次のクロックサイクルで
は、ＴＡＰコントローラは、CAPTURE 状態Ｓ３に入る。
テストのこの段階で、CAPTURE 状態は、テストデータが
未だスキャンテスト回路にロードされていないので、重
要ではない。
ＡＰコントローラ12はSELECT-SCAN状態Ｓ２に入り、ラ
イン22上の制御信号ＴＡＰＣＯＮＴＲＯＬ２は、ライン
８ａ上の出力マルチプレクサ18ａの出力信号ＤＡＴＡＯ
ＵＴがライン65ａ上の信号に直接接続されるように状態
を変化させる。ＭＣＬＯＣＫの次のクロックサイクルで
は、ＴＡＰコントローラは、CAPTURE 状態Ｓ３に入る。
テストのこの段階で、CAPTURE 状態は、テストデータが
未だスキャンテスト回路にロードされていないので、重
要ではない。
【００２５】ＭＣＬＯＣＫの次のクロックサイクルで、
SHIFT 状態Ｓ４に入る。この状態で、ＴＡＰコントロー
ラは、ライン14ａ上の信号がマルチプレクサ26ａの出力
62ａに現れるように、ライン34上の信号ＴＡＰＣＯＮＴ
ＲＯＬ１を同一レベルで保持すると同時に、ライン70上
のクロック信号ＣＡＰＴＵＲＥＣＬＫ及びライン72上の
クロック信号ＲＥＬＥＡＳＥＣＬＫを構成する複数のク
ロックサイクルを生成する。このようにして、テストデ
ータは、一定数ｎのクロック信号ＣＡＰＴＵＲＥＣＬＫ
とＲＥＬＥＡＳＥＣＬＫ（この場合４つ）のクロックサ
イクルの後、ハーフラッチ56ａ〜56ｄの全てがノード67
ａ〜67ｄ上のそれらの各々の出力に保持される既知のテ
ストビットを持つように、テスト回路に連続的にシフト
される。このように、マスタクロックＭＣＬＯＣＫのｎ
サイクルの間、そのSHIFT 状態Ｓ４が維持される。マス
タクロックの次のサイクルで、EXIT１状態Ｓ５に入る。
その状態Ｓ５は一時的な状態であり、ＴＡＰコントロー
ラは、通常マスタクロックの次のサイクルでUPDATE状態
Ｓ８に移行する。ＴＡＰコントローラは選択的にPAUSE
状態Ｓ６に入り、続いてEXIT２状態Ｓ７に入ることがで
きるが、本発明には関係がないのでここでは説明を省略
する。
SHIFT 状態Ｓ４に入る。この状態で、ＴＡＰコントロー
ラは、ライン14ａ上の信号がマルチプレクサ26ａの出力
62ａに現れるように、ライン34上の信号ＴＡＰＣＯＮＴ
ＲＯＬ１を同一レベルで保持すると同時に、ライン70上
のクロック信号ＣＡＰＴＵＲＥＣＬＫ及びライン72上の
クロック信号ＲＥＬＥＡＳＥＣＬＫを構成する複数のク
ロックサイクルを生成する。このようにして、テストデ
ータは、一定数ｎのクロック信号ＣＡＰＴＵＲＥＣＬＫ
とＲＥＬＥＡＳＥＣＬＫ（この場合４つ）のクロックサ
イクルの後、ハーフラッチ56ａ〜56ｄの全てがノード67
ａ〜67ｄ上のそれらの各々の出力に保持される既知のテ
ストビットを持つように、テスト回路に連続的にシフト
される。このように、マスタクロックＭＣＬＯＣＫのｎ
サイクルの間、そのSHIFT 状態Ｓ４が維持される。マス
タクロックの次のサイクルで、EXIT１状態Ｓ５に入る。
その状態Ｓ５は一時的な状態であり、ＴＡＰコントロー
ラは、通常マスタクロックの次のサイクルでUPDATE状態
Ｓ８に移行する。ＴＡＰコントローラは選択的にPAUSE
状態Ｓ６に入り、続いてEXIT２状態Ｓ７に入ることがで
きるが、本発明には関係がないのでここでは説明を省略
する。
【００２６】UPDATE状態Ｓ８で、ＴＡＰコントローラ
は、一旦ライン74ａ上のクロック信号ＵＰＤＡＴＥＣＬ
Ｋのクロッキングを構成するためにクロックサイクルを
発生させることによりハーフラッチ58ａの出力を更新さ
せる。従って、捕捉ハーフラッチ56ａの出力ノード67ａ
上のテストデータビットは、ライン65ａ上の更新ハーフ
ラッチ58ａの出力に現れ、その結果としてライン８ａ上
のＤＡＴＡＯＵＴ信号として現れる。テスト動作のこの
時点で、ライン８ａ〜８ｄ上の全てのＤＡＴＡＯＵＴ信
号は更新される。ピン結線８ａ〜８ｄは、前述したよう
に、１つ又はそれ以上の他のＩＣのそれぞれのピン結線
に接続される。従って、ＩＣ間の更新された信号の伝達
（ＩＣ間でバッファリング論理回路を通しての伝達を含
む）に与えられるような短い時間の経過後、ピン結線８
ａ〜８ｄ上の更新された信号は、１つ或いはそれ以上の
他のＩＣの各々のピン結線に現れる。他のＩＣのピン結
線は、入力装置或いは入出力装置として形成される境界
スキャンセルに接続される。このような入力境界スキャ
ンセルがどのように実施されるかは、ＩＥＥＥ Ｓｔａ
ｎｄａｒｄ １１４９．１−１９９０を参照する当業者
の範囲内であるので、このような入力境界スキャンセル
はここでは詳細に説明しない。境界スキャンテストの説
明を完全なものとするため、ＩＣ２が接続されるＩＣの
入力境界スキャンセルは、ピン結線がライン10ａ上のＤ
ＡＴＡＩＮ信号として接続されるという相違を伴うが図
１の境界スキャンセルと同一であると考えられる。それ
ゆえ、図１の回路の残りの説明のためには、ライン10ａ
上の信号ＤＡＴＡＩＮが、検査された結果であり、その
結果は、前述の更新動作に応答して発生するものと考え
られる。
は、一旦ライン74ａ上のクロック信号ＵＰＤＡＴＥＣＬ
Ｋのクロッキングを構成するためにクロックサイクルを
発生させることによりハーフラッチ58ａの出力を更新さ
せる。従って、捕捉ハーフラッチ56ａの出力ノード67ａ
上のテストデータビットは、ライン65ａ上の更新ハーフ
ラッチ58ａの出力に現れ、その結果としてライン８ａ上
のＤＡＴＡＯＵＴ信号として現れる。テスト動作のこの
時点で、ライン８ａ〜８ｄ上の全てのＤＡＴＡＯＵＴ信
号は更新される。ピン結線８ａ〜８ｄは、前述したよう
に、１つ又はそれ以上の他のＩＣのそれぞれのピン結線
に接続される。従って、ＩＣ間の更新された信号の伝達
（ＩＣ間でバッファリング論理回路を通しての伝達を含
む）に与えられるような短い時間の経過後、ピン結線８
ａ〜８ｄ上の更新された信号は、１つ或いはそれ以上の
他のＩＣの各々のピン結線に現れる。他のＩＣのピン結
線は、入力装置或いは入出力装置として形成される境界
スキャンセルに接続される。このような入力境界スキャ
ンセルがどのように実施されるかは、ＩＥＥＥ Ｓｔａ
ｎｄａｒｄ １１４９．１−１９９０を参照する当業者
の範囲内であるので、このような入力境界スキャンセル
はここでは詳細に説明しない。境界スキャンテストの説
明を完全なものとするため、ＩＣ２が接続されるＩＣの
入力境界スキャンセルは、ピン結線がライン10ａ上のＤ
ＡＴＡＩＮ信号として接続されるという相違を伴うが図
１の境界スキャンセルと同一であると考えられる。それ
ゆえ、図１の回路の残りの説明のためには、ライン10ａ
上の信号ＤＡＴＡＩＮが、検査された結果であり、その
結果は、前述の更新動作に応答して発生するものと考え
られる。
【００２７】マスタクロックの次のサイクルで、ＴＡＰ
コントローラは再度SELECT-SCAN 状態Ｓ２に入り、その
後次のサイクルでCAPTURE 状態Ｓ３に入る。そのCAPTUR
E 状態で、ライン10ａ上のＤＡＴＡＩＮ信号が出力ライ
ン62ａ上に現れるように、マルチプレクサ26ａがライン
34上の信号ＴＡＰＣＯＮＴＲＯＬ１で制御される間、捕
捉ハーフラッチ56ａは一旦ライン70上の信号ＣＡＰＴＵ
ＲＥＣＬＫでクロックされる。このように、その結果は
ライン64ａ上で捕捉される。その後、次のマスタクロッ
クサイクルで、ＴＡＰコントローラは、もう一度SHIFT
状態Ｓ４に入り、捕捉ハーフラッチ56ａ〜56ｄの出力上
で捕捉した結果が、連続的にＴＡＰコントローラへクロ
ックアウトされる。捕捉された結果が捕捉ハーフラッチ
28ａの外にクロックされると同時に、テストビットの新
たなセットがＴＡＰコントローラから捕捉ハーフラッチ
28ａ内にクロックされる。その結果として、上述した状
態Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ８からＳ２に戻るサイク
ルが連続的に繰り返される。
コントローラは再度SELECT-SCAN 状態Ｓ２に入り、その
後次のサイクルでCAPTURE 状態Ｓ３に入る。そのCAPTUR
E 状態で、ライン10ａ上のＤＡＴＡＩＮ信号が出力ライ
ン62ａ上に現れるように、マルチプレクサ26ａがライン
34上の信号ＴＡＰＣＯＮＴＲＯＬ１で制御される間、捕
捉ハーフラッチ56ａは一旦ライン70上の信号ＣＡＰＴＵ
ＲＥＣＬＫでクロックされる。このように、その結果は
ライン64ａ上で捕捉される。その後、次のマスタクロッ
クサイクルで、ＴＡＰコントローラは、もう一度SHIFT
状態Ｓ４に入り、捕捉ハーフラッチ56ａ〜56ｄの出力上
で捕捉した結果が、連続的にＴＡＰコントローラへクロ
ックアウトされる。捕捉された結果が捕捉ハーフラッチ
28ａの外にクロックされると同時に、テストビットの新
たなセットがＴＡＰコントローラから捕捉ハーフラッチ
28ａ内にクロックされる。その結果として、上述した状
態Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ８からＳ２に戻るサイク
ルが連続的に繰り返される。
【００２８】図16の機能論理回路４は、ラッチを介して
相互接続されるか或いは直接的に相互接続されるかのど
ちらかの種々のサイズの組合せ論理回路の種々のブロッ
クからなると考えられる。機能論理回路内の組合せ論理
回路の入力に既知のテストビットを配置し、また、組合
せ論理回路内のラッチの出力上の結果を捕捉することに
より組合せ論理回路の機能状況をテストすることが可能
である。これは、機能論理回路内の種々のテストポイン
トに図17又は図１に示したような境界スキャンセルを配
置することで達成できる。しかしながら、境界スキャン
連鎖は、その後、連続する境界スキャンセル間に組合せ
論理回路とラッチを持つため、これら付加的なラッチが
テスト動作中にタイミングの問題を生じる。しかしなが
ら、この問題は、機能論理回路内の機能ラッチを図１の
境界スキャンセル６ａのスキャンラッチ（例えば、入力
マルチプレクサ26ａとハーフラッチ56ａ，58ａの組合
せ）に置き換えることで克服できる。従って、ラッチ
は、通常の機能モードでは通常の機能ラッチとして動作
し、スキャンテストではスキャンラッチとして動作す
る。図１の境界スキャンセル６ａは、また、付加的な観
察可能で制御可能なノードを提供するため組合せ論理回
路のスキャンテストに用いられる。
相互接続されるか或いは直接的に相互接続されるかのど
ちらかの種々のサイズの組合せ論理回路の種々のブロッ
クからなると考えられる。機能論理回路内の組合せ論理
回路の入力に既知のテストビットを配置し、また、組合
せ論理回路内のラッチの出力上の結果を捕捉することに
より組合せ論理回路の機能状況をテストすることが可能
である。これは、機能論理回路内の種々のテストポイン
トに図17又は図１に示したような境界スキャンセルを配
置することで達成できる。しかしながら、境界スキャン
連鎖は、その後、連続する境界スキャンセル間に組合せ
論理回路とラッチを持つため、これら付加的なラッチが
テスト動作中にタイミングの問題を生じる。しかしなが
ら、この問題は、機能論理回路内の機能ラッチを図１の
境界スキャンセル６ａのスキャンラッチ（例えば、入力
マルチプレクサ26ａとハーフラッチ56ａ，58ａの組合
せ）に置き換えることで克服できる。従って、ラッチ
は、通常の機能モードでは通常の機能ラッチとして動作
し、スキャンテストではスキャンラッチとして動作す
る。図１の境界スキャンセル６ａは、また、付加的な観
察可能で制御可能なノードを提供するため組合せ論理回
路のスキャンテストに用いられる。
【００２９】図２は、組合せ論理回路をテストするスキ
ャン連鎖に使用するためにスキャンセル７ａとして再構
成した図１の境界スキャンセル６ａを示す。組合せ論理
の構造のテストを実行する図２のスキャンセル７ａの動
作は、図３のタイミング図を参照して説明する。マスタ
クロックＭＣＬＯＣＫのクロックサイクルＭＣＬＯＣＫ
０の始めで、ＴＡＰコントローラはRESET 状態Ｓ０にな
る。クロックサイクルＭＣＬＯＣＫ０の終わりで、信号
ＡＣＴＩＶＡＴＥＴＥＳＴはハイとなるのでマスタクロ
ックの次のクロックサイクルＭＣＬＯＣＫ１でＴＡＰコ
ントローラ12は、RUN-TEST/IDLE状態Ｓ１に入り、その
後、次のクロックサイクルＭＣＬＯＣＫ２でSELECT-SCA
N状態Ｓ２に入る。クロックサイクルＭＣＬＯＣＫ３の
始めで、CAPTURE 状態Ｓ３に入り、テストクロックイネ
ーブル信号ＴＥＳＴＣＬＫＥＮがハイにセットされる。
これは、ライン70上の捕捉クロックＣＡＰＴＵＲＥＣＬ
Ｋに実行を開始させる。クロックサイクルＭＣＬＯＣＫ
４の始めで、データ出力ビットＤＯＢ１はデータ入力10
ａ上に存在し、前回のテストの結果として生じた出力で
ある。クロックサイクルＭＣＬＯＣＫ４の始めで、ＴＡ
Ｐコントローラは状態Ｓ３からSHIFT状態Ｓ４に移行す
るので、捕捉動作は前述と同様に実行される。
ャン連鎖に使用するためにスキャンセル７ａとして再構
成した図１の境界スキャンセル６ａを示す。組合せ論理
の構造のテストを実行する図２のスキャンセル７ａの動
作は、図３のタイミング図を参照して説明する。マスタ
クロックＭＣＬＯＣＫのクロックサイクルＭＣＬＯＣＫ
０の始めで、ＴＡＰコントローラはRESET 状態Ｓ０にな
る。クロックサイクルＭＣＬＯＣＫ０の終わりで、信号
ＡＣＴＩＶＡＴＥＴＥＳＴはハイとなるのでマスタクロ
ックの次のクロックサイクルＭＣＬＯＣＫ１でＴＡＰコ
ントローラ12は、RUN-TEST/IDLE状態Ｓ１に入り、その
後、次のクロックサイクルＭＣＬＯＣＫ２でSELECT-SCA
N状態Ｓ２に入る。クロックサイクルＭＣＬＯＣＫ３の
始めで、CAPTURE 状態Ｓ３に入り、テストクロックイネ
ーブル信号ＴＥＳＴＣＬＫＥＮがハイにセットされる。
これは、ライン70上の捕捉クロックＣＡＰＴＵＲＥＣＬ
Ｋに実行を開始させる。クロックサイクルＭＣＬＯＣＫ
４の始めで、データ出力ビットＤＯＢ１はデータ入力10
ａ上に存在し、前回のテストの結果として生じた出力で
ある。クロックサイクルＭＣＬＯＣＫ４の始めで、ＴＡ
Ｐコントローラは状態Ｓ３からSHIFT状態Ｓ４に移行す
るので、捕捉動作は前述と同様に実行される。
【００３０】図３を参照して、クロックサイクルＭＣＬ
ＯＣＫ４の始めの、捕捉クロック信号ＣＡＰＴＵＲＥＣ
ＬＫの立ち下がりエッジ201 でデータ出力ビットＤＯＢ
１が捕捉ハーフラッチ56ａの出力ノード67ａ上にラッチ
される。この動作の間、マルチプレクサ26ａは、ライン
62ａ上のその出力がライン10ａ上のＤＡＴＡＩＮ信号と
して接続されるように制御信号ＴＡＰＣＯＮＴＲＯＬ１
によって制御される。クロックサイクルＭＣＬＯＣＫ４
の間、ＴＡＰコントローラはSHIFT 状態Ｓ４にある。ク
ロックサイクルＭＣＬＯＣＫ４の次の半分の間、解放ク
ロック信号ＲＥＬＥＡＳＥＣＬＫ（図３に示されていな
い）が、ノード67ａのデータ出力ビットＤＯＢ１がライ
ン14ｂ上のＳＣＡＮＯＵＴ信号として現れるように解放
ハーフラッチ60ａに与えられる。
ＯＣＫ４の始めの、捕捉クロック信号ＣＡＰＴＵＲＥＣ
ＬＫの立ち下がりエッジ201 でデータ出力ビットＤＯＢ
１が捕捉ハーフラッチ56ａの出力ノード67ａ上にラッチ
される。この動作の間、マルチプレクサ26ａは、ライン
62ａ上のその出力がライン10ａ上のＤＡＴＡＩＮ信号と
して接続されるように制御信号ＴＡＰＣＯＮＴＲＯＬ１
によって制御される。クロックサイクルＭＣＬＯＣＫ４
の間、ＴＡＰコントローラはSHIFT 状態Ｓ４にある。ク
ロックサイクルＭＣＬＯＣＫ４の次の半分の間、解放ク
ロック信号ＲＥＬＥＡＳＥＣＬＫ（図３に示されていな
い）が、ノード67ａのデータ出力ビットＤＯＢ１がライ
ン14ｂ上のＳＣＡＮＯＵＴ信号として現れるように解放
ハーフラッチ60ａに与えられる。
【００３１】SHIFT 状態Ｓ４で、テストデータビットは
ライン14ａ上のＳＣＡＮＩＮ信号として現れると、最初
のテストデータビットは、クロックサイクルＭＣＬＯＣ
Ｋ４の開始直後ライン14ａ上に配列されるビットＴＤＢ
１で表される。クロックサイクルＭＣＬＯＣＫ４におけ
るＣＡＰＴＵＲＥＣＬＫ信号の立ち上がりエッジ200
で、捕捉ハーフラッチ56ａはデータ転送状態を選択す
る。この後すぐに、マルチプレクサ26ａがライン62ａ上
のその出力をＳＣＡＮＩＮ信号ライン14ａ上のその入力
に接続するように、エッジ202 で示されるようにライン
34上の信号ＴＡＰＣＯＮＴＲＯＬ１は状態を変化する。
このため、テストデータビットＴＤＢ１は内部ノード67
ａ上に現れる。次のクロックサイクルＭＣＬＯＣＫ５の
始めで捕捉クロックＣＡＰＴＵＲＥＣＬＫの立ち下がり
エッジ204 で、この例では、ＴＡＰコントローラは、２
番目のテストデータビットＴＤＢ２をスキャンできるよ
うにSHIFT 状態を維持する。クロックサイクルＭＣＬＯ
ＣＫ５の開始直後に、ライン72上の解放クロックＲＥＬ
ＥＡＳＥＣＬＫは、最初のテストデータビットＴＤＢ１
がＳＣＡＮＯＵＴとして信号ライン14ｂに現れるように
ハーフラッチ60ａをクロックする。従って、ＴＡＰコン
トローラは、必要なテストデータビット全てをシフトす
るために要求されるのと同じ数のＴＡＰコントローラの
クロックサイクルの間、SHIFT 状態Ｓ４に維持されるこ
とは明らかである。
ライン14ａ上のＳＣＡＮＩＮ信号として現れると、最初
のテストデータビットは、クロックサイクルＭＣＬＯＣ
Ｋ４の開始直後ライン14ａ上に配列されるビットＴＤＢ
１で表される。クロックサイクルＭＣＬＯＣＫ４におけ
るＣＡＰＴＵＲＥＣＬＫ信号の立ち上がりエッジ200
で、捕捉ハーフラッチ56ａはデータ転送状態を選択す
る。この後すぐに、マルチプレクサ26ａがライン62ａ上
のその出力をＳＣＡＮＩＮ信号ライン14ａ上のその入力
に接続するように、エッジ202 で示されるようにライン
34上の信号ＴＡＰＣＯＮＴＲＯＬ１は状態を変化する。
このため、テストデータビットＴＤＢ１は内部ノード67
ａ上に現れる。次のクロックサイクルＭＣＬＯＣＫ５の
始めで捕捉クロックＣＡＰＴＵＲＥＣＬＫの立ち下がり
エッジ204 で、この例では、ＴＡＰコントローラは、２
番目のテストデータビットＴＤＢ２をスキャンできるよ
うにSHIFT 状態を維持する。クロックサイクルＭＣＬＯ
ＣＫ５の開始直後に、ライン72上の解放クロックＲＥＬ
ＥＡＳＥＣＬＫは、最初のテストデータビットＴＤＢ１
がＳＣＡＮＯＵＴとして信号ライン14ｂに現れるように
ハーフラッチ60ａをクロックする。従って、ＴＡＰコン
トローラは、必要なテストデータビット全てをシフトす
るために要求されるのと同じ数のＴＡＰコントローラの
クロックサイクルの間、SHIFT 状態Ｓ４に維持されるこ
とは明らかである。
【００３２】この例では２つのテストデータビットがク
ロックされるだけであり、前述したようにテストデータ
ビットＴＤＢ１がクロックサイクルＭＣＬＯＣＫ４の間
にシフトされたと同様に、クロックサイクルＭＣＬＯＣ
Ｋ５の間で、２番目のテストデータビットＴＤＢ２が一
列にスキャン上に配列され、回路内にシフトされる。ク
ロックＭＣＬＯＣＫ６の始めで、ＴＡＰコントローラは
EXIT１状態Ｓ５に入る。そして、捕捉クロックはローと
なり、捕捉ハーフラッチ56ａがデータ保持状態に維持さ
れ、テストデータビットＴＤＢ２が内部ノード67ａ上に
維持されるようにローに維持される。サイクルＭＣＬＯ
ＣＫ６の開始直後、テストデータビットＴＤＢ２もまた
ライン14ｂ上にＳＣＡＮＯＵＴ信号として現れるよう
に、クロック信号ＲＥＬＥＡＳＥＣＬＫは解放ハーフラ
ッチ60ａをクロックする。ＭＣＬＯＣＫ６の間、マルチ
プレクサ26ａが再度ライン62ａ上のその出力をライン10
ａ上のその入力に接続するように、ライン34上の制御信
号ＴＡＰＣＯＮＴＲＯＬ１も、また、エッジ206 で状態
を変化する。
ロックされるだけであり、前述したようにテストデータ
ビットＴＤＢ１がクロックサイクルＭＣＬＯＣＫ４の間
にシフトされたと同様に、クロックサイクルＭＣＬＯＣ
Ｋ５の間で、２番目のテストデータビットＴＤＢ２が一
列にスキャン上に配列され、回路内にシフトされる。ク
ロックＭＣＬＯＣＫ６の始めで、ＴＡＰコントローラは
EXIT１状態Ｓ５に入る。そして、捕捉クロックはローと
なり、捕捉ハーフラッチ56ａがデータ保持状態に維持さ
れ、テストデータビットＴＤＢ２が内部ノード67ａ上に
維持されるようにローに維持される。サイクルＭＣＬＯ
ＣＫ６の開始直後、テストデータビットＴＤＢ２もまた
ライン14ｂ上にＳＣＡＮＯＵＴ信号として現れるよう
に、クロック信号ＲＥＬＥＡＳＥＣＬＫは解放ハーフラ
ッチ60ａをクロックする。ＭＣＬＯＣＫ６の間、マルチ
プレクサ26ａが再度ライン62ａ上のその出力をライン10
ａ上のその入力に接続するように、ライン34上の制御信
号ＴＡＰＣＯＮＴＲＯＬ１も、また、エッジ206 で状態
を変化する。
【００３３】クロックサイクルＭＣＬＯＣＫ７の始め
で、ＴＡＰコントローラはUPDATE状態Ｓ８に入る。ＴＡ
ＰコントローラがUPDATE状態Ｓ８にある間のクロックサ
イクルＭＣＬＯＣＫ７の終わりで、ＴＡＰコントローラ
は、ライン74上のクロック信号ＵＰＤＡＴＥＣＬＫのエ
ッジ208 と210 を発生することにより、内部ノード67ａ
上のテストデータビットＴＤＢ２を信号ＤＡＴＡＯＵＴ
としてライン８ａ上にラッチして、ハーフラッチ58ａを
データ転送状態に置いた後、データ保持状態に置くの
で、信号ライン８ａはそこにラッチされたテストデータ
ビットＴＤＢ２を持つ。テストデータビットＴＤＢ２の
ラッチは、ＴＡＰコントローラがRUN-TEST-IDLE 状態Ｓ
１に再度入った後クロックサイクルＭＣＬＯＣＫ８の間
のエッジ210で起こる。同じ連続動作が再度実行される
と、次の捕捉動作は、信号ＤＡＴＡＩＮとしてライン10
ａ上に出力されたデータを捕捉し、このことは、組合せ
論理回路５に入力される他のテストデータビットＴＤＢ
２（また、他のスキャンラッチからの同様のテストデー
タビット）の論理結果である。
で、ＴＡＰコントローラはUPDATE状態Ｓ８に入る。ＴＡ
ＰコントローラがUPDATE状態Ｓ８にある間のクロックサ
イクルＭＣＬＯＣＫ７の終わりで、ＴＡＰコントローラ
は、ライン74上のクロック信号ＵＰＤＡＴＥＣＬＫのエ
ッジ208 と210 を発生することにより、内部ノード67ａ
上のテストデータビットＴＤＢ２を信号ＤＡＴＡＯＵＴ
としてライン８ａ上にラッチして、ハーフラッチ58ａを
データ転送状態に置いた後、データ保持状態に置くの
で、信号ライン８ａはそこにラッチされたテストデータ
ビットＴＤＢ２を持つ。テストデータビットＴＤＢ２の
ラッチは、ＴＡＰコントローラがRUN-TEST-IDLE 状態Ｓ
１に再度入った後クロックサイクルＭＣＬＯＣＫ８の間
のエッジ210で起こる。同じ連続動作が再度実行される
と、次の捕捉動作は、信号ＤＡＴＡＩＮとしてライン10
ａ上に出力されたデータを捕捉し、このことは、組合せ
論理回路５に入力される他のテストデータビットＴＤＢ
２（また、他のスキャンラッチからの同様のテストデー
タビット）の論理結果である。
【００３４】通常の機能動作の間、組合せ論理回路から
のライン10ａ上のデータは、ライン70上のクロック信号
ＣＡＰＴＵＲＥＣＬＫで捕捉ハーフラッチをクロック
し、続いてライン74上のクロック信号ＵＰＤＡＴＥＣＬ
Ｋで更新ハーフラッチ58ａをクロックすることで、ＤＡ
ＴＡＯＵＴ信号ライン８ａに進む。フルラッチとして動
作するために捕捉ハーフラッチを更新ハーフラッチ58ａ
或いは解放ハーフラッチ60ａのどちらかと組合せて、特
別の機能を実行することは容易にわかる。シフト動作
（スキャンイン或いはスキャンアウト）の間、更新ハー
フラッチ58ａは、その出力が変化しないようにデータ保
持状態に保持されることは言うまでもない。従って、本
発明はハードウエアの減少を要求されるが、シフト動作
中に変化しない機能データ出力を持つことで、ＩＥＥＥ
Ｓｔａｎｄａｒｄ １１４９．１−１９９０で特定さ
れた状態シーケンスによる境界スキャンテストを実行す
るために使用できるスキャンテスト回路を提供する。更
に、必要なクロック信号のシーケンスは先行技術のもの
よりも簡単である。
のライン10ａ上のデータは、ライン70上のクロック信号
ＣＡＰＴＵＲＥＣＬＫで捕捉ハーフラッチをクロック
し、続いてライン74上のクロック信号ＵＰＤＡＴＥＣＬ
Ｋで更新ハーフラッチ58ａをクロックすることで、ＤＡ
ＴＡＯＵＴ信号ライン８ａに進む。フルラッチとして動
作するために捕捉ハーフラッチを更新ハーフラッチ58ａ
或いは解放ハーフラッチ60ａのどちらかと組合せて、特
別の機能を実行することは容易にわかる。シフト動作
（スキャンイン或いはスキャンアウト）の間、更新ハー
フラッチ58ａは、その出力が変化しないようにデータ保
持状態に保持されることは言うまでもない。従って、本
発明はハードウエアの減少を要求されるが、シフト動作
中に変化しない機能データ出力を持つことで、ＩＥＥＥ
Ｓｔａｎｄａｒｄ １１４９．１−１９９０で特定さ
れた状態シーケンスによる境界スキャンテストを実行す
るために使用できるスキャンテスト回路を提供する。更
に、必要なクロック信号のシーケンスは先行技術のもの
よりも簡単である。
【００３５】図２の回路は、所謂“性能テスト" を実行
させることにおいて、図17の従来回路よりも優れた別の
効果を提供する。構造テストは、特定の残存する一連の
入力に対する出力の論理的正確さの決定に限定される。
また、機能論理回路４内の組合せ論理のタイミング状況
をテストすることが望まれる。性能テストにより、組合
せ論理の構造の性能（論理機能の性能よりは）をテスト
することができる。性能テストを実行するためには、１
組の高感度ビットで組合せ論理の入力の感度を高め、組
合せ論理の出力を処理する必要がある。その後、入力を
一連の活性ビットに変化させる。出力を高感度入力に応
答して設定される値から活性入力に応答して設定される
値に変化させるのに要する時間は、回路性能の尺度であ
る。このようなテストが本発明による図２の回路を用い
てどのように実行されるかを次に説明する。
させることにおいて、図17の従来回路よりも優れた別の
効果を提供する。構造テストは、特定の残存する一連の
入力に対する出力の論理的正確さの決定に限定される。
また、機能論理回路４内の組合せ論理のタイミング状況
をテストすることが望まれる。性能テストにより、組合
せ論理の構造の性能（論理機能の性能よりは）をテスト
することができる。性能テストを実行するためには、１
組の高感度ビットで組合せ論理の入力の感度を高め、組
合せ論理の出力を処理する必要がある。その後、入力を
一連の活性ビットに変化させる。出力を高感度入力に応
答して設定される値から活性入力に応答して設定される
値に変化させるのに要する時間は、回路性能の尺度であ
る。このようなテストが本発明による図２の回路を用い
てどのように実行されるかを次に説明する。
【００３６】図18の状態図によれば、ＴＡＰコントロー
ラが状態Ｓ８にある時間に、更新動作が実行された後、
状態Ｓ３でその結果を捕捉するために捕捉動作が実行さ
れるまで、ＴＡＰコントローラクロックの２つのクロッ
クサイクルが経過しなければならないことは明らかであ
る。回路動作速度が設計の制約条件の範囲内であること
を検査するために、入力が活性化された後に素早くその
結果を捕捉できることが性能テストの特質である。この
ように、性能テストは、捕捉が更新後のクロックサイク
ルで生じるように構成される。図１又は図２の本発明の
回路を用いて、図４に示すように、状態図を性能テスト
ができるように修正できる。性能テストは、上述したＴ
ＡＰコントローラ12を使用して、図18の状態図を、単
に、図４に示すように各状態で実行できる動作を修正す
ることで実行できる。次の状態との間の移行は同じまま
である。
ラが状態Ｓ８にある時間に、更新動作が実行された後、
状態Ｓ３でその結果を捕捉するために捕捉動作が実行さ
れるまで、ＴＡＰコントローラクロックの２つのクロッ
クサイクルが経過しなければならないことは明らかであ
る。回路動作速度が設計の制約条件の範囲内であること
を検査するために、入力が活性化された後に素早くその
結果を捕捉できることが性能テストの特質である。この
ように、性能テストは、捕捉が更新後のクロックサイク
ルで生じるように構成される。図１又は図２の本発明の
回路を用いて、図４に示すように、状態図を性能テスト
ができるように修正できる。性能テストは、上述したＴ
ＡＰコントローラ12を使用して、図18の状態図を、単
に、図４に示すように各状態で実行できる動作を修正す
ることで実行できる。次の状態との間の移行は同じまま
である。
【００３７】図５は、性能テストを実行する図２のスキ
ャンテスト回路の制御タイミング図を示す。本発明によ
る性能テストを図２，４及び５を参照して述べる。ＴＡ
Ｐコントローラ12は、構造テストに対抗するものとして
の性能テストを実行するための設定前にSELECT-SCAN 状
態Ｓ２にあると考えられる。ＭＣＬＯＣＫは前述したよ
うにＴＡＰコントローラのクロックを示す。ＭＣＬＯＣ
Ｋの最初のクロックサイクルＭＣＬＯＣＫＮで、EXIT0
状態Ｓ３に入り、それから、マスタクロックの次のクロ
ックサイクルＭＣＬＯＣＫＮ＋１で、SHIFT 状態Ｓ４に
入る。この状態で、マルチプレクサは、エッジ221 で示
すようにＴＡＰＣＯＮＴＲＯＬ１の状態変化によってＳ
ＣＡＮＩＮのライン14ａに接続される。シフト動作は、
捕捉ハーフラッチ56ａをクロックすることで実行され、
その後、スキャンラッチのチェーン内の全ての高感度ビ
ットをクロックするために必要な同数のクロックサイク
ルで、解放ハーフラッチ60ａをクロックすることで実行
される。これらの高感度ビットはＳＢ１，ＳＢ２として
示される。この動作中、捕捉ハーフラッチ56ａと解放ハ
ーフラッチ60ａは、ライン70上のクロック信号ＣＡＰＴ
ＵＲＥＣＬＫとライン72上のクロック信号ＲＥＬＥＡＳ
ＥＣＬＫによってそれぞれクロックされる。捕捉ハーフ
ラッチのクロッキングは、ライン67ａ上の内部ノード上
に高感度ビットＳＢ１を配置する。解放ハーフラッチの
クロッキングは、ＳＣＡＮＯＵＴライン14ｂ上に高感度
ビットＳＢ１を配置する。ビットＳＢ２は同様の方法で
シフトされる。最終のシフトクロックサイクルＭＣＬＯ
ＣＫＮ＋２において、高感度ビットＳＢ２はＳＣＡＮＩ
Ｎ信号として信号ライン14ａからＳＣＡＮＯＵＴ信号と
して信号ライン14ｂへシフトされる。クロックサイクル
ＭＣＬＯＣＫＮ＋２の最後で、ライン70上のＣＡＰＴＵ
ＲＥＣＬＫ信号は、エッジ220 で示すように、ローにな
り、捕捉ハーフラッチ56ａが、データ保持状態となるよ
うにローに維持される。ＲＥＬＥＡＳＥＣＬＫ信号はク
ロックを継続するが、内部ノード67ａ上の信号がラッチ
されるので、ライン14ｂ上の信号は変化しない。ＴＡＰ
コントローラは、その後、クロックサイクルＭＣＬＯＣ
ＫＮ＋３の間に、EXIT１状態Ｓ５に入り、クロックサイ
クルＭＣＬＯＣＫＮ＋４の間に、SHIFT - UPDATE状態Ｓ
６に入る。クロックサイクルＭＣＬＯＣＫＮ＋４の最後
で、ライン74上のＵＰＤＡＴＥＣＬＫ信号は、エッジ22
2 で示すように、ハイになり、内部ノード67ａ上の高感
度ビットＳＢ２を、ＤＡＴＡＯＵＴ信号としてライン８
ａ上に生じさせる。
ャンテスト回路の制御タイミング図を示す。本発明によ
る性能テストを図２，４及び５を参照して述べる。ＴＡ
Ｐコントローラ12は、構造テストに対抗するものとして
の性能テストを実行するための設定前にSELECT-SCAN 状
態Ｓ２にあると考えられる。ＭＣＬＯＣＫは前述したよ
うにＴＡＰコントローラのクロックを示す。ＭＣＬＯＣ
Ｋの最初のクロックサイクルＭＣＬＯＣＫＮで、EXIT0
状態Ｓ３に入り、それから、マスタクロックの次のクロ
ックサイクルＭＣＬＯＣＫＮ＋１で、SHIFT 状態Ｓ４に
入る。この状態で、マルチプレクサは、エッジ221 で示
すようにＴＡＰＣＯＮＴＲＯＬ１の状態変化によってＳ
ＣＡＮＩＮのライン14ａに接続される。シフト動作は、
捕捉ハーフラッチ56ａをクロックすることで実行され、
その後、スキャンラッチのチェーン内の全ての高感度ビ
ットをクロックするために必要な同数のクロックサイク
ルで、解放ハーフラッチ60ａをクロックすることで実行
される。これらの高感度ビットはＳＢ１，ＳＢ２として
示される。この動作中、捕捉ハーフラッチ56ａと解放ハ
ーフラッチ60ａは、ライン70上のクロック信号ＣＡＰＴ
ＵＲＥＣＬＫとライン72上のクロック信号ＲＥＬＥＡＳ
ＥＣＬＫによってそれぞれクロックされる。捕捉ハーフ
ラッチのクロッキングは、ライン67ａ上の内部ノード上
に高感度ビットＳＢ１を配置する。解放ハーフラッチの
クロッキングは、ＳＣＡＮＯＵＴライン14ｂ上に高感度
ビットＳＢ１を配置する。ビットＳＢ２は同様の方法で
シフトされる。最終のシフトクロックサイクルＭＣＬＯ
ＣＫＮ＋２において、高感度ビットＳＢ２はＳＣＡＮＩ
Ｎ信号として信号ライン14ａからＳＣＡＮＯＵＴ信号と
して信号ライン14ｂへシフトされる。クロックサイクル
ＭＣＬＯＣＫＮ＋２の最後で、ライン70上のＣＡＰＴＵ
ＲＥＣＬＫ信号は、エッジ220 で示すように、ローにな
り、捕捉ハーフラッチ56ａが、データ保持状態となるよ
うにローに維持される。ＲＥＬＥＡＳＥＣＬＫ信号はク
ロックを継続するが、内部ノード67ａ上の信号がラッチ
されるので、ライン14ｂ上の信号は変化しない。ＴＡＰ
コントローラは、その後、クロックサイクルＭＣＬＯＣ
ＫＮ＋３の間に、EXIT１状態Ｓ５に入り、クロックサイ
クルＭＣＬＯＣＫＮ＋４の間に、SHIFT - UPDATE状態Ｓ
６に入る。クロックサイクルＭＣＬＯＣＫＮ＋４の最後
で、ライン74上のＵＰＤＡＴＥＣＬＫ信号は、エッジ22
2 で示すように、ハイになり、内部ノード67ａ上の高感
度ビットＳＢ２を、ＤＡＴＡＯＵＴ信号としてライン８
ａ上に生じさせる。
【００３８】クロックサイクルＭＣＬＯＣＫＮ＋４の最
後でＵＰＤＡＴＥＣＬＫ信号がハイになった後、ＴＡＰ
コントローラはCAPTURE 状態Ｓ７に入る。この段階で、
CAPTURE 状態の動作は、捕捉される結果が未だ発生して
いないので重要ではない。しかし、CAPTURE 状態Ｓ７の
間に、ライン10ａ上の信号ＤＡＴＡＩＮは、ＤＡＴＡＯ
ＵＴ信号ライン８ａ上に配置された高感度ビットＳＢ２
に応答して状態を変化する。
後でＵＰＤＡＴＥＣＬＫ信号がハイになった後、ＴＡＰ
コントローラはCAPTURE 状態Ｓ７に入る。この段階で、
CAPTURE 状態の動作は、捕捉される結果が未だ発生して
いないので重要ではない。しかし、CAPTURE 状態Ｓ７の
間に、ライン10ａ上の信号ＤＡＴＡＩＮは、ＤＡＴＡＯ
ＵＴ信号ライン８ａ上に配置された高感度ビットＳＢ２
に応答して状態を変化する。
【００３９】そして、ＴＡＰコントローラは、CAPTURE
状態Ｓ７からSHIFT 状態Ｓ４に戻り、同じシーケンス動
作を実行する。しかし、クロックサイクルＭＣＬＯＣＫ
Ｎ＋１とＭＣＬＯＣＫＮ＋２の間のSHIFT 状態Ｓ４にお
けるこの時、活性ビットＡＢ１，ＡＢ２は、クロックサ
イクルＭＣＬＯＣＫＮ＋４の最後で、活性ビットＡＢ２
がライン８ａ上の信号ＤＡＴＡＯＵＴとなるようにシフ
トされる。これは、組合せ論理回路５を介して伝達され
た後、短い測定可能な時間遅れの後にＤＡＴＡＩＮ信号
ライン10ａ上で捕捉されなければならないＤＡＴＡＯＵ
Ｔライン８ａ上の高感度ビットＳＢ２から活性ビットＡ
Ｂ２への変化の結果である。
状態Ｓ７からSHIFT 状態Ｓ４に戻り、同じシーケンス動
作を実行する。しかし、クロックサイクルＭＣＬＯＣＫ
Ｎ＋１とＭＣＬＯＣＫＮ＋２の間のSHIFT 状態Ｓ４にお
けるこの時、活性ビットＡＢ１，ＡＢ２は、クロックサ
イクルＭＣＬＯＣＫＮ＋４の最後で、活性ビットＡＢ２
がライン８ａ上の信号ＤＡＴＡＯＵＴとなるようにシフ
トされる。これは、組合せ論理回路５を介して伝達され
た後、短い測定可能な時間遅れの後にＤＡＴＡＩＮ信号
ライン10ａ上で捕捉されなければならないＤＡＴＡＯＵ
Ｔライン８ａ上の高感度ビットＳＢ２から活性ビットＡ
Ｂ２への変化の結果である。
【００４０】次のクロックサイクルＭＣＬＯＣＫＮ＋５
の間に、ＴＡＰコントローラはCAPTURE 状態Ｓ７にあ
る。この状態で、マスタクロックＭＣＬＯＣＫのパルス
幅は、パルス幅ｄに減少する。また、アドバンスドクロ
ック信号ＡＤＶＡＮＣＥＣＬＫは、ＭＣＬＯＣＫの立ち
上がりエッジ235 から所定時間ｔの計測時間位置で立ち
上がりエッジ224 をもって生成される。減少したパルス
幅ｄは、タイミング測定には影響はない。活性ビットＡ
Ｂ２が組合せ論理へのライン８ａ上に配置された後の時
間に、ライン８ａ上の活性入力ビットＡＢ２から生じる
データ出力ビットＤＯＢがマルチプレクサ26ａへのライ
ン10ａ上で利用できる。ライン10ａは、ＭＣＬＯＣＫの
減少されたサイクルｄの立ち下がりエッジ226 でＴＡＰ
ＣＯＮＴＲＯＬ１の状態変化によりマルチプレクサに接
続される。マルチプレクサの状態変化は、ライン34の立
ち下がりエッジ228 によって表される。
の間に、ＴＡＰコントローラはCAPTURE 状態Ｓ７にあ
る。この状態で、マスタクロックＭＣＬＯＣＫのパルス
幅は、パルス幅ｄに減少する。また、アドバンスドクロ
ック信号ＡＤＶＡＮＣＥＣＬＫは、ＭＣＬＯＣＫの立ち
上がりエッジ235 から所定時間ｔの計測時間位置で立ち
上がりエッジ224 をもって生成される。減少したパルス
幅ｄは、タイミング測定には影響はない。活性ビットＡ
Ｂ２が組合せ論理へのライン８ａ上に配置された後の時
間に、ライン８ａ上の活性入力ビットＡＢ２から生じる
データ出力ビットＤＯＢがマルチプレクサ26ａへのライ
ン10ａ上で利用できる。ライン10ａは、ＭＣＬＯＣＫの
減少されたサイクルｄの立ち下がりエッジ226 でＴＡＰ
ＣＯＮＴＲＯＬ１の状態変化によりマルチプレクサに接
続される。マルチプレクサの状態変化は、ライン34の立
ち下がりエッジ228 によって表される。
【００４１】図５のクロッキングシーケンスの態様は、
クロックＭＣＬＯＣＫの立ち上がりエッジ235 から時間
ｔの捕捉期間におけるクロックＣＡＰＴＵＲＥＣＬＫの
立ち下がりエッジ232 を独立して生成するアドバンスド
クロックＡＤＶＡＮＣＥＣＬＫの設置である。これは、
捕捉サイクル内のマスタクロックＭＣＬＯＣＫに高周波
クロックを発生させることを不要にする。また、そのよ
うな高い周波数でＴＡＰコントローラをクロックするこ
とを避ける。
クロックＭＣＬＯＣＫの立ち上がりエッジ235 から時間
ｔの捕捉期間におけるクロックＣＡＰＴＵＲＥＣＬＫの
立ち下がりエッジ232 を独立して生成するアドバンスド
クロックＡＤＶＡＮＣＥＣＬＫの設置である。これは、
捕捉サイクル内のマスタクロックＭＣＬＯＣＫに高周波
クロックを発生させることを不要にする。また、そのよ
うな高い周波数でＴＡＰコントローラをクロックするこ
とを避ける。
【００４２】減少されたパルス幅ｄの目的は、減少され
たパルスの立ち下がりエッジ226 からライン70上のＣＡ
ＰＴＵＲＥＣＬＫ信号の立ち上がりエッジ230 を与える
だけである。従って、パルス幅ｄに要求されることは、
所定時間ｔよりも短くなければならない。ＣＡＰＴＵＲ
ＥＣＬＫはエッジ230 でハイになると、上述したように
アドバンスドクロック信号ＡＤＶＡＮＣＥＣＬＫの制御
下でエッジ232 でローとなる。
たパルスの立ち下がりエッジ226 からライン70上のＣＡ
ＰＴＵＲＥＣＬＫ信号の立ち上がりエッジ230 を与える
だけである。従って、パルス幅ｄに要求されることは、
所定時間ｔよりも短くなければならない。ＣＡＰＴＵＲ
ＥＣＬＫはエッジ230 でハイになると、上述したように
アドバンスドクロック信号ＡＤＶＡＮＣＥＣＬＫの制御
下でエッジ232 でローとなる。
【００４３】マルチプレクサが、ライン34上の立ち下が
りエッジ228 でスイッチされた後、ライン70上のＣＡＰ
ＴＵＲＥＣＬＫ信号は、エッジ230 で表されるようにハ
イになり、短時間の後に、データ出力ビットＤＯＢを内
部ノード67ａ上に現す。エッジ230 は、データ出力ビッ
トＤＯＢが配置される以前に生じるので、次のタイミン
グ測定において何の役割も果たさず、ＣＡＰＴＵＲＥＣ
ＬＫのエッジ232 でデータ出力ビットＤＯＢを捕捉する
と考えられる。捕捉クロック信号ＣＡＰＴＵＲＥＣＬＫ
がエッジ232 でローになったとき、捕捉ハーフラッチは
データ保持モードにあり、データ出力ビットＤＯＢは内
部ノード67ａに保持される。
りエッジ228 でスイッチされた後、ライン70上のＣＡＰ
ＴＵＲＥＣＬＫ信号は、エッジ230 で表されるようにハ
イになり、短時間の後に、データ出力ビットＤＯＢを内
部ノード67ａ上に現す。エッジ230 は、データ出力ビッ
トＤＯＢが配置される以前に生じるので、次のタイミン
グ測定において何の役割も果たさず、ＣＡＰＴＵＲＥＣ
ＬＫのエッジ232 でデータ出力ビットＤＯＢを捕捉する
と考えられる。捕捉クロック信号ＣＡＰＴＵＲＥＣＬＫ
がエッジ232 でローになったとき、捕捉ハーフラッチは
データ保持モードにあり、データ出力ビットＤＯＢは内
部ノード67ａに保持される。
【００４４】アドバンスドクロック信号ＡＤＶＡＮＣＥ
ＣＬＫは、また、ライン72上のＲＥＬＥＡＳＥＣＬＫ信
号の早い立ち上がりエッジ234 を与えるために使用され
る。エッジ234 でＲＥＬＥＡＳＥＣＬＫ信号がハイとな
った後、内部ノードに保持されたデータ出力ビットＤＯ
Ｂは、ＳＣＡＮＯＵＴ信号としてライン14ｂ上に現れ
る。しかし、この解放のタイミングは重要ではない。
ＣＬＫは、また、ライン72上のＲＥＬＥＡＳＥＣＬＫ信
号の早い立ち上がりエッジ234 を与えるために使用され
る。エッジ234 でＲＥＬＥＡＳＥＣＬＫ信号がハイとな
った後、内部ノードに保持されたデータ出力ビットＤＯ
Ｂは、ＳＣＡＮＯＵＴ信号としてライン14ｂ上に現れ
る。しかし、この解放のタイミングは重要ではない。
【００４５】ＴＡＰコントローラは、次のクロックサイ
クルＭＣＬＯＣＫＮ＋６で、SHIFT状態Ｓ４に再度入
る。新たな高感度或いは活性ビットＳＢ４／ＡＢ４，Ｓ
Ｂ５／ＡＢ５が、その後、ＳＣＡＮＩＮ信号ライン14ａ
上でシフトインされ、データ出力ビットＤＯＢがＳＣＡ
ＮＯＵＴ信号ライン14ｂ上でシフトアウトされる。スキ
ャンラッチのチェーンに与えられる高感度ビットパター
ンは、高感度と活性パターンの間の組合せ論理回路５の
入力の転送のクリティカルタイミング経路を活性化する
のが好ましい。性能テストのポイントは、組合せ論理回
路の入力８ａ，８ｂ等への活性入力ビットの配置とライ
ン10ａのデータ出力ビットの出現との間の時間を計測す
ることであることが容易に分かる。性能テストシーケン
スは、異なるタイミング経路を用いるために異なったパ
ターンで繰り返される。高感度の更新から対応する結果
の捕捉までの時間遅れは、捕捉状態における期間ｔであ
るということが分かる。この期間ｔは、特定の一連の入
力に対して更に正確な出力データを生じる可能な限り最
短の遅れを決定するように調整することができる。
クルＭＣＬＯＣＫＮ＋６で、SHIFT状態Ｓ４に再度入
る。新たな高感度或いは活性ビットＳＢ４／ＡＢ４，Ｓ
Ｂ５／ＡＢ５が、その後、ＳＣＡＮＩＮ信号ライン14ａ
上でシフトインされ、データ出力ビットＤＯＢがＳＣＡ
ＮＯＵＴ信号ライン14ｂ上でシフトアウトされる。スキ
ャンラッチのチェーンに与えられる高感度ビットパター
ンは、高感度と活性パターンの間の組合せ論理回路５の
入力の転送のクリティカルタイミング経路を活性化する
のが好ましい。性能テストのポイントは、組合せ論理回
路の入力８ａ，８ｂ等への活性入力ビットの配置とライ
ン10ａのデータ出力ビットの出現との間の時間を計測す
ることであることが容易に分かる。性能テストシーケン
スは、異なるタイミング経路を用いるために異なったパ
ターンで繰り返される。高感度の更新から対応する結果
の捕捉までの時間遅れは、捕捉状態における期間ｔであ
るということが分かる。この期間ｔは、特定の一連の入
力に対して更に正確な出力データを生じる可能な限り最
短の遅れを決定するように調整することができる。
【００４６】従って、図２に示すスキャンセルは、構造
テスト或いは性能テストのどちらかを実行することがで
きる。しかし、ある様相において、特に性能テストの実
行を無効にする性質を有する。第１に、３つのクロック
は、単一のクロックに比べて多くのパワー消費が要求さ
れる。第２に、３つのクロックが独立しているためクロ
ックツリー（引き出されたクロック）が分離し、性能テ
ストの正確さが低下する。これらの不都合を克服するた
め、与えられたクロック信号を効果的に導くために可能
な機能を組み入れた新たなハーフラッチが提供される。
これは、２つの直列な転送ゲートを使用し、クロック経
路にゲート機能を挿入し、或いは、記憶ノードを備えた
クロックゲート機能を合併する複雑なゲートを使用する
等の幾つかの方法で構成される。このようなハーフラッ
チを実行する他の方法は、当業者にとっては周知であ
る。
テスト或いは性能テストのどちらかを実行することがで
きる。しかし、ある様相において、特に性能テストの実
行を無効にする性質を有する。第１に、３つのクロック
は、単一のクロックに比べて多くのパワー消費が要求さ
れる。第２に、３つのクロックが独立しているためクロ
ックツリー（引き出されたクロック）が分離し、性能テ
ストの正確さが低下する。これらの不都合を克服するた
め、与えられたクロック信号を効果的に導くために可能
な機能を組み入れた新たなハーフラッチが提供される。
これは、２つの直列な転送ゲートを使用し、クロック経
路にゲート機能を挿入し、或いは、記憶ノードを備えた
クロックゲート機能を合併する複雑なゲートを使用する
等の幾つかの方法で構成される。このようなハーフラッ
チを実行する他の方法は、当業者にとっては周知であ
る。
【００４７】図６は、イネーブル入力を備えた転送ゲー
トＴＧＥと記憶ノードＳＮをそれぞれ持つ上述のタイプ
の２つのハーフラッチ82ａ，84ａで、解放と更新ハーフ
ラッチ58ａ，60ａを置き換えた図２の回路を示す。図６
の配置例は、パワー消費の減少とクロック信号ラインの
数の減少を導く全てのハーフラッチに与えられるクロッ
ク信号ＣＯＭＭＯＮＣＬＫを１つだけ必要とすること
で、図２の回路よりも優れている。捕捉ハーフラッチ56
ａは、解放ハーフラッチ84ａと更新ハーフラッチ82ａに
与えられるクロック信号の否定信号を受信する。クロッ
ク信号が１つだけであるので、正確な性能テストを導く
クロックツリーが１つだけである。
トＴＧＥと記憶ノードＳＮをそれぞれ持つ上述のタイプ
の２つのハーフラッチ82ａ，84ａで、解放と更新ハーフ
ラッチ58ａ，60ａを置き換えた図２の回路を示す。図６
の配置例は、パワー消費の減少とクロック信号ラインの
数の減少を導く全てのハーフラッチに与えられるクロッ
ク信号ＣＯＭＭＯＮＣＬＫを１つだけ必要とすること
で、図２の回路よりも優れている。捕捉ハーフラッチ56
ａは、解放ハーフラッチ84ａと更新ハーフラッチ82ａに
与えられるクロック信号の否定信号を受信する。クロッ
ク信号が１つだけであるので、正確な性能テストを導く
クロックツリーが１つだけである。
【００４８】別の制御信号ＴＡＰＣＯＮＴＲＯＬ３が、
解放ハーフラッチ84ａに与えられ、そして、否定され
て、更新ハーフラッチ82ａに与えられる。２つの制御信
号ＴＡＰＣＯＮＴＲＯＬ１とＴＡＰＣＯＮＴＲＯＬ３
は、ＴＡＰコントローラ内部から発生し、通常の機能動
作の間、不活性である。ＩＣ２の通常の機能動作では、
制御信号ＴＡＰＣＯＮＴＲＯＬ１はローであり、制御信
号ＴＡＰＣＯＮＴＲＯＬ３はローである。更新動作（本
質的にシフトに合体する）の間、ＴＡＰＣＯＮＴＲＯＬ
１はハイであり、ＴＡＰＣＯＮＴＲＯＬ３はローであ
る。捕捉動作（本質的にシフトに合体する）の間、ＴＡ
ＰＣＯＮＴＲＯＬ１はローであり、ＴＡＰＣＯＮＴＲＯ
Ｌ３はハイである。シフト動作（スキャンイン或いはス
キャンアウト）の間、ＴＡＰＣＯＮＴＲＯＬ１はハイで
あり、ＴＡＰＣＯＮＴＲＯＬ３はハイである。加えて、
非同期の更新動作（固有のシフトを持たない）は、クロ
ックＣＯＭＭＯＮＣＬＫがハイに保たれている間達成さ
れ、そして、後述のように、立ち下がりエッジがＴＡＰ
ＣＯＮＴＲＯＬ３に発生する。
解放ハーフラッチ84ａに与えられ、そして、否定され
て、更新ハーフラッチ82ａに与えられる。２つの制御信
号ＴＡＰＣＯＮＴＲＯＬ１とＴＡＰＣＯＮＴＲＯＬ３
は、ＴＡＰコントローラ内部から発生し、通常の機能動
作の間、不活性である。ＩＣ２の通常の機能動作では、
制御信号ＴＡＰＣＯＮＴＲＯＬ１はローであり、制御信
号ＴＡＰＣＯＮＴＲＯＬ３はローである。更新動作（本
質的にシフトに合体する）の間、ＴＡＰＣＯＮＴＲＯＬ
１はハイであり、ＴＡＰＣＯＮＴＲＯＬ３はローであ
る。捕捉動作（本質的にシフトに合体する）の間、ＴＡ
ＰＣＯＮＴＲＯＬ１はローであり、ＴＡＰＣＯＮＴＲＯ
Ｌ３はハイである。シフト動作（スキャンイン或いはス
キャンアウト）の間、ＴＡＰＣＯＮＴＲＯＬ１はハイで
あり、ＴＡＰＣＯＮＴＲＯＬ３はハイである。加えて、
非同期の更新動作（固有のシフトを持たない）は、クロ
ックＣＯＭＭＯＮＣＬＫがハイに保たれている間達成さ
れ、そして、後述のように、立ち下がりエッジがＴＡＰ
ＣＯＮＴＲＯＬ３に発生する。
【００４９】図７は構造テストを実行するための図６の
回路のタイミング図を示す。また、図18の状態図を参照
する。マスタクロックＭＣＬＯＣＫのクロックサイクル
ＭＣＬＯＣＫ０の始めで、ＴＡＰコントローラはRESET
状態Ｓ０にある。クロックサイクルＭＣＬＯＣＫ０の最
後で、信号ＡＣＴＩＶＡＴＥ ＴＥＳＴはハイになるの
で、ＴＡＰコントローラ12の次のクロックサイクルＭＣ
ＬＯＣＫ１で、RUN-TEST-IDLE 状態Ｓ１に入り、その
後、次のクロックサイクルＭＣＬＯＣＫ２でSELECT-SCA
N 状態Ｓ２に入る。クロックサイクルＭＣＬＯＣＫ３の
始めで、CAPTURE 状態Ｓ３（固有のシフトを持つ）に入
り、テストクロックイネーブル信号ＴＥＳＴＣＬＫＥＮ
がハイにセットされる。これは、ライン86上の共通クロ
ックＣＯＭＭＯＮＣＬＫの実行を開始させる。クロック
サイクルＭＣＬＯＣＫ４の始めで、データ出力ビットＤ
ＯＢ１がデータ入力10ａに存在し、これは、前回テスト
から出力された結果である。クロックサイクルＭＣＬＯ
ＣＫ４の始めで、ＴＡＰコントローラが状態Ｓ３からSH
IFT 状態Ｓ４に移行するので、捕捉動作が実行され、ラ
イン90ａ上に捕捉されたビットは、また、ＳＣＡＮＯＵ
Ｔライン14ａにシフトされる。このシフト動作はクロッ
クサイクルＭＣＬＯＣＫ３の捕捉動作によって生じる
が、その影響は次のクロックサイクルＭＣＬＯＣＫ４ま
で実際には見られない。
回路のタイミング図を示す。また、図18の状態図を参照
する。マスタクロックＭＣＬＯＣＫのクロックサイクル
ＭＣＬＯＣＫ０の始めで、ＴＡＰコントローラはRESET
状態Ｓ０にある。クロックサイクルＭＣＬＯＣＫ０の最
後で、信号ＡＣＴＩＶＡＴＥ ＴＥＳＴはハイになるの
で、ＴＡＰコントローラ12の次のクロックサイクルＭＣ
ＬＯＣＫ１で、RUN-TEST-IDLE 状態Ｓ１に入り、その
後、次のクロックサイクルＭＣＬＯＣＫ２でSELECT-SCA
N 状態Ｓ２に入る。クロックサイクルＭＣＬＯＣＫ３の
始めで、CAPTURE 状態Ｓ３（固有のシフトを持つ）に入
り、テストクロックイネーブル信号ＴＥＳＴＣＬＫＥＮ
がハイにセットされる。これは、ライン86上の共通クロ
ックＣＯＭＭＯＮＣＬＫの実行を開始させる。クロック
サイクルＭＣＬＯＣＫ４の始めで、データ出力ビットＤ
ＯＢ１がデータ入力10ａに存在し、これは、前回テスト
から出力された結果である。クロックサイクルＭＣＬＯ
ＣＫ４の始めで、ＴＡＰコントローラが状態Ｓ３からSH
IFT 状態Ｓ４に移行するので、捕捉動作が実行され、ラ
イン90ａ上に捕捉されたビットは、また、ＳＣＡＮＯＵ
Ｔライン14ａにシフトされる。このシフト動作はクロッ
クサイクルＭＣＬＯＣＫ３の捕捉動作によって生じる
が、その影響は次のクロックサイクルＭＣＬＯＣＫ４ま
で実際には見られない。
【００５０】この時点まで、制御信号ＴＡＰＣＯＮＴＲ
ＯＬ１は、入力10ａ上のデータをマルチプレクサ26ａの
出力に接続するためにローであり、制御信号ＴＡＰＣＯ
ＮＴＲＯＬ３は、解放ハーフラッチを使用可能にし、ま
た、データ保持状態に更新ハーフラッチを保持するため
にハイである。クロックＣＯＭＭＯＮＣＬＫがエッジ25
1 でローになった時、組合せ論理回路５の出力10ａ上の
データＤＯＢ１は動的に、内部ノード90ａ上に反射され
る。クロックＣＯＭＭＯＮＣＬＫの立ち上がりエッジ25
2 でＤＡＴＡＩＮ信号ライン10ａ上の現在のデータビッ
トは、捕捉されて、ライン90ａ上の内部ノード上に保持
される。同時に、解放ハーフラッチは、ＳＣＡＮＯＵＴ
信号ライン14ｂ上にノード90ａのデータＤＯＢ１を配置
することができる。ＣＯＭＭＯＮＣＬＫの立ち下がりエ
ッジ254 がＭＣＬＯＣＫ４の間で生じた時、ＳＣＡＮＯ
ＵＴライン14ｂの信号は保持或いは維持される。ＭＣＬ
ＯＣＫ４の間、制御信号ＴＡＰＣＯＮＴＲＯＬ１がエッ
ジ256 で示されるようにローからハイに切り換わり、そ
の結果としてマルチプレクサ26ａがＳＣＡＮＩＮ信号入
力ライン14ａ上に信号を入力する。結果として、２つの
クロックサイクルＭＣＬＯＣＫ４，５において、ＴＡＰ
コントローラがSHIFT 状態Ｓ４にあり、２つのスキャン
テスト値ＴＤＢ１，ＴＤＢ２が、引き続きＳＣＡＮＯＵ
Ｔ信号ライン14ｂ上にシフトされる。一般的に、図17に
関して上述のようにシフト状態にｎクロックサイクルが
あることが分かる。ＭＣＬＯＣＫ６の立ち上がりエッジ
で、EXIT１状態Ｓ５に入り、信号ＴＥＳＴＣＬＫＥＮが
ローになり、ＭＣＬＯＣＫの立ち下がりエッジで信号Ｔ
ＡＰＣＯＮＴＲＯＬ１が、エッジ258 で示すようにロー
になる。エッジ258 の位置は、影響がないので重要では
ないので、このエッジは、後続のどのサイクルにも位置
できる。ＭＣＬＯＣＫ７の間、更新ハーフラッチはロー
となるＴＡＰＣＯＮＴＲＯＬ３のエッジ260 で使用可能
となり、ノード90のテストデータビットＴＤＢ２が、組
合せ論理回路５への入力８ａに現れる。この時点で、ラ
イン86上のクロック信号ＣＯＭＭＯＮＣＬＫがハイなの
で、更新ハーフラッチは、使用可能であれば、データ転
送状態を選択することが明らかである。エッジ260 は、
マスタクロックＭＣＬＯＣＫのクロックエッジと同期し
ない。結果として、エッジ260 によって達成される更新
動作は非同期であり、この更新と関連する固有のシフト
動作はない。これは、“非同期更新”と呼ばれる。ＭＣ
ＬＯＣＫ８の間、RUN-TEST-IDLE 状態Ｓ１に入り、ＴＡ
ＰＣＯＮＴＲＯＬ３はエッジ262 でハイ状態に戻る。全
てのクリティカル動作は同期しており、信号ＴＡＰＣＯ
ＮＴＲＯＬ３がＭＣＬＯＣＫ７のエッジ260 でハイから
ローに変化する場合に起こる非同期の動作を除いては、
クロックＣＯＭＭＯＮＣＬＫの立ち上がりエッジで起こ
る。この非同期動作は、構造テストの間更新を行うため
のＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．１−１９９
０による状態図を使用可能とする図６の回路の重要な性
質である。構造テストモードにおいて、更新のタイミン
グはクリティカルでなく、出力ライン８ａ上の非同期変
化は重要ではない。
ＯＬ１は、入力10ａ上のデータをマルチプレクサ26ａの
出力に接続するためにローであり、制御信号ＴＡＰＣＯ
ＮＴＲＯＬ３は、解放ハーフラッチを使用可能にし、ま
た、データ保持状態に更新ハーフラッチを保持するため
にハイである。クロックＣＯＭＭＯＮＣＬＫがエッジ25
1 でローになった時、組合せ論理回路５の出力10ａ上の
データＤＯＢ１は動的に、内部ノード90ａ上に反射され
る。クロックＣＯＭＭＯＮＣＬＫの立ち上がりエッジ25
2 でＤＡＴＡＩＮ信号ライン10ａ上の現在のデータビッ
トは、捕捉されて、ライン90ａ上の内部ノード上に保持
される。同時に、解放ハーフラッチは、ＳＣＡＮＯＵＴ
信号ライン14ｂ上にノード90ａのデータＤＯＢ１を配置
することができる。ＣＯＭＭＯＮＣＬＫの立ち下がりエ
ッジ254 がＭＣＬＯＣＫ４の間で生じた時、ＳＣＡＮＯ
ＵＴライン14ｂの信号は保持或いは維持される。ＭＣＬ
ＯＣＫ４の間、制御信号ＴＡＰＣＯＮＴＲＯＬ１がエッ
ジ256 で示されるようにローからハイに切り換わり、そ
の結果としてマルチプレクサ26ａがＳＣＡＮＩＮ信号入
力ライン14ａ上に信号を入力する。結果として、２つの
クロックサイクルＭＣＬＯＣＫ４，５において、ＴＡＰ
コントローラがSHIFT 状態Ｓ４にあり、２つのスキャン
テスト値ＴＤＢ１，ＴＤＢ２が、引き続きＳＣＡＮＯＵ
Ｔ信号ライン14ｂ上にシフトされる。一般的に、図17に
関して上述のようにシフト状態にｎクロックサイクルが
あることが分かる。ＭＣＬＯＣＫ６の立ち上がりエッジ
で、EXIT１状態Ｓ５に入り、信号ＴＥＳＴＣＬＫＥＮが
ローになり、ＭＣＬＯＣＫの立ち下がりエッジで信号Ｔ
ＡＰＣＯＮＴＲＯＬ１が、エッジ258 で示すようにロー
になる。エッジ258 の位置は、影響がないので重要では
ないので、このエッジは、後続のどのサイクルにも位置
できる。ＭＣＬＯＣＫ７の間、更新ハーフラッチはロー
となるＴＡＰＣＯＮＴＲＯＬ３のエッジ260 で使用可能
となり、ノード90のテストデータビットＴＤＢ２が、組
合せ論理回路５への入力８ａに現れる。この時点で、ラ
イン86上のクロック信号ＣＯＭＭＯＮＣＬＫがハイなの
で、更新ハーフラッチは、使用可能であれば、データ転
送状態を選択することが明らかである。エッジ260 は、
マスタクロックＭＣＬＯＣＫのクロックエッジと同期し
ない。結果として、エッジ260 によって達成される更新
動作は非同期であり、この更新と関連する固有のシフト
動作はない。これは、“非同期更新”と呼ばれる。ＭＣ
ＬＯＣＫ８の間、RUN-TEST-IDLE 状態Ｓ１に入り、ＴＡ
ＰＣＯＮＴＲＯＬ３はエッジ262 でハイ状態に戻る。全
てのクリティカル動作は同期しており、信号ＴＡＰＣＯ
ＮＴＲＯＬ３がＭＣＬＯＣＫ７のエッジ260 でハイから
ローに変化する場合に起こる非同期の動作を除いては、
クロックＣＯＭＭＯＮＣＬＫの立ち上がりエッジで起こ
る。この非同期動作は、構造テストの間更新を行うため
のＩＥＥＥ Ｓｔａｎｄａｒｄ １１４９．１−１９９
０による状態図を使用可能とする図６の回路の重要な性
質である。構造テストモードにおいて、更新のタイミン
グはクリティカルでなく、出力ライン８ａ上の非同期変
化は重要ではない。
【００５１】図３と図９により、性能テスト中の図６の
回路の動作を図４の状態図を参照して説明する。図９
は、性能テストのクリティカルタイミング経路が生じる
間の図８のサイクルＭＣＬＯＣＫ５からＭＣＬＯＣＫ７
の拡大図である。図６の回路の動作は、性能テストが実
行される場合は図２の回路と同様であるので、共通要素
は説明しない。次に図２の回路のタイミングシーケンス
と図６の回路のタイミングシーケンスとの違いについて
説明する。
回路の動作を図４の状態図を参照して説明する。図９
は、性能テストのクリティカルタイミング経路が生じる
間の図８のサイクルＭＣＬＯＣＫ５からＭＣＬＯＣＫ７
の拡大図である。図６の回路の動作は、性能テストが実
行される場合は図２の回路と同様であるので、共通要素
は説明しない。次に図２の回路のタイミングシーケンス
と図６の回路のタイミングシーケンスとの違いについて
説明する。
【００５２】図９において、マスタクロックＭＣＬＯＣ
Ｋと基準クロックＡＤＶＡＮＣＥＣＬＫの組合せによっ
て生じる共通クロックＣＯＭＭＯＮＣＬＫのタイミング
を示す。更新機能の制御は、図８，９のように回路で異
なる。図８に示すように、信号ＴＡＰＣＯＮＴＲＯＬ３
は、ＴＡＰクロックサイクルＭＣＬＯＣＫＮ＋４におい
てＣＯＭＭＯＮＣＬＫの立ち下がりエッジで、エッジ27
0 で示すように、ハイからローに状態を変化する。これ
は、ＣＯＭＭＯＮＣＬＫが捕捉サイクルＭＣＬＯＣＫＮ
＋５の始めでハイになる時、更新ハーフラッチがデータ
転送状態になり、ノード90ａの入力上のビットをライン
８ａ上の出力へ転送することを意味する。これは、性能
テストのための活性入力ビットを提供する。制御信号Ｔ
ＡＰＣＯＮＴＲＯＬ３は、その後、更新ハーフラッチの
出力上のそのビットを保持するため、エッジ272 で示す
ように、ローからハイの状態に変化するので、その出力
がＣＯＭＭＯＮＣＬＫの後続のエッジ用に保持される。
Ｋと基準クロックＡＤＶＡＮＣＥＣＬＫの組合せによっ
て生じる共通クロックＣＯＭＭＯＮＣＬＫのタイミング
を示す。更新機能の制御は、図８，９のように回路で異
なる。図８に示すように、信号ＴＡＰＣＯＮＴＲＯＬ３
は、ＴＡＰクロックサイクルＭＣＬＯＣＫＮ＋４におい
てＣＯＭＭＯＮＣＬＫの立ち下がりエッジで、エッジ27
0 で示すように、ハイからローに状態を変化する。これ
は、ＣＯＭＭＯＮＣＬＫが捕捉サイクルＭＣＬＯＣＫＮ
＋５の始めでハイになる時、更新ハーフラッチがデータ
転送状態になり、ノード90ａの入力上のビットをライン
８ａ上の出力へ転送することを意味する。これは、性能
テストのための活性入力ビットを提供する。制御信号Ｔ
ＡＰＣＯＮＴＲＯＬ３は、その後、更新ハーフラッチの
出力上のそのビットを保持するため、エッジ272 で示す
ように、ローからハイの状態に変化するので、その出力
がＣＯＭＭＯＮＣＬＫの後続のエッジ用に保持される。
【００５３】活性入力ビットの結果としての機能論理回
路４からのデータ出力は、ライン86上のクロックＣＯＭ
ＭＯＮＣＬＫの立ち上がりエッジ273 で捕捉される。エ
ッジ273 のタイミングはアドバンスドクロック信号ＡＤ
ＶＡＮＣＥＣＬＫで制御される。機能論理の性能測定
は、図５を参照して述べたのと同様の方法で実行され
る。
路４からのデータ出力は、ライン86上のクロックＣＯＭ
ＭＯＮＣＬＫの立ち上がりエッジ273 で捕捉される。エ
ッジ273 のタイミングはアドバンスドクロック信号ＡＤ
ＶＡＮＣＥＣＬＫで制御される。機能論理の性能測定
は、図５を参照して述べたのと同様の方法で実行され
る。
【００５４】図９は、性能テストの原理をより明らかに
示す。矢印ｐは組合せ論理回路５を通過する伝播時間、
又は、入力ビットが高感度パターンから活性パターンに
変化する時のデータ出力が１つの状態から別の状態へ変
化するのにかかる時間を示す。上述したように、この時
間の測定は、ＭＣＬＯＣＫの立ち上がりエッジとＡＤＶ
ＡＮＣＥＣＬＫの立ち上がりエッジとの間の時間遅れｔ
の変更で得ることができる。
示す。矢印ｐは組合せ論理回路５を通過する伝播時間、
又は、入力ビットが高感度パターンから活性パターンに
変化する時のデータ出力が１つの状態から別の状態へ変
化するのにかかる時間を示す。上述したように、この時
間の測定は、ＭＣＬＯＣＫの立ち上がりエッジとＡＤＶ
ＡＮＣＥＣＬＫの立ち上がりエッジとの間の時間遅れｔ
の変更で得ることができる。
【００５５】アドバンスドクロック信号ＡＤＶＡＮＣＥ
ＣＬＫは、捕捉サイクルＭＣＬＯＣＫＮ＋５中の共通ク
ロック信号ＣＯＭＭＯＮＣＬＫの速度を増加するのに望
ましいので導入される。しかし、マスタクロックＭＣＬ
ＯＣＫに速いサイクルを導入することは望ましくない。
更に、共通クロック信号ＣＯＭＭＯＮＣＬＫが期間ＭＣ
ＬＯＣＫＮ＋５中で速いクロックサイクルを実行する
と、それはマスタクロックＭＣＬＯＣＫの次の立ち上が
りエッジのために禁止されなければならない。これら２
つのクロック間の同期が失われるならば、スキャンイン
或いはスキャンアウトされるテストビットのいくつかも
また失われる。従って、サイクルＭＣＬＯＣＫＮ＋６の
始めで、ＴＡＰコントローラは立ち上がりエッジを受信
するが、ＣＯＭＭＯＮＣＬＫ信号はエッジを発生しな
い。
ＣＬＫは、捕捉サイクルＭＣＬＯＣＫＮ＋５中の共通ク
ロック信号ＣＯＭＭＯＮＣＬＫの速度を増加するのに望
ましいので導入される。しかし、マスタクロックＭＣＬ
ＯＣＫに速いサイクルを導入することは望ましくない。
更に、共通クロック信号ＣＯＭＭＯＮＣＬＫが期間ＭＣ
ＬＯＣＫＮ＋５中で速いクロックサイクルを実行する
と、それはマスタクロックＭＣＬＯＣＫの次の立ち上が
りエッジのために禁止されなければならない。これら２
つのクロック間の同期が失われるならば、スキャンイン
或いはスキャンアウトされるテストビットのいくつかも
また失われる。従って、サイクルＭＣＬＯＣＫＮ＋６の
始めで、ＴＡＰコントローラは立ち上がりエッジを受信
するが、ＣＯＭＭＯＮＣＬＫ信号はエッジを発生しな
い。
【００５６】図10は、公知の回路の構成を用いた図６の
回路の構成例を示す。マルチプレクサ26ａは２つのＡＮ
Ｄゲート92，94とＮＯＲゲート122 からなる。ライン34
上の信号ＴＡＰＣＯＮＴＲＯＬ１は、直接ＡＮＤゲート
94に入力されるが、ＡＮＤゲート92の入力上で反転する
ことがわかる。ハーフラッチ56は、２つの相補形トラン
ジスタ96，98を含んで構成されるむパスゲートと強いイ
ンバータ100 ａと弱いインバータ100 ｂで構成された折
り返し構成のインバータ装置100 とからなる。ハーフラ
ッチ82は２つの相補形トランジスタ106 ，108 を含んで
構成されるパスゲート、一対の折り返し構成のインバー
タ116 及びインバータ118 を含む。折り返し構成のイン
バータ116 は強いインバータ116 ａと弱いインバータ11
6 ｂとを含んで構成される。ハーフラッチ84は２つの相
補形トランジスタ110 ，112 を含んで構成されるパスゲ
ート、一対の折り返し構成のインバータ114 及びインバ
ータ120 を含む。折り返し構成のインバータ114 は強い
インバータ114 ａと弱いインバータ114 ｂからなる。ハ
ーフラッチ82，84は更に相補形トランジスタ102 ，104
からなるパスゲートを共有する。
回路の構成例を示す。マルチプレクサ26ａは２つのＡＮ
Ｄゲート92，94とＮＯＲゲート122 からなる。ライン34
上の信号ＴＡＰＣＯＮＴＲＯＬ１は、直接ＡＮＤゲート
94に入力されるが、ＡＮＤゲート92の入力上で反転する
ことがわかる。ハーフラッチ56は、２つの相補形トラン
ジスタ96，98を含んで構成されるむパスゲートと強いイ
ンバータ100 ａと弱いインバータ100 ｂで構成された折
り返し構成のインバータ装置100 とからなる。ハーフラ
ッチ82は２つの相補形トランジスタ106 ，108 を含んで
構成されるパスゲート、一対の折り返し構成のインバー
タ116 及びインバータ118 を含む。折り返し構成のイン
バータ116 は強いインバータ116 ａと弱いインバータ11
6 ｂとを含んで構成される。ハーフラッチ84は２つの相
補形トランジスタ110 ，112 を含んで構成されるパスゲ
ート、一対の折り返し構成のインバータ114 及びインバ
ータ120 を含む。折り返し構成のインバータ114 は強い
インバータ114 ａと弱いインバータ114 ｂからなる。ハ
ーフラッチ82，84は更に相補形トランジスタ102 ，104
からなるパスゲートを共有する。
【００５７】図11は、本発明がどのように実施されるか
についての別の例を示す。図11は、図６の概略図で示し
たスキャンセルが、どのように実施されるかについての
例を示す。この例のスキャンセルは、入力段320 （図６
のマルチプレクサ26ａとラッチ56ａに略対応する）と、
出力段330 （図６のハーフラッチ82ａと84ａに略対応す
る）とかなる。図11に示された発明の実施例は、また、
２つのデータ入力の１つから機能選択を可能とする入力
段に付加的マルチプレクサを追加することにより、ま
た、同期式リセット機能を追加することにより、本発明
がどのように拡張できるかを示す。
についての別の例を示す。図11は、図６の概略図で示し
たスキャンセルが、どのように実施されるかについての
例を示す。この例のスキャンセルは、入力段320 （図６
のマルチプレクサ26ａとラッチ56ａに略対応する）と、
出力段330 （図６のハーフラッチ82ａと84ａに略対応す
る）とかなる。図11に示された発明の実施例は、また、
２つのデータ入力の１つから機能選択を可能とする入力
段に付加的マルチプレクサを追加することにより、ま
た、同期式リセット機能を追加することにより、本発明
がどのように拡張できるかを示す。
【００５８】入力段は、ライン310 ａ上の信号ＤＡＴＡ
ＩＮ１、ライン312 ａ上の信号ＤＡＴＡＩＮ２、ライン
314 ａ上の信号ＳＥＬＥＣＴＤＡＴＡＩＮ及びライン31
8 上の信号ＲＥＳＥＴと共に、ライン14ａ上の信号ＳＣ
ＡＮＩＮとライン34上の信号ＴＡＰＣＯＮＴＲＯＬ１を
受信する。本例は、２つのデータ入力ＤＡＴＡＩＮ１，
ＤＡＴＡＩＮ２を持つという点で、図６の回路と異な
る。しかし、１つのデータ入力だけを選択信号ＳＥＬＥ
ＣＴＤＡＴＡＩＮによっていつでも選択できる。ライン
318 上の信号ＲＥＳＥＴは、入力段320 をリセットする
ために用いられる。入力段320 は、出力段330 への入力
となるライン316 上の信号ＤＡＴＡを出力する。ライン
88上の信号ＴＡＰＣＯＮＴＲＯＬ３は、出力段への第２
の入力となる。出力段は、ライン８ａ上の信号ＤＡＴＡ
ＯＵＴ及びライン14ｂ上の信号ＳＣＡＮＯＵＴを出力す
る。入力段と出力段の両方は、ゲート322 を介してライ
ン86ｂ上の信号ＮＯＴＣＯＭＭＯＮＣＬＫ及びゲート32
2 と324 を介してライン86ａ上の信号ＣＯＭＭＯＮＣＬ
Ｋを受信する。
ＩＮ１、ライン312 ａ上の信号ＤＡＴＡＩＮ２、ライン
314 ａ上の信号ＳＥＬＥＣＴＤＡＴＡＩＮ及びライン31
8 上の信号ＲＥＳＥＴと共に、ライン14ａ上の信号ＳＣ
ＡＮＩＮとライン34上の信号ＴＡＰＣＯＮＴＲＯＬ１を
受信する。本例は、２つのデータ入力ＤＡＴＡＩＮ１，
ＤＡＴＡＩＮ２を持つという点で、図６の回路と異な
る。しかし、１つのデータ入力だけを選択信号ＳＥＬＥ
ＣＴＤＡＴＡＩＮによっていつでも選択できる。ライン
318 上の信号ＲＥＳＥＴは、入力段320 をリセットする
ために用いられる。入力段320 は、出力段330 への入力
となるライン316 上の信号ＤＡＴＡを出力する。ライン
88上の信号ＴＡＰＣＯＮＴＲＯＬ３は、出力段への第２
の入力となる。出力段は、ライン８ａ上の信号ＤＡＴＡ
ＯＵＴ及びライン14ｂ上の信号ＳＣＡＮＯＵＴを出力す
る。入力段と出力段の両方は、ゲート322 を介してライ
ン86ｂ上の信号ＮＯＴＣＯＭＭＯＮＣＬＫ及びゲート32
2 と324 を介してライン86ａ上の信号ＣＯＭＭＯＮＣＬ
Ｋを受信する。
【００５９】図11の回路の動作は、図12，13を参照する
ことで容易に理解できる。図12と図13は入力段320 と出
力段330 それぞれを詳細に示す。入力段320 は、図12に
示されるように、複数のゲート332 ，334 ，336 ，350
及び370 、複数のトランジスタ338 〜348 と354 〜368
、及び転送ゲート331 を含んで構成される。
ことで容易に理解できる。図12と図13は入力段320 と出
力段330 それぞれを詳細に示す。入力段320 は、図12に
示されるように、複数のゲート332 ，334 ，336 ，350
及び370 、複数のトランジスタ338 〜348 と354 〜368
、及び転送ゲート331 を含んで構成される。
【００６０】出力段330 は、図13に示されるように、イ
ンバータゲート388 ，複数のラッチ380 ，390 ，394 、
２つのインバータ392 ，396 、及び、複数の転送ゲート
382〜386 を含んで構成される。よく知られているよう
に、ラッチ380 ，390 及び394 のそれぞれは、相対的に
弱いインバータ380 ｂ，390 ｂ及び394 ｂのそれぞれと
結合する強いインバータ380 ａ，390 ａ及び394 ａを備
える。
ンバータゲート388 ，複数のラッチ380 ，390 ，394 、
２つのインバータ392 ，396 、及び、複数の転送ゲート
382〜386 を含んで構成される。よく知られているよう
に、ラッチ380 ，390 及び394 のそれぞれは、相対的に
弱いインバータ380 ｂ，390 ｂ及び394 ｂのそれぞれと
結合する強いインバータ380 ａ，390 ａ及び394 ａを備
える。
【００６１】転送ゲート330 ，382 ，384 ，386 はそれ
ぞれ、図10のトランジスタペア96，98、102 ，104 、10
8 ，106 及び110 ，112 のそれぞれに対応する一対の相
補形トランジスタを備える。図11，12及び13の回路がど
のように動作するかは、図６の前述の記載から当業者に
とっては明白であるので、この回路の動作についは説明
を省略する。
ぞれ、図10のトランジスタペア96，98、102 ，104 、10
8 ，106 及び110 ，112 のそれぞれに対応する一対の相
補形トランジスタを備える。図11，12及び13の回路がど
のように動作するかは、図６の前述の記載から当業者に
とっては明白であるので、この回路の動作についは説明
を省略する。
【００６２】ここで、構造テスト又は性能テストのいず
れかを実行可能なＴＡＰコントローラを記述した図14に
ついて説明する。ＴＡＰコントローラは、図１と共通の
参照符号12によって表示され、そのスキャンチェーンへ
の結線は、図１と共通の14ａと14ｅとで表示される。即
ち、テストデータビットは、ライン14ａ上の出力であ
り、結果として生じたデータビットは、ライン14ｅ上の
入力である。ＴＡＰコントローラ12は、先に言及したIE
EE Standard に定義されているように、ポート上の入力
信号を受信する。
れかを実行可能なＴＡＰコントローラを記述した図14に
ついて説明する。ＴＡＰコントローラは、図１と共通の
参照符号12によって表示され、そのスキャンチェーンへ
の結線は、図１と共通の14ａと14ｅとで表示される。即
ち、テストデータビットは、ライン14ａ上の出力であ
り、結果として生じたデータビットは、ライン14ｅ上の
入力である。ＴＡＰコントローラ12は、先に言及したIE
EE Standard に定義されているように、ポート上の入力
信号を受信する。
【００６３】ライン500 上のＴＭＳ（テストモード選
択） ライン502 上のＴＲＳＴ ＳＴＡＲ（テストリセットア
クティブロー） ライン504 上のＭＣＬＯＣＫ（標準ＴＣＫと一致する） ライン506 上のＴＤＩ（タップデータ入力） ライン508 上のＴＤＯは、スキャンテストに続くライン
14ｅ上で受信されたデータである出力ＴＡＰデータを表
す。ライン506 上のＴＤＩは、ＴＡＰコントローラ12の
通常使用時、ライン14ａを経由してスキャンチェーンに
供給された入力ＴＡＰデータを示す。ＴＡＰコントロー
ラ12は、従来技術では良く知られているように、図３の
状態図に示されている状態を通して連続的なサイクルに
ついての状態論理回路517 と状態レジスタ519 とを含む
状態マシン512 を含む。状態論理回路517 は、ＴＭＳ信
号を受信するように接続され、状態レジスタはＴＲＳＴ
ＳＴＡＲ信号とＴＡＰクロックＭＣＬＯＣＫを受信する
ように接続される。状態マシン512 を実現する手段は、
当業者にはよく知られているので、ここでは、説明を省
略する。ＴＡＰコントローラ12は、また、信号ＭＣＬＯ
ＣＫを信号ＣＯＭＭＯＮＣＬＫに変換するクロックジェ
ネレータ510 を含む。図14に示すＴＡＰコントローラ12
は、ＴＡＰコントローラ12が構造テストを実施するのか
性能テストを実施するのかに応じて状態マシンがサイク
ル動作をする各状態の翻訳を変えることができるという
点で従来のＴＡＰコントローラとは相違する。
択） ライン502 上のＴＲＳＴ ＳＴＡＲ（テストリセットア
クティブロー） ライン504 上のＭＣＬＯＣＫ（標準ＴＣＫと一致する） ライン506 上のＴＤＩ（タップデータ入力） ライン508 上のＴＤＯは、スキャンテストに続くライン
14ｅ上で受信されたデータである出力ＴＡＰデータを表
す。ライン506 上のＴＤＩは、ＴＡＰコントローラ12の
通常使用時、ライン14ａを経由してスキャンチェーンに
供給された入力ＴＡＰデータを示す。ＴＡＰコントロー
ラ12は、従来技術では良く知られているように、図３の
状態図に示されている状態を通して連続的なサイクルに
ついての状態論理回路517 と状態レジスタ519 とを含む
状態マシン512 を含む。状態論理回路517 は、ＴＭＳ信
号を受信するように接続され、状態レジスタはＴＲＳＴ
ＳＴＡＲ信号とＴＡＰクロックＭＣＬＯＣＫを受信する
ように接続される。状態マシン512 を実現する手段は、
当業者にはよく知られているので、ここでは、説明を省
略する。ＴＡＰコントローラ12は、また、信号ＭＣＬＯ
ＣＫを信号ＣＯＭＭＯＮＣＬＫに変換するクロックジェ
ネレータ510 を含む。図14に示すＴＡＰコントローラ12
は、ＴＡＰコントローラ12が構造テストを実施するのか
性能テストを実施するのかに応じて状態マシンがサイク
ル動作をする各状態の翻訳を変えることができるという
点で従来のＴＡＰコントローラとは相違する。
【００６４】このため、ＴＡＰコントローラ12は命令レ
ジスタ520 を含み、そのテストが構造テストか性能テス
トかに関する命令がライン506 上のＴＤＩ信号を経由し
て命令レジスタ520 にロードされる。また状態マシン51
2 は出力論理回路524 を含み、この出力論理回路524 は
状態レジスタ519 から状態コマンドを受信して翻訳し、
出力ライン509 にＴＡＰ制御信号を供給する。出力論理
回路524 は、マルチプレクサ518 に接続された論理ゲー
トＬＧ１，ＬＧ２の２セットを含む。性能テストを選択
する出力信号ＰＥＲＦＳＥＬＥＣＴはマルチプレクサ51
8 に供給されて、各状態の翻訳語が切り換えられる。論
理ゲートＬＧ１又は論理ゲートＬＧ２のいずれかのセッ
トは、命令レジスタ520 から出力される信号ＰＥＲＦＳ
ＥＬＥＣＴの制御により出力ライン509 に接続される。
ジスタ520 を含み、そのテストが構造テストか性能テス
トかに関する命令がライン506 上のＴＤＩ信号を経由し
て命令レジスタ520 にロードされる。また状態マシン51
2 は出力論理回路524 を含み、この出力論理回路524 は
状態レジスタ519 から状態コマンドを受信して翻訳し、
出力ライン509 にＴＡＰ制御信号を供給する。出力論理
回路524 は、マルチプレクサ518 に接続された論理ゲー
トＬＧ１，ＬＧ２の２セットを含む。性能テストを選択
する出力信号ＰＥＲＦＳＥＬＥＣＴはマルチプレクサ51
8 に供給されて、各状態の翻訳語が切り換えられる。論
理ゲートＬＧ１又は論理ゲートＬＧ２のいずれかのセッ
トは、命令レジスタ520 から出力される信号ＰＥＲＦＳ
ＥＬＥＣＴの制御により出力ライン509 に接続される。
【００６５】出力論理回路524 の第１のゲートＬＧ１の
セットは、図３に示すのと同じ方法で状態マシン512 の
各状態を翻訳し、構造テストを実現する。第２の論理ゲ
ートＬＧ２のセットは、図６に示した方法により状態マ
シンの各状態を翻訳して性能テストを実現する。それゆ
えに、ここで要求されるのは、出力論理回路524 内の第
１のゲートのセット又は第２のゲートのセットのいずれ
かを選択し、構造テスト又は性能テストのいずれかを実
現するための適宜なＴＡＰコントロール信号を生成する
ことである。この選択はＰＥＲＦＳＥＬＥＣＴ信号を通
してマルチプレクサ518 をコントロールすることによっ
てなされる。第１の論理ゲートのセットと第２の論理ゲ
ートのセットの選択は他の適当な方法で実行してもよ
い。しかし、ここで記載された方法は、実際に存在する
ＴＡＰコントローラにほんの少しの変更を加えるだけで
この選択を実現している。
セットは、図３に示すのと同じ方法で状態マシン512 の
各状態を翻訳し、構造テストを実現する。第２の論理ゲ
ートＬＧ２のセットは、図６に示した方法により状態マ
シンの各状態を翻訳して性能テストを実現する。それゆ
えに、ここで要求されるのは、出力論理回路524 内の第
１のゲートのセット又は第２のゲートのセットのいずれ
かを選択し、構造テスト又は性能テストのいずれかを実
現するための適宜なＴＡＰコントロール信号を生成する
ことである。この選択はＰＥＲＦＳＥＬＥＣＴ信号を通
してマルチプレクサ518 をコントロールすることによっ
てなされる。第１の論理ゲートのセットと第２の論理ゲ
ートのセットの選択は他の適当な方法で実行してもよ
い。しかし、ここで記載された方法は、実際に存在する
ＴＡＰコントローラにほんの少しの変更を加えるだけで
この選択を実現している。
【００６６】選択されたライン509 上のＴＡＰコントロ
ール信号は、クロックジェネレータ510 に供給されて、
選択されたテストに適合する信号ＣＯＭＭＯＮＣＬＫを
生成するが、これについてはさらに詳しく記述する。第
１の論理ゲートと第２の論理ゲートとのセットを二者択
一的に選択する別の方法として、個々のゲート間の結線
が選択されてＴＡＰコントローラが構造テスト又は性能
テストを実行するかどうかを明確にするように、出力論
理回路524 内にプログラム可能な論理列又はそれと同様
のものを有することが可能である。
ール信号は、クロックジェネレータ510 に供給されて、
選択されたテストに適合する信号ＣＯＭＭＯＮＣＬＫを
生成するが、これについてはさらに詳しく記述する。第
１の論理ゲートと第２の論理ゲートとのセットを二者択
一的に選択する別の方法として、個々のゲート間の結線
が選択されてＴＡＰコントローラが構造テスト又は性能
テストを実行するかどうかを明確にするように、出力論
理回路524 内にプログラム可能な論理列又はそれと同様
のものを有することが可能である。
【００６７】図15は、前述の単一クロックの実施の形態
についてのクロック信号ＣＯＭＭＯＮＣＬＫを生成する
クロックジェネレータ510 を伴うＴＡＰコントローラ12
のブロック図である。ＴＡＰコントローラ12の入力と出
力とは、図14を参照して既に説明されているので、出力
信号が、クロック信号ＣＯＭＭＯＮＣＬＫの生成に影響
を及ぼすために特に示されたＴＥＳＴＣＬＫＥＮ，ＡＣ
ＴＩＶＡＴＥ ＴＥＳＴとＰＥＲＦＳＥＬＥＣＴを含む
という点にを除いては、これ以上記述しない。ＴＡＰコ
ントローラによって生成された他の制御信号は、複数の
信号ＴＡＰＣＯＮＴＲＯＬによって示される。
についてのクロック信号ＣＯＭＭＯＮＣＬＫを生成する
クロックジェネレータ510 を伴うＴＡＰコントローラ12
のブロック図である。ＴＡＰコントローラ12の入力と出
力とは、図14を参照して既に説明されているので、出力
信号が、クロック信号ＣＯＭＭＯＮＣＬＫの生成に影響
を及ぼすために特に示されたＴＥＳＴＣＬＫＥＮ，ＡＣ
ＴＩＶＡＴＥ ＴＥＳＴとＰＥＲＦＳＥＬＥＣＴを含む
という点にを除いては、これ以上記述しない。ＴＡＰコ
ントローラによって生成された他の制御信号は、複数の
信号ＴＡＰＣＯＮＴＲＯＬによって示される。
【００６８】マルチプレクサ612 は、通常の機能動作に
おいて、ライン610 上の基準クロックＲＥＦＣＬＯＣＫ
から、そしてテストモードにおいて、ライン621 上の入
力からの引き出された出力信号ＣＯＭＭＯＮＣＬＫを供
給する。マルチプレクサ612の制御は、ＴＡＰコントロ
ーラ12からのＡＣＴＩＶＡＴＥ ＴＥＳＴ信号による。
第２のマルチプレクサ616 は論理値１で通常に保持され
たライン618 上の入力と、ライン506 上の信号ＭＣＬＯ
ＣＫを受信する。第２のマルチプレクサ616 の出力は、
ライン622 上の第３のマルチプレクサ620 に与えられ
る。第３のマルチプレクサ620 は、入力としてＲＥＦＣ
ＬＯＣＫと、第２のマルチプレクサ616 の出力と、を有
するＯＲゲート626 の出力であるライン624 上の第２の
入力を有する。第３のマルチプレクサの出力は、ライン
621 上の入力として、出力マルチプレクサ612 に接続さ
れる。第２のマルチプレクサはＴＡＰコントローラ12か
らのＴＥＳＴＣＬＫＥＮ信号出力によって制御される。
第３のマルチプレクサはＴＡＰコントローラ12からＰＥ
ＲＦＳＥＬＥＣＴ信号出力を介して制御される。
おいて、ライン610 上の基準クロックＲＥＦＣＬＯＣＫ
から、そしてテストモードにおいて、ライン621 上の入
力からの引き出された出力信号ＣＯＭＭＯＮＣＬＫを供
給する。マルチプレクサ612の制御は、ＴＡＰコントロ
ーラ12からのＡＣＴＩＶＡＴＥ ＴＥＳＴ信号による。
第２のマルチプレクサ616 は論理値１で通常に保持され
たライン618 上の入力と、ライン506 上の信号ＭＣＬＯ
ＣＫを受信する。第２のマルチプレクサ616 の出力は、
ライン622 上の第３のマルチプレクサ620 に与えられ
る。第３のマルチプレクサ620 は、入力としてＲＥＦＣ
ＬＯＣＫと、第２のマルチプレクサ616 の出力と、を有
するＯＲゲート626 の出力であるライン624 上の第２の
入力を有する。第３のマルチプレクサの出力は、ライン
621 上の入力として、出力マルチプレクサ612 に接続さ
れる。第２のマルチプレクサはＴＡＰコントローラ12か
らのＴＥＳＴＣＬＫＥＮ信号出力によって制御される。
第３のマルチプレクサはＴＡＰコントローラ12からＰＥ
ＲＦＳＥＬＥＣＴ信号出力を介して制御される。
【００６９】構造テストのために、信号ＣＯＭＭＯＮＣ
ＬＫは次のように引き出される。信号ＡＣＴＶＡＴＥ
ＴＥＳＴは、マルチプレクサ612 からの信号出力がライ
ン62１ から得られるように、マルチプレクサ612 を切
り換える。性能テストは選択されないので、マルチプレ
クサ620 への入力は、マルチプレクサ616 からライン62
2 上で得られる。このマルチプレクサ616 は、信号ＴＥ
ＳＴＣＬＫＥＮがアクティブのときの期間中を除いて論
理値１であるライン618 上の入力を出力する。この期間
中、マルチプレクサ616 はライン506 上の信号ＭＣＬＯ
ＣＫを出力する。このように、構造テスト用として図11
に示すような信号ＣＯＭＭＯＮＣＬＫが生成される。
ＬＫは次のように引き出される。信号ＡＣＴＶＡＴＥ
ＴＥＳＴは、マルチプレクサ612 からの信号出力がライ
ン62１ から得られるように、マルチプレクサ612 を切
り換える。性能テストは選択されないので、マルチプレ
クサ620 への入力は、マルチプレクサ616 からライン62
2 上で得られる。このマルチプレクサ616 は、信号ＴＥ
ＳＴＣＬＫＥＮがアクティブのときの期間中を除いて論
理値１であるライン618 上の入力を出力する。この期間
中、マルチプレクサ616 はライン506 上の信号ＭＣＬＯ
ＣＫを出力する。このように、構造テスト用として図11
に示すような信号ＣＯＭＭＯＮＣＬＫが生成される。
【００７０】性能テストのために、信号ＣＯＭＭＯＮＣ
ＬＫは次のように引き出される。前述のように、信号Ａ
ＣＴＩＶＡＴＥ ＴＥＳＴは、マルチプレクサ612 への
入力を切り換えて、マルチプレクサ612 が、ライン621
上の入力をバッファ614 を介して出力するようにする。
この場合、信号ＰＥＲＦＳＥＬＥＣＴは、アクティブと
なり、マルチプレクサ620 への入力が、ライン610 上の
基準クロック又はマルチプレクサ616 の出力の論理”Ｏ
Ｒ”としてライン624 上で得られる。マルチプレクサ61
6 は、このマルチプレクサ616 への入力が切り換えられ
て論理１として出力に供給される期間を除いてライン62
2 上の出力として信号ＭＣＬＯＣＫを供給する。これに
関するタイミングは、図８に示されている。さらに、信
号ＲＥＦＣＬＫは、通常の機能モードにおけるものとし
てではなく、性能テスト用の第２タイミングエッジを供
給するために使用される特別のクロックであり、図８に
おけるＡＤＶＡＮＣＥＣＬＫを意味する。このように信
号ＣＭＭＯＮＣＬＫはバッファ614 を介して出力された
図８に示された形を有する。
ＬＫは次のように引き出される。前述のように、信号Ａ
ＣＴＩＶＡＴＥ ＴＥＳＴは、マルチプレクサ612 への
入力を切り換えて、マルチプレクサ612 が、ライン621
上の入力をバッファ614 を介して出力するようにする。
この場合、信号ＰＥＲＦＳＥＬＥＣＴは、アクティブと
なり、マルチプレクサ620 への入力が、ライン610 上の
基準クロック又はマルチプレクサ616 の出力の論理”Ｏ
Ｒ”としてライン624 上で得られる。マルチプレクサ61
6 は、このマルチプレクサ616 への入力が切り換えられ
て論理１として出力に供給される期間を除いてライン62
2 上の出力として信号ＭＣＬＯＣＫを供給する。これに
関するタイミングは、図８に示されている。さらに、信
号ＲＥＦＣＬＫは、通常の機能モードにおけるものとし
てではなく、性能テスト用の第２タイミングエッジを供
給するために使用される特別のクロックであり、図８に
おけるＡＤＶＡＮＣＥＣＬＫを意味する。このように信
号ＣＭＭＯＮＣＬＫはバッファ614 を介して出力された
図８に示された形を有する。
【図１】本発明の実施の形態の境界スキャンセルの回路
図
図
【図２】本発明の別の実施の形態のスキャンセルの回路
図
図
【図３】構造テストを実行する図２のスキャンセルのタ
イミング図
イミング図
【図４】本発明の実施の形態による性能テストを実行す
るためのテストアクセスポートコントローラの部分状態
図
るためのテストアクセスポートコントローラの部分状態
図
【図５】性能テストを実行する時の図２のスキャンセル
のタイミング図
のタイミング図
【図６】本発明の別の実施の形態によるスキャンセルの
回路図
回路図
【図７】構造テストを実行するのに用いられる図６のス
キャンセルのタイミング図
キャンセルのタイミング図
【図８】性能テストを実行するのに用いられる図６によ
るスキャンセルのタイミング図
るスキャンセルのタイミング図
【図９】性能テストを実行するのに用いられる図６によ
るスキャンセルの要部のタイミング図
るスキャンセルの要部のタイミング図
【図10】図６の回路に用いられるスキャンセルの回路例
【図11】図６のスキャンセルの回路例の概略図
【図12】図11の回路の入力段の詳細図
【図13】図11の回路の出力段の詳細図
【図14】構造テスト又は性能テストを実行しうるＴＡＰ
コントローラのブロック回路図。
コントローラのブロック回路図。
【図15】ＴＡＰコントローラのクロックジェネレータを
示すブロック回路図。
示すブロック回路図。
【図16】境界スキャンテストの実施可能な集積回路のブ
ロック図
ロック図
【図17】境界テスト回路に使用する公知の境界スキャン
セルのブロック図
セルのブロック図
【図18】構造テストを実行するためのテストアクセスポ
ートコントローラの部分状態図
ートコントローラの部分状態図
【図19】ハーフラッチを用いる同期式スキャンラッチの
実施例を示す図
実施例を示す図
５ 組合せ論理回路 56ａ 捕捉ハーフラッチ 58ａ，82ａ 更新ハーフラッチ 60ａ，84ａ 解放ハーフラッチ 26ａ 入力マルチプレクサ 18ａ 出力マルチプレクサ 12 ＴＡＰコントローラ ６ａ，７ａ スキャンセル 510 クロックジェネレータ 520 命令レジスタ 518 マルチプレクサ LG1,LG2 論理ゲート
Claims (11)
- 【請求項１】スキャンラッチチェーンによりスキャンテ
ストを実現するテストアクセスポートコントローラにお
いて、 スキャンラッチに複数の制御信号を出力する論理回路
と、 前記スキャンラッチにテストデータを出力するデータ出
力手段と、 前記スキャンラッチから、結果としてのデータを受信し
て、予測値と比較するデータ入力手段と、 前記スキャンラッチにタイミング信号を出力する信号発
生器と、 前記論理回路と信号発生器とに接続され、予め決定さ
れ、現存するテストデータに応じて結果としてのデータ
を供給する構造テストの第１モードと、制御可能な期間
内のテストデータの第１のセットからテストデータの第
２のセットまでの変化に応じて結果としてのデータを供
給する性能テストの第２モードとから、コントローラの
動作モードを選択する状態指示器と、を含むことを特徴
とするスキャンテストを実現するコントローラ。 - 【請求項２】前記論理回路は、構造テストと性能テスト
とを実現する各制御信号を出力する第１の論理ゲートと
第２の論理ゲートとを含み、前記状態指示器は、第１の
論理ゲートと第２の論理ゲートとから適宜の１つを選択
するように動作可能に構成されたことを特徴とする請求
項１に記載のスキャンテストを実現するコントローラ。 - 【請求項３】第１の論理ゲートと第２の論理ゲートとの
出力に接続されたマルチプレクサを含み、前記状態指示
器はマルチプレクサの切り換えを制御する信号を出力
し、選択されたテストモードに適当な出力を供給するこ
とを特徴とする請求項２に記載のスキャンテストを実現
するコントローラ。 - 【請求項４】前記論理回路は、前記状態指示器からの信
号に応答してセットできるように配置されたプログラム
可能な論理列を含むことを特徴とする請求項２に記載の
スキャンテストを実現するコントローラ。 - 【請求項５】前記状態指示器は、コントローラの命令レ
ジスタに保持された制御ビットにより供給されることを
特徴とする請求項１〜４のいずれか１つに記載のスキャ
ンテストを実現するテストアクセスポートコントロー
ラ。 - 【請求項６】前記状態指示器は、コントローラの命令レ
ジスタに記憶されたコードを含むことを特徴とする請求
項１〜４のいずれか１つに記載のスキャンテストを実現
するコントローラ。 - 【請求項７】複数の状態を通して連続的にサイクル作動
をし、各状態を指定する状態論理を含む状態マシンと、 前記サイクル作動を制御し、前記論理回路に状態コマン
ドを出力する状態レジスタと、を含むことを特徴とする
請求項１〜６のいずれか１つに記載のスキャンテストを
実現するコントローラ。 - 【請求項８】前記信号発生器は、性能テストが選択され
たとき、制御可能な期間を指定する２つの信号を出力で
きることを特徴とする請求項１〜７のいずれか１つに記
載のスキャンテストを実現するコントローラ。 - 【請求項９】スキャンラッチチェーンと、 スキャンラッチに複数の制御信号を出力する論理回路
と、 前記スキャンラッチにテストデータを出力するデータ出
力手段と、 前記スキャンラッチから、結果としてのデータを受信し
て、予測値と比較されるデータ入力手段と、 前記スキャンラッチにタイミング信号を出力する信号発
生器と、 前記論理回路と信号発生器とに接続され、予め決定さ
れ、現存するテストデータに応じて結果としてのデータ
を供給する構造テストの第１モードと、制御可能な期間
内のテストデータの第１のセットからテストデータの第
２のセットまでの変化に応じて結果としてのデータを供
給する性能テストの第２モードとから、前記コントロー
ラの動作モードを選択する状態指示器と、を含むことを
特徴とする集積回路。 - 【請求項１０】前記論理回路は、構造テストと性能テス
トとを実現する各制御信号を出力する第１の論理ゲート
と第２の論理ゲートとを含み、前記状態指示器は、第１
の論理ゲートと第２の論理ゲートとから適宜の１つを選
択するように動作可能に構成されたことを特徴とする請
求項９に記載の集積回路。 - 【請求項１１】第１の論理ゲートと第２の論理ゲートと
の出力に接続されたマルチプレクサを含み、前記状態指
示器はマルチプレクサの切り換えを制御する信号を出力
して、選択されたテストモードに適当な出力を供給する
ことを特徴とする請求項１０に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9417602A GB9417602D0 (en) | 1994-09-01 | 1994-09-01 | A controller for implementing scan testing |
| GB9417602:1 | 1994-09-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08189953A true JPH08189953A (ja) | 1996-07-23 |
| JP3168143B2 JP3168143B2 (ja) | 2001-05-21 |
Family
ID=10760681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22506495A Expired - Fee Related JP3168143B2 (ja) | 1994-09-01 | 1995-09-01 | スキャンテストを実現するコントローラ及び集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5742617A (ja) |
| EP (1) | EP0702239B1 (ja) |
| JP (1) | JP3168143B2 (ja) |
| DE (1) | DE69533275T2 (ja) |
| GB (1) | GB9417602D0 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9622686D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | A test port controller and a method of effecting communication using the same |
| JP3200565B2 (ja) * | 1996-12-10 | 2001-08-20 | 松下電器産業株式会社 | マイクロプロセッサおよびその検査方法 |
| US6205566B1 (en) * | 1997-07-23 | 2001-03-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, method for designing the same, and storage medium where design program for semiconductor integrated circuit is stored |
| US6070259A (en) * | 1998-01-15 | 2000-05-30 | Lsi Logic Corporation | Dynamic logic element having non-invasive scan chain insertion |
| US6247154B1 (en) | 1998-03-03 | 2001-06-12 | Rutgers, The State University Of New Jersey | Method and apparatus for combined stuck-at fault and partial-scanned delay-fault built-in self test |
| GB9810512D0 (en) | 1998-05-15 | 1998-07-15 | Sgs Thomson Microelectronics | Detecting communication errors across a chip boundary |
| US6128758A (en) * | 1998-05-20 | 2000-10-03 | National Semiconductor Corporation | Modular re-useable bus architecture |
| US6158034A (en) * | 1998-12-03 | 2000-12-05 | Atmel Corporation | Boundary scan method for terminating or modifying integrated circuit operating modes |
| US7058862B2 (en) | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
| US6711684B1 (en) | 1999-06-08 | 2004-03-23 | General Instrument Corporation | Variable security code download for an embedded processor |
| US6430718B1 (en) | 1999-08-30 | 2002-08-06 | Cypress Semiconductor Corp. | Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom |
| US6412043B1 (en) | 1999-10-01 | 2002-06-25 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6487683B1 (en) | 1999-10-01 | 2002-11-26 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
| US6779145B1 (en) | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6665816B1 (en) | 1999-10-01 | 2003-12-16 | Stmicroelectronics Limited | Data shift register |
| US6826191B1 (en) | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
| US6530047B1 (en) | 1999-10-01 | 2003-03-04 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6928073B2 (en) | 1999-10-01 | 2005-08-09 | Stmicroelectronics Ltd. | Integrated circuit implementing packet transmission |
| US6463553B1 (en) | 1999-10-01 | 2002-10-08 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
| US6542983B1 (en) | 1999-10-01 | 2003-04-01 | Hitachi, Ltd. | Microcomputer/floating point processor interface and method |
| US7260745B1 (en) | 1999-10-01 | 2007-08-21 | Stmicroelectronics Ltd. | Detection of information on an interconnect |
| US6557119B1 (en) | 1999-10-01 | 2003-04-29 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
| US6457118B1 (en) | 1999-10-01 | 2002-09-24 | Hitachi Ltd | Method and system for selecting and using source operands in computer system instructions |
| US6590907B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics Ltd. | Integrated circuit with additional ports |
| US6693914B1 (en) | 1999-10-01 | 2004-02-17 | Stmicroelectronics, Inc. | Arbitration mechanism for packet transmission |
| US6434665B1 (en) | 1999-10-01 | 2002-08-13 | Stmicroelectronics, Inc. | Cache memory store buffer |
| US6701405B1 (en) | 1999-10-01 | 2004-03-02 | Hitachi, Ltd. | DMA handshake protocol |
| US6598177B1 (en) | 1999-10-01 | 2003-07-22 | Stmicroelectronics Ltd. | Monitoring error conditions in an integrated circuit |
| US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
| US6629207B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method for loading instructions or data into a locked way of a cache memory |
| US7793261B1 (en) | 1999-10-01 | 2010-09-07 | Stmicroelectronics Limited | Interface for transferring debug information |
| US7000078B1 (en) | 1999-10-01 | 2006-02-14 | Stmicroelectronics Ltd. | System and method for maintaining cache coherency in a shared memory system |
| US6412047B2 (en) * | 1999-10-01 | 2002-06-25 | Stmicroelectronics, Inc. | Coherency protocol |
| US6502210B1 (en) | 1999-10-01 | 2002-12-31 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
| US6629115B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method and apparatus for manipulating vectored data |
| US6859891B2 (en) | 1999-10-01 | 2005-02-22 | Stmicroelectronics Limited | Apparatus and method for shadowing processor information |
| US7266728B1 (en) | 1999-10-01 | 2007-09-04 | Stmicroelectronics Ltd. | Circuit for monitoring information on an interconnect |
| US6615370B1 (en) | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
| US6546480B1 (en) | 1999-10-01 | 2003-04-08 | Hitachi, Ltd. | Instructions for arithmetic operations on vectored data |
| US6460174B1 (en) | 1999-10-01 | 2002-10-01 | Stmicroelectronics, Ltd. | Methods and models for use in designing an integrated circuit |
| US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
| US6553460B1 (en) | 1999-10-01 | 2003-04-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6408381B1 (en) | 1999-10-01 | 2002-06-18 | Hitachi, Ltd. | Mechanism for fast access to control space in a pipeline processor |
| US6591369B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics, Ltd. | System and method for communicating with an integrated circuit |
| US6298394B1 (en) | 1999-10-01 | 2001-10-02 | Stmicroelectronics, Ltd. | System and method for capturing information on an interconnect in an integrated circuit |
| US6820195B1 (en) | 1999-10-01 | 2004-11-16 | Hitachi, Ltd. | Aligning load/store data with big/little endian determined rotation distance control |
| US6351803B2 (en) | 1999-10-01 | 2002-02-26 | Hitachi Ltd. | Mechanism for power efficient processing in a pipeline processor |
| US7072817B1 (en) | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
| US6684348B1 (en) | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
| US6567932B2 (en) | 1999-10-01 | 2003-05-20 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6601189B1 (en) | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
| US6349371B1 (en) | 1999-10-01 | 2002-02-19 | Stmicroelectronics Ltd. | Circuit for storing information |
| US6918065B1 (en) | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
| US6633971B2 (en) | 1999-10-01 | 2003-10-14 | Hitachi, Ltd. | Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline |
| US6449712B1 (en) | 1999-10-01 | 2002-09-10 | Hitachi, Ltd. | Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions |
| US6574651B1 (en) | 1999-10-01 | 2003-06-03 | Hitachi, Ltd. | Method and apparatus for arithmetic operation on vectored data |
| US6598128B1 (en) | 1999-10-01 | 2003-07-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6574762B1 (en) * | 2000-03-31 | 2003-06-03 | Lsi Logic Corporation | Use of a scan chain for configuration of BIST unit operation |
| US6681359B1 (en) | 2000-08-07 | 2004-01-20 | Cypress Semiconductor Corp. | Semiconductor memory self-test controllable at board level using standard interface |
| US6665828B1 (en) * | 2000-09-19 | 2003-12-16 | International Business Machines Corporation | Globally distributed scan blocks |
| US20030188243A1 (en) * | 2002-03-29 | 2003-10-02 | Rajan Krishna B. | Method and apparatus for delay fault testing |
| US20040002832A1 (en) * | 2002-05-20 | 2004-01-01 | Chan Patrick P. | Method and apparatus for boundary scan of serial interfaces |
| EP1544633B1 (en) | 2003-12-17 | 2008-10-01 | STMicroelectronics (Research & Development) Limited | Tap multiplexer |
| US7457998B1 (en) * | 2005-01-07 | 2008-11-25 | Cadence Design Systems, Inc. | Scan register and methods of using the same |
| US7761748B2 (en) * | 2005-06-09 | 2010-07-20 | Sony Computer Entertainment Inc. | Methods and apparatus for managing clock skew between clock domain boundaries |
| CN104750588B (zh) * | 2015-03-04 | 2018-08-31 | 广东好帮手电子科技股份有限公司 | 一种基于串口通信的压力测试方法 |
| US9772376B1 (en) * | 2016-04-29 | 2017-09-26 | Texas Instruments Incorporated | Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins |
| CN109298322A (zh) * | 2018-09-27 | 2019-02-01 | 西安微电子技术研究所 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
| CN117396764A (zh) * | 2021-06-28 | 2024-01-12 | 华为技术有限公司 | 芯片和芯片测试装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089120A (ja) * | 1983-10-21 | 1985-05-20 | Toshiba Corp | フリツプフロツプ回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056094A (en) * | 1989-06-09 | 1991-10-08 | Texas Instruments Incorporated | Delay fault testing method and apparatus |
| JP2561164B2 (ja) * | 1990-02-26 | 1996-12-04 | 三菱電機株式会社 | 半導体集積回路 |
| US5260947A (en) * | 1990-12-04 | 1993-11-09 | Hewlett-Packard Company | Boundary-scan test method and apparatus for diagnosing faults in a device under test |
| FR2670299B1 (fr) * | 1990-12-07 | 1993-01-22 | Thomson Composants Militaires | Circuit integre avec controleur de test peripherique. |
| US5254942A (en) * | 1991-04-25 | 1993-10-19 | Daniel D'Souza | Single chip IC tester architecture |
| JP2973641B2 (ja) * | 1991-10-02 | 1999-11-08 | 日本電気株式会社 | Ｔａｐコントローラ |
| JP2553292B2 (ja) * | 1991-12-20 | 1996-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 論理回路テスト装置及び方法 |
| US5329533A (en) * | 1991-12-26 | 1994-07-12 | At&T Bell Laboratories | Partial-scan built-in self-test technique |
| US5546406A (en) * | 1992-06-29 | 1996-08-13 | Tandem Computers, Inc. | Cell architecture for built-in self-test of application specific integrated circuits |
| US5422891A (en) * | 1993-07-23 | 1995-06-06 | Rutgers University | Robust delay fault built-in self-testing method and apparatus |
| JP2727930B2 (ja) * | 1993-10-04 | 1998-03-18 | 日本電気株式会社 | バウンダリスキャンテスト回路 |
| US5583787A (en) * | 1994-03-08 | 1996-12-10 | Motorola Inc. | Method and data processing system for determining electrical circuit path delays |
| GB9417592D0 (en) * | 1994-09-01 | 1994-10-19 | Inmos Ltd | Single clock scan latch |
-
1994
- 1994-09-01 GB GB9417602A patent/GB9417602D0/en active Pending
-
1995
- 1995-08-22 EP EP95305859A patent/EP0702239B1/en not_active Expired - Lifetime
- 1995-08-22 DE DE69533275T patent/DE69533275T2/de not_active Expired - Fee Related
- 1995-08-24 US US08/518,767 patent/US5742617A/en not_active Expired - Lifetime
- 1995-09-01 JP JP22506495A patent/JP3168143B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089120A (ja) * | 1983-10-21 | 1985-05-20 | Toshiba Corp | フリツプフロツプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0702239A2 (en) | 1996-03-20 |
| DE69533275D1 (de) | 2004-08-26 |
| JP3168143B2 (ja) | 2001-05-21 |
| DE69533275T2 (de) | 2005-08-04 |
| GB9417602D0 (en) | 1994-10-19 |
| EP0702239A3 (ja) | 1996-04-03 |
| EP0702239B1 (en) | 2004-07-21 |
| US5742617A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08189953A (ja) | スキャンテストを実現するコントローラ及び集積回路 | |
| JP3208049B2 (ja) | スキャンラッチ | |
| US6966021B2 (en) | Method and apparatus for at-speed testing of digital circuits | |
| US7613971B2 (en) | Semiconductor integrated circuit with delay test circuit, and method for testing semiconductor integrated circuit | |
| US5463338A (en) | Dual latch clocked LSSD and method | |
| US6442722B1 (en) | Method and apparatus for testing circuits with multiple clocks | |
| US6327684B1 (en) | Method of testing at-speed circuits having asynchronous clocks and controller for use therewith | |
| US5495487A (en) | Testing buffer/register | |
| JP2626920B2 (ja) | スキャンテスト回路およびそれを用いた半導体集積回路装置 | |
| US6861867B2 (en) | Method and apparatus for built-in self-test of logic circuits with multiple clock domains | |
| JP3070053U (ja) | スキャンラッチ | |
| JPH03248067A (ja) | 半導体集積回路 | |
| JP4361681B2 (ja) | Ａｓｉｃ用試験回路 | |
| JP2725258B2 (ja) | 集積回路装置 | |
| CA2157960A1 (en) | Delay testing of high-performance digital components by a slow-speed tester | |
| US7299392B2 (en) | Semiconductor integrated circuit device and method of design of semiconductor integrated circuit device | |
| JPH08179014A (ja) | スキャン試験方法及びその装置 | |
| JP2756936B2 (ja) | スキャンテスト回路、スキャンラッチ及びスキャンラッチのテスト方法 | |
| US7237164B1 (en) | Area optimized edge-triggered flip-flop for high-speed memory dominated design | |
| JPH0772220A (ja) | 集積回路 | |
| JPH05281308A (ja) | 論理集積回路 | |
| US7234088B2 (en) | Method and apparatus for generating signal transitions used for testing an electronic device | |
| US20080059853A1 (en) | Semiconductor Integrated Circuit | |
| JPH0627785B2 (ja) | 半導体集積回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |