JPH08179815A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH08179815A JPH08179815A JP6320450A JP32045094A JPH08179815A JP H08179815 A JPH08179815 A JP H08179815A JP 6320450 A JP6320450 A JP 6320450A JP 32045094 A JP32045094 A JP 32045094A JP H08179815 A JPH08179815 A JP H08179815A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- switch
- arithmetic
- memory unit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】初期化スイッチの操作があっても必要な演算用
メモリ部の内容が初期化されるのを防ぐことができるプ
ログラマブルコントローラを提供することにある。 【構成】初期化スイッチ５は操作されると演算用メモリ
部の初期化を指示する信号をＣＰＵ１に与える。ＣＰＵ
１はＲＡＭ３等のメモリ部に各演算用メモリ部にビット
対応したメモリスイッチの備え、メモリスイッチの各ビ
ットの値を初期化スイッチ５の操作時に判定し、その内
容が”０”であれば夫々のビットに対応する演算用メモ
リ部の初期化を行い、”１”であれば初期化を行わない
のである。
メモリ部の内容が初期化されるのを防ぐことができるプ
ログラマブルコントローラを提供することにある。 【構成】初期化スイッチ５は操作されると演算用メモリ
部の初期化を指示する信号をＣＰＵ１に与える。ＣＰＵ
１はＲＡＭ３等のメモリ部に各演算用メモリ部にビット
対応したメモリスイッチの備え、メモリスイッチの各ビ
ットの値を初期化スイッチ５の操作時に判定し、その内
容が”０”であれば夫々のビットに対応する演算用メモ
リ部の初期化を行い、”１”であれば初期化を行わない
のである。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラに関するものである。
ローラに関するものである。
【０００２】
【従来の技術】従来のプログラマブルコントローラは、
操作されるとＣＰＵに対してメモリ部内の演算用メモリ
部の内容を初期化する指示信号を与える初期化スイッチ
を備えている。
操作されるとＣＰＵに対してメモリ部内の演算用メモリ
部の内容を初期化する指示信号を与える初期化スイッチ
を備えている。
【０００３】
【発明が解決しようとする課題】上記のように初期化ス
イッチは複数の演算用メモリ部の内容を一斉に初期化し
たい場合には便利なスイッチであるが、しかしながらユ
ーザーが操作ミスによって操作した場合には、初期化す
る必要の内演算用メモリ部の内容まで初期化されてしま
うことがある。つまり仮に４つの演算用メモリ部Ａ乃至
Ｂが設けられている場合、図６に示すように初期化スイ
ッチが操作されると、先ず演算メモリ部Ａの内容が全て
初期化され、以後順次各演算用メモリ部Ｂ乃至Ｄが初期
化されるのである。
イッチは複数の演算用メモリ部の内容を一斉に初期化し
たい場合には便利なスイッチであるが、しかしながらユ
ーザーが操作ミスによって操作した場合には、初期化す
る必要の内演算用メモリ部の内容まで初期化されてしま
うことがある。つまり仮に４つの演算用メモリ部Ａ乃至
Ｂが設けられている場合、図６に示すように初期化スイ
ッチが操作されると、先ず演算メモリ部Ａの内容が全て
初期化され、以後順次各演算用メモリ部Ｂ乃至Ｄが初期
化されるのである。
【０００４】本発明は上記問題点に鑑みて為されたもの
で、請求項１の発明の目的とするところは、初期化スイ
ッチが操作されても、必要な演算用メモリ部の内容が全
て初期化されるのを防ぐことができるプログラマブルコ
ントローラを提供することにある。また請求項２の発明
の目的とするところは、請求項１の発明の目的に加えて
初期化スイッチの操作で初期化される演算用メモリをユ
ーザーが選択設定することができるプログラマブルコン
トローラを提供するにある。
で、請求項１の発明の目的とするところは、初期化スイ
ッチが操作されても、必要な演算用メモリ部の内容が全
て初期化されるのを防ぐことができるプログラマブルコ
ントローラを提供することにある。また請求項２の発明
の目的とするところは、請求項１の発明の目的に加えて
初期化スイッチの操作で初期化される演算用メモリをユ
ーザーが選択設定することができるプログラマブルコン
トローラを提供するにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明では、ＣＰＵと、ＲＯＭ、ＲＡＭ等か
らなるメモリ部と、Ｉ／Ｏインターフェイスと、操作時
にメモリ部内に設けられた複数の演算用メモリ部の内容
を初期化する指示信号をＣＰＵに与える初期化スイッチ
とにより基本的に構成されるプログラマブルコントロー
ラにおいて、各演算用メモリ部に各別に対応して設けら
れＣＰＵに対して初期化スイッチから初期化する指示信
号が与えられたときに対応する演算用メモリ部の初期化
を行うか否かをＣＰＵに示す手段を備えたものである。
に請求項１の発明では、ＣＰＵと、ＲＯＭ、ＲＡＭ等か
らなるメモリ部と、Ｉ／Ｏインターフェイスと、操作時
にメモリ部内に設けられた複数の演算用メモリ部の内容
を初期化する指示信号をＣＰＵに与える初期化スイッチ
とにより基本的に構成されるプログラマブルコントロー
ラにおいて、各演算用メモリ部に各別に対応して設けら
れＣＰＵに対して初期化スイッチから初期化する指示信
号が与えられたときに対応する演算用メモリ部の初期化
を行うか否かをＣＰＵに示す手段を備えたものである。
【０００６】請求項２の発明では、請求項１の発明にお
いて、上記手段をメモリスイッチで構成して、メモリス
イッチの状態を外部より自在に設定可能としたものであ
る。
いて、上記手段をメモリスイッチで構成して、メモリス
イッチの状態を外部より自在に設定可能としたものであ
る。
【０００７】
【作用】請求項１の発明によれば、ＣＰＵと、ＲＯＭ、
ＲＡＭ等からなるメモリ部と、Ｉ／Ｏインターフェイス
と、操作時にメモリ部内に設けられた複数の演算用メモ
リ部の内容を初期化する指示信号をＣＰＵに与える初期
化スイッチとにより基本的に構成されるプログラマブル
コントローラにおいて、各演算用メモリ部に各別に対応
して設けられＣＰＵに対して初期化スイッチから初期化
する指示信号が与えられたときに対応する演算用メモリ
部の初期化を行うか否かをＣＰＵに示す手段を備えたの
で、ユーザーが誤って初期化スイッチを操作しても演算
用メモリ部が全て初期化されるのを防ぐことができる。
ＲＡＭ等からなるメモリ部と、Ｉ／Ｏインターフェイス
と、操作時にメモリ部内に設けられた複数の演算用メモ
リ部の内容を初期化する指示信号をＣＰＵに与える初期
化スイッチとにより基本的に構成されるプログラマブル
コントローラにおいて、各演算用メモリ部に各別に対応
して設けられＣＰＵに対して初期化スイッチから初期化
する指示信号が与えられたときに対応する演算用メモリ
部の初期化を行うか否かをＣＰＵに示す手段を備えたの
で、ユーザーが誤って初期化スイッチを操作しても演算
用メモリ部が全て初期化されるのを防ぐことができる。
【０００８】請求項２の発明によれば、請求項１の発明
において、上記手段をメモリスイッチで構成して、メモ
リスイッチの状態を外部より自在に設定可能としたの
で、初期化スイッチの操作で初期化されたくない演算用
メモリ部をユーザーにより任意に選択設定でき、そのた
め誤った初期化スイッチの操作があっても、ユーザーが
必要とする演算用メモリ部の内容の初期化を防ぐことが
できる。
において、上記手段をメモリスイッチで構成して、メモ
リスイッチの状態を外部より自在に設定可能としたの
で、初期化スイッチの操作で初期化されたくない演算用
メモリ部をユーザーにより任意に選択設定でき、そのた
め誤った初期化スイッチの操作があっても、ユーザーが
必要とする演算用メモリ部の内容の初期化を防ぐことが
できる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例のプログラマブルコント
ローラの基本的な構成を示すブロック図であり、図示す
るプログラマブルコントローラではＣＰＵ１と、固定的
なプログラム、データを書き込んだＲＯＭ２及びユーザ
ープログラムの書き込みや、ワークエリアの確保、或い
はデータの一時的格納、演算用等に用いるＲＡＭ３から
なるメモリ部と、外部機器との間で入出力データの授受
を行うためのＩ／Ｏインターフェイス４と、プルアップ
され、操作時にＣＰＵ１に対して演算用メモリ部の初期
化を指示する”Ｌ”の信号を与える押釦スイッチ等から
なる初期化スイッチ５と、後述するメモリスイッチとで
構成される。ここで演算用メモリ部は、上記ＲＡＭ３に
より構成されており複数のＲＡＭ或いは１個のＲＡＭに
よって複数構成されたもので、個々の演算用メモリ部は
独立して初期化が行えるようなっている。尚実施例では
図２に示すように一つのメモリ空間をＡ乃至Ｄの４つに
領域に分けて夫々を演算メモリ部としている。
する。図１は本発明の一実施例のプログラマブルコント
ローラの基本的な構成を示すブロック図であり、図示す
るプログラマブルコントローラではＣＰＵ１と、固定的
なプログラム、データを書き込んだＲＯＭ２及びユーザ
ープログラムの書き込みや、ワークエリアの確保、或い
はデータの一時的格納、演算用等に用いるＲＡＭ３から
なるメモリ部と、外部機器との間で入出力データの授受
を行うためのＩ／Ｏインターフェイス４と、プルアップ
され、操作時にＣＰＵ１に対して演算用メモリ部の初期
化を指示する”Ｌ”の信号を与える押釦スイッチ等から
なる初期化スイッチ５と、後述するメモリスイッチとで
構成される。ここで演算用メモリ部は、上記ＲＡＭ３に
より構成されており複数のＲＡＭ或いは１個のＲＡＭに
よって複数構成されたもので、個々の演算用メモリ部は
独立して初期化が行えるようなっている。尚実施例では
図２に示すように一つのメモリ空間をＡ乃至Ｄの４つに
領域に分けて夫々を演算メモリ部としている。
【００１０】メモリスイッチは図３に示すようにＲＡＭ
３或いは電源バックアップされたメモリの各演算メモリ
部Ａ乃至Ｄに１ビットづつ対応する４ビットのエリアに
より構成される。つまり図３においてビット０は演算用
メモリ部Ａに、ビット１は演算用メモリ部Ｂに、ビット
２は演算用メモリ部Ｃに、ビット３は演算用メモリ部Ｄ
に夫々対応する。
３或いは電源バックアップされたメモリの各演算メモリ
部Ａ乃至Ｄに１ビットづつ対応する４ビットのエリアに
より構成される。つまり図３においてビット０は演算用
メモリ部Ａに、ビット１は演算用メモリ部Ｂに、ビット
２は演算用メモリ部Ｃに、ビット３は演算用メモリ部Ｄ
に夫々対応する。
【００１１】そしてこれらのメモリスイッチは各ビット
にセットされた値、つまり”０”か”１”により対応す
る演算用メモリ部を初期化スイッチ５の操作時に初期化
するか否かをＣＰＵ１に示す。これらのビットの値の設
定は外部のプログラミング装置等の周辺装置（図示せ
ず）によりユーザーが任意に設定できるようになってい
る。
にセットされた値、つまり”０”か”１”により対応す
る演算用メモリ部を初期化スイッチ５の操作時に初期化
するか否かをＣＰＵ１に示す。これらのビットの値の設
定は外部のプログラミング装置等の周辺装置（図示せ
ず）によりユーザーが任意に設定できるようになってい
る。
【００１２】図４は本発明のプログラマブルコントロー
ラの基本動作を示すフローチャートであり、このフロー
チャートに示すように電源オン後、まずＣＰＵ１はＲＯ
Ｍ２に格納されている基本動作プログラムに基づいて初
期化を行い、その初期化が完了すると、初期化スイッチ
５が操作されているか否の判定を行い、否の場合にはプ
ログラマブルコントローラに設けられているモードスイ
ッチ（図示せず）の状態を判定してプログラミングモー
ド（ＰＲＯＧ）であればユーザープログラムの設定や各
種諸元データの入力設定のための周辺ツールサービス処
理を行う。
ラの基本動作を示すフローチャートであり、このフロー
チャートに示すように電源オン後、まずＣＰＵ１はＲＯ
Ｍ２に格納されている基本動作プログラムに基づいて初
期化を行い、その初期化が完了すると、初期化スイッチ
５が操作されているか否の判定を行い、否の場合にはプ
ログラマブルコントローラに設けられているモードスイ
ッチ（図示せず）の状態を判定してプログラミングモー
ド（ＰＲＯＧ）であればユーザープログラムの設定や各
種諸元データの入力設定のための周辺ツールサービス処
理を行う。
【００１３】またランモード（ＲＵＮ）であればでＩ／
Ｏリフレッシュやユーザープログラムによる演算実行を
行った後に周辺ツールサービス処理を行う。以後初期化
スイッチ５の操作の判定から周辺ツールサービスまでの
処理を繰り返して行うのである。この繰り返し処理中に
初期化スイッチ５が操作されると、ＣＰＵ１は、演算用
メモリ部Ａ乃至Ｄの初期化処理を図５のフローチャート
に基づいて実行する。
Ｏリフレッシュやユーザープログラムによる演算実行を
行った後に周辺ツールサービス処理を行う。以後初期化
スイッチ５の操作の判定から周辺ツールサービスまでの
処理を繰り返して行うのである。この繰り返し処理中に
初期化スイッチ５が操作されると、ＣＰＵ１は、演算用
メモリ部Ａ乃至Ｄの初期化処理を図５のフローチャート
に基づいて実行する。
【００１４】つまりＣＰＵ１はメモリスイッチのビット
０からビット３迄の内容を順次判定し、各ビットにおけ
る判定において”０”であれば当該ビットに対応する演
算用メモリ部の初期化を行い、”１”であれば初期化を
行わないのである。そして初期化スイッチ５の操作が行
われた場合に、初期化されると困る演算用メモリ部に対
応するメモリスイッチのビットに”１”を、初期化され
ても良い演算用メモリ部に対応するメモリスイッチのビ
ットに”０”を夫々ユーザーが設定しておけば、初期化
スイッチ５の誤操作があってもユーザーが必要とする演
算内容は保護されることになる。
０からビット３迄の内容を順次判定し、各ビットにおけ
る判定において”０”であれば当該ビットに対応する演
算用メモリ部の初期化を行い、”１”であれば初期化を
行わないのである。そして初期化スイッチ５の操作が行
われた場合に、初期化されると困る演算用メモリ部に対
応するメモリスイッチのビットに”１”を、初期化され
ても良い演算用メモリ部に対応するメモリスイッチのビ
ットに”０”を夫々ユーザーが設定しておけば、初期化
スイッチ５の誤操作があってもユーザーが必要とする演
算内容は保護されることになる。
【００１５】
【発明の効果】請求項１の発明は、ＣＰＵと、ＲＯＭ、
ＲＡＭ等からなるメモリ部と、Ｉ／Ｏインターフェイス
と、操作時にメモリ部内に設けられた複数の演算用メモ
リ部の内容を初期化する指示信号をＣＰＵに与える初期
化スイッチとにより基本的に構成されるプログラマブル
コントローラにおいて、各演算用メモリ部に各別に対応
して設けられＣＰＵに対して初期化スイッチから初期化
する指示信号が与えられたときに対応する演算用メモリ
部の初期化を行うか否かをＣＰＵに示す手段を備えたの
で、ユーザーが誤って初期化スイッチを操作しても全て
の演算用メモリ部が初期化されるのを防ぐことができる
という効果がある。
ＲＡＭ等からなるメモリ部と、Ｉ／Ｏインターフェイス
と、操作時にメモリ部内に設けられた複数の演算用メモ
リ部の内容を初期化する指示信号をＣＰＵに与える初期
化スイッチとにより基本的に構成されるプログラマブル
コントローラにおいて、各演算用メモリ部に各別に対応
して設けられＣＰＵに対して初期化スイッチから初期化
する指示信号が与えられたときに対応する演算用メモリ
部の初期化を行うか否かをＣＰＵに示す手段を備えたの
で、ユーザーが誤って初期化スイッチを操作しても全て
の演算用メモリ部が初期化されるのを防ぐことができる
という効果がある。
【００１６】請求項２の発明は、請求項１の発明におい
て、上記手段をメモリスイッチで構成して、メモリスイ
ッチの状態を外部より自在に設定可能としたので、初期
化スイッチの操作で初期化されたくない演算用メモリ部
をユーザーにより任意に選択設定でき、そのため誤った
初期化スイッチの操作があっても、ユーザーが必要とす
る演算用メモリ部の内容の初期化を防ぐことができると
いう効果がある。
て、上記手段をメモリスイッチで構成して、メモリスイ
ッチの状態を外部より自在に設定可能としたので、初期
化スイッチの操作で初期化されたくない演算用メモリ部
をユーザーにより任意に選択設定でき、そのため誤った
初期化スイッチの操作があっても、ユーザーが必要とす
る演算用メモリ部の内容の初期化を防ぐことができると
いう効果がある。
【図１】本発明の一実施例の基本的構成を示すブロック
図である。
図である。
【図２】同上のメモリ部における演算用メモリ部の領域
を示すメモリマップである。
を示すメモリマップである。
【図３】同上のメモリスイッチのビット構成図を示す。
【図４】同上の基本的な動作のフローチャートである。
【図５】同上の演算用メモリ部の初期化処理のフローチ
ャートである。
ャートである。
【図６】従来例の演算用メモリ部の初期化処理のフロー
チャートである。
チャートである。
１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ４ Ｉ／Ｏインターフェイス ５ 初期化スイッチ
【手続補正書】
【提出日】平成７年７月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】上記のように初期化ス
イッチは複数の演算用メモリ部の内容を一斉に初期化し
たい場合には便利なスイッチであるが、しかしながらユ
ーザーが操作ミスによって操作した場合には、初期化す
る必要のない演算用メモリ部の内容まで初期化されてし
まうことがある。つまり仮に４つの演算用メモリ部Ａ乃
至Ｂが設けられている場合、図６に示すように初期化ス
イッチが操作されると、先ず演算メモリ部Ａの内容が全
て初期化され、以後順次各演算用メモリ部Ｂ乃至Ｄが初
期化されるのである。
イッチは複数の演算用メモリ部の内容を一斉に初期化し
たい場合には便利なスイッチであるが、しかしながらユ
ーザーが操作ミスによって操作した場合には、初期化す
る必要のない演算用メモリ部の内容まで初期化されてし
まうことがある。つまり仮に４つの演算用メモリ部Ａ乃
至Ｂが設けられている場合、図６に示すように初期化ス
イッチが操作されると、先ず演算メモリ部Ａの内容が全
て初期化され、以後順次各演算用メモリ部Ｂ乃至Ｄが初
期化されるのである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 1/24 12/00 ５５０ Ａ Ｇ０６Ｆ 1/00 ３５０ Ｚ
Claims (2)
- 【請求項１】ＣＰＵと、ＲＯＭ、ＲＡＭ等からなるメモ
リ部と、Ｉ／Ｏインターフェイスと、操作時にメモリ部
内に設けられた複数の演算用メモリ部の内容を初期化す
る指示信号をＣＰＵに与える初期化スイッチとにより基
本的に構成されるプログラマブルコントローラにおい
て、各演算用メモリ部に各別に対応して設けられＣＰＵ
に対して初期化スイッチから初期化する指示信号が与え
られたときに対応する演算用メモリ部の初期化を行うか
否かをＣＰＵに示す手段を備えたことを特徴とするプロ
グラマブルコントローラ。 - 【請求項２】上記手段をメモリスイッチで構成して、メ
モリスイッチの状態を外部より自在に設定可能としたこ
とを特徴とする請求項１記載のプログラマブルコントロ
ーラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320450A JPH08179815A (ja) | 1994-12-22 | 1994-12-22 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320450A JPH08179815A (ja) | 1994-12-22 | 1994-12-22 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179815A true JPH08179815A (ja) | 1996-07-12 |
Family
ID=18121591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320450A Pending JPH08179815A (ja) | 1994-12-22 | 1994-12-22 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179815A (ja) |
-
1994
- 1994-12-22 JP JP6320450A patent/JPH08179815A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08179815A (ja) | プログラマブルコントローラ | |
| US7013381B2 (en) | Function-variable type digital signal processing apparatus, and method of and program for controlling the same | |
| JP5088566B2 (ja) | 割込機能を備えたｐｌｃ | |
| JP3567576B2 (ja) | 電子計算機 | |
| JP2004038521A (ja) | マイクロコンピュータ | |
| JPS63282853A (ja) | 情報処理装置 | |
| JPS6226485B2 (ja) | ||
| JPH0827711B2 (ja) | マイクロプロセッサ | |
| JPS58175038A (ja) | ストア−ドプログラム方式の電子機器 | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPH0546220A (ja) | 数値制御装置 | |
| JPH07110651A (ja) | プログラマブルコントローラへのコメントの格納方法およびプログラマブルコントローラ | |
| JPH0830459A (ja) | 半導体集積回路 | |
| JPH0594281A (ja) | コンピユータシステム | |
| JPH1115644A (ja) | 制御装置 | |
| JPH04191904A (ja) | シーケンス命令実行プロセッサ | |
| JPH01103719A (ja) | キー入力装置 | |
| JPS5878203A (ja) | プログラマブル・コントロ−ラ | |
| JPH0895781A (ja) | プロセッサの算術論理装置 | |
| JPS6188336A (ja) | マイクロプログラム制御装置 | |
| JPH0310324A (ja) | マイクロコンピュータ | |
| JPS59186005A (ja) | Ｎｃ指令プログラムの特定アドレス強調表示装置 | |
| JPH0546382A (ja) | データ長選択方法 | |
| JPH0969070A (ja) | 情報処理装置の制御回路 | |
| JPH08137675A (ja) | 動作環境設定方式及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |