JPH08179802A - アクチュエータ制御装置 - Google Patents
アクチュエータ制御装置Info
- Publication number
- JPH08179802A JPH08179802A JP32455794A JP32455794A JPH08179802A JP H08179802 A JPH08179802 A JP H08179802A JP 32455794 A JP32455794 A JP 32455794A JP 32455794 A JP32455794 A JP 32455794A JP H08179802 A JPH08179802 A JP H08179802A
- Authority
- JP
- Japan
- Prior art keywords
- actuator
- value data
- control
- deviation
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Optical Recording Or Reproduction (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】アクチュエータの高次共振による制御系の不安
定化を防止するに際し、制御系に初期的な逆応答を生じ
させることなく、デジタル制御においてもサンプリング
周波数を高くすることなく実現する。 【構成】変位偏差検出部２は、アクチュエータ１の変位
位置Ｐ１とディスク合焦点位置Ｐ２との偏差を検出して
偏差値を示す信号Ｓ１を出力する。Ａ−Ｄ変換部３は、
信号Ｓ１をデジタル化して偏差値データＤ１に出力す
る。デジタル演算部４は、偏差値データＤ１に基づきデ
ィジタル演算により制御値データＤ２を生成する。タイ
ミング調整部５は、高次共振周波数がｆｓであるアクチ
ュエータを制御する制御値データＤ２に対して、０＜Ｔ
ｄ＜１／ｆｓを満足する遅延時間Ｔｄを与え、制御値デ
ータＤ４として出力する。制御値データＤ４は、Ｄ−Ａ
変換部６、ゲイン調整部７、駆動アンプ８を介してアク
チュエータ１に供給される。
定化を防止するに際し、制御系に初期的な逆応答を生じ
させることなく、デジタル制御においてもサンプリング
周波数を高くすることなく実現する。 【構成】変位偏差検出部２は、アクチュエータ１の変位
位置Ｐ１とディスク合焦点位置Ｐ２との偏差を検出して
偏差値を示す信号Ｓ１を出力する。Ａ−Ｄ変換部３は、
信号Ｓ１をデジタル化して偏差値データＤ１に出力す
る。デジタル演算部４は、偏差値データＤ１に基づきデ
ィジタル演算により制御値データＤ２を生成する。タイ
ミング調整部５は、高次共振周波数がｆｓであるアクチ
ュエータを制御する制御値データＤ２に対して、０＜Ｔ
ｄ＜１／ｆｓを満足する遅延時間Ｔｄを与え、制御値デ
ータＤ４として出力する。制御値データＤ４は、Ｄ−Ａ
変換部６、ゲイン調整部７、駆動アンプ８を介してアク
チュエータ１に供給される。
Description
【０００１】
【産業上の利用分野】本発明はアクチュエータ制御装置
に関し、特に光ヘッドのアクチュエータ制御時に発生す
る機械的高次共振を安定化できるアクチュエータ制御装
置に関する。
に関し、特に光ヘッドのアクチュエータ制御時に発生す
る機械的高次共振を安定化できるアクチュエータ制御装
置に関する。
【０００２】
【従来の技術】光ディスク記録再生装置の光ヘッドに
は、集束ビームのフォーカス（焦点）調整およびトラッ
クキングを行うためにフォーカスアクチュエータおよび
トラックアクチュエータがそれぞれ設けられており、制
御系を構成してそれぞれ駆動制御している。
は、集束ビームのフォーカス（焦点）調整およびトラッ
クキングを行うためにフォーカスアクチュエータおよび
トラックアクチュエータがそれぞれ設けられており、制
御系を構成してそれぞれ駆動制御している。
【０００３】しかし、アクチュエータは機械的な共振特
性を有しているので制御系の動作が不安定になる。この
ようなアクチュエータの高次共振による制御系の不安定
化を防止する手段としては、特開昭６１−２３４４０３
号公報によって開示されているように、制御系の開ルー
プゲインを変化させることなく、開ループ位相だけを所
定量だけ遅らせる全域通過フィルタを制御系ループに挿
入している。
性を有しているので制御系の動作が不安定になる。この
ようなアクチュエータの高次共振による制御系の不安定
化を防止する手段としては、特開昭６１−２３４４０３
号公報によって開示されているように、制御系の開ルー
プゲインを変化させることなく、開ループ位相だけを所
定量だけ遅らせる全域通過フィルタを制御系ループに挿
入している。
【０００４】例えば、制御系の開ループ特性図およびナ
イキスト線図が、全域通過フィルタを挿入しないときに
図１３および図１４にそれぞれ示したようになっている
ものとする。ここでは、アクチュエータの高次共振点は
１２ｋＨｚであり、この共振周波数近傍で制御系開ルー
プ位相が反転している。また、図１４のナイキスト線図
に示したように、制御系のゲイン余裕は１ｄＢ程度であ
る。一般にゲイン余裕が１ｄＢ程度では、アクチュエー
タの経時的な性能変化や外乱等に対応しきれず、制御系
が発振することもあり実用的でない。従って、制御系の
ゲイン余裕としは１０ｄＢ程度確保することが望まし
い。
イキスト線図が、全域通過フィルタを挿入しないときに
図１３および図１４にそれぞれ示したようになっている
ものとする。ここでは、アクチュエータの高次共振点は
１２ｋＨｚであり、この共振周波数近傍で制御系開ルー
プ位相が反転している。また、図１４のナイキスト線図
に示したように、制御系のゲイン余裕は１ｄＢ程度であ
る。一般にゲイン余裕が１ｄＢ程度では、アクチュエー
タの経時的な性能変化や外乱等に対応しきれず、制御系
が発振することもあり実用的でない。従って、制御系の
ゲイン余裕としは１０ｄＢ程度確保することが望まし
い。
【０００５】いま、例えば、図１１に示す回路で構成さ
れ、図１２に示す特性を有する全域通過フィルタを制御
系に挿入したとすれば、制御系の開ループ特性およびナ
イキスト線図は、図１５および図１６にそれぞれ示すよ
うになる。すなわち、全域通過フィルタを挿入したこと
により、開ループゲインは変化しないが開ループ位相だ
けが遅れ、従って、図１６に示したナイキスト線図のよ
うに、制御系のゲイン余裕を１０ｄＢ程度確保でき、ア
クチュエータの高次共振に対して制御系を安定化でき
る。
れ、図１２に示す特性を有する全域通過フィルタを制御
系に挿入したとすれば、制御系の開ループ特性およびナ
イキスト線図は、図１５および図１６にそれぞれ示すよ
うになる。すなわち、全域通過フィルタを挿入したこと
により、開ループゲインは変化しないが開ループ位相だ
けが遅れ、従って、図１６に示したナイキスト線図のよ
うに、制御系のゲイン余裕を１０ｄＢ程度確保でき、ア
クチュエータの高次共振に対して制御系を安定化でき
る。
【０００６】
【発明が解決しようとする課題】上述したように、全域
通過フィルタを用いてアクチュエータ高次共振の安定化
をはかる場合には、以下のような問題点がある。
通過フィルタを用いてアクチュエータ高次共振の安定化
をはかる場合には、以下のような問題点がある。
【０００７】１．制御系の初期応答が逆方向に生じるの
で、良好な制御性能が得られない。
で、良好な制御性能が得られない。
【０００８】例えば、全域通過フィルタが図１１に示し
た回路構成であるとすれば、伝達関数は、 （−ｓ＋ｐ0 ）／（ｓ＋ｐ0 ） ………（１） とな
る。 但し、ｐ0 ＝１／ＣＲ＞０、ｓ：ラプラス演算子 いま、ｐ0 ＝２π×１４４００として式（１）のステッ
プ応答を求めれば、図１７に示すように、初期応答が定
常状態とは逆方向に生じる。これは、系の初期運動が全
域通過フィルタの伝達関数の分子多項式中の微分項ｓに
強く影響され、定常状態では系の応答がｓの係数符号と
は逆方向に落ち着くからである。制御系出力の初期的な
逆応答は、アクチュエータ出力の初期的な逆応答を励起
する。このように従来の全域通過フィルタを含む制御系
では、系の初期応答において良好な制御性能が期待でき
ない。
た回路構成であるとすれば、伝達関数は、 （−ｓ＋ｐ0 ）／（ｓ＋ｐ0 ） ………（１） とな
る。 但し、ｐ0 ＝１／ＣＲ＞０、ｓ：ラプラス演算子 いま、ｐ0 ＝２π×１４４００として式（１）のステッ
プ応答を求めれば、図１７に示すように、初期応答が定
常状態とは逆方向に生じる。これは、系の初期運動が全
域通過フィルタの伝達関数の分子多項式中の微分項ｓに
強く影響され、定常状態では系の応答がｓの係数符号と
は逆方向に落ち着くからである。制御系出力の初期的な
逆応答は、アクチュエータ出力の初期的な逆応答を励起
する。このように従来の全域通過フィルタを含む制御系
では、系の初期応答において良好な制御性能が期待でき
ない。
【０００９】２．デジタル演算によるデジタル制御系の
実現が困難である。
実現が困難である。
【００１０】デジタル演算を前提としたデジタル制御系
において、式（１）の全域通過フィタを実現することを
考える。
において、式（１）の全域通過フィタを実現することを
考える。
【００１１】いま、式（１）に０次ホールドを使ってｚ
変換すれば式（２）を得る。
変換すれば式（２）を得る。
【００１２】
【００１３】但し、Ｔ：サンプリング周期 式（２）のゲインは、ｚ＝ｅｘｐ（ｓＴ）の関係を用い
ると次式（３）として得られる。
ると次式（３）として得られる。
【００１４】
【００１５】但し、ω＝２πｆ、ｆ：周波数 式（３）のゲインが０ｄＢとなる条件は、ｐ0 ＝０ ｏ
ｒ Ｔ＝０ ｏｒ ω×Ｔ＝２πｎ（ｎ＝０，１，２，
…）となる。よって、任意のｐ0 ，ωに対して、制御系
の開ループゲインを変化させないためには、すなわち、
式（３）のゲインを０ｄＢとするためには、サンプリン
グ周期Ｔを十分短く設定する必要がある。
ｒ Ｔ＝０ ｏｒ ω×Ｔ＝２πｎ（ｎ＝０，１，２，
…）となる。よって、任意のｐ0 ，ωに対して、制御系
の開ループゲインを変化させないためには、すなわち、
式（３）のゲインを０ｄＢとするためには、サンプリン
グ周期Ｔを十分短く設定する必要がある。
【００１６】図１８は、サンプリング周波数（１／Ｔ）
を６０，２４０，９６０ｋＨｚとしたときの、式（３）
のフィルタゲインを示している（但し、ｐ0 ＝２π×１
４４００）。図１８に示されているように、全域通過フ
ィルタを離散化してゲイン変化分を無視可能な１ｄＢ以
内にするためには、サンプリング周波数は１ＭＨｚ程度
となり、フィルタの極の７０倍程度に高くする必要があ
る。
を６０，２４０，９６０ｋＨｚとしたときの、式（３）
のフィルタゲインを示している（但し、ｐ0 ＝２π×１
４４００）。図１８に示されているように、全域通過フ
ィルタを離散化してゲイン変化分を無視可能な１ｄＢ以
内にするためには、サンプリング周波数は１ＭＨｚ程度
となり、フィルタの極の７０倍程度に高くする必要があ
る。
【００１７】一般に、アクチュエータの高次共振点は、
制御系の制御周波数帯域よりも高い周波数に存在する。
また、実用的なサンプリング周波数は、制御周波数帯域
の５〜２０倍の周波数である。よって、デジタル制御系
で高次共振安定化のための全域通過フィルタを実現する
ためには、所望の制御周波数帯域に必要なサンプリング
周波数よりも更に高いサンプリング周波数が必要とな
る。また、サンプリング周波数が高くなれば、デジタル
演算回路の高性能化が要求されるので制御系のコストが
大幅に増大し、実用上実現することは困難である。
制御系の制御周波数帯域よりも高い周波数に存在する。
また、実用的なサンプリング周波数は、制御周波数帯域
の５〜２０倍の周波数である。よって、デジタル制御系
で高次共振安定化のための全域通過フィルタを実現する
ためには、所望の制御周波数帯域に必要なサンプリング
周波数よりも更に高いサンプリング周波数が必要とな
る。また、サンプリング周波数が高くなれば、デジタル
演算回路の高性能化が要求されるので制御系のコストが
大幅に増大し、実用上実現することは困難である。
【００１８】本発明の目的は、アクチュエータの高次共
振による制御系の不安定化を防止するに際し、制御系に
初期的な逆応答を生じさせることなく、また、デジタル
制御においてもサンプリング周波数を高くすることなく
実現できるアクチュエータ制御装置を提供することにあ
る。
振による制御系の不安定化を防止するに際し、制御系に
初期的な逆応答を生じさせることなく、また、デジタル
制御においてもサンプリング周波数を高くすることなく
実現できるアクチュエータ制御装置を提供することにあ
る。
【００１９】
【課題を解決するための手段】本発明のアクチュエータ
制御装置は、アクチュエータの変位位置と設定位置との
偏差を検出して偏差値信号を出力する変位偏差検出手段
と、サンプリング周期のパルスに応じて前記偏差値信号
をデジタル化して偏差値データとして出力するＡ−Ｄ変
換手段と、前記偏差値データから前記アクチュエータを
制御する制御値データを生成するデジタル演算手段と、
前記アクチュエータの高次共振周波数をｆｓとしたとき
前記制御値データに対して０＜Ｔｄ＜１／ｆｓを満足す
る遅延時間Ｔｄを与えるタイミング調整手段と、このタ
イミング調整手段の出力データに基づき前記アクチュエ
ータを駆動する駆動手段とを備える。
制御装置は、アクチュエータの変位位置と設定位置との
偏差を検出して偏差値信号を出力する変位偏差検出手段
と、サンプリング周期のパルスに応じて前記偏差値信号
をデジタル化して偏差値データとして出力するＡ−Ｄ変
換手段と、前記偏差値データから前記アクチュエータを
制御する制御値データを生成するデジタル演算手段と、
前記アクチュエータの高次共振周波数をｆｓとしたとき
前記制御値データに対して０＜Ｔｄ＜１／ｆｓを満足す
る遅延時間Ｔｄを与えるタイミング調整手段と、このタ
イミング調整手段の出力データに基づき前記アクチュエ
ータを駆動する駆動手段とを備える。
【００２０】上記構成において、前記タイミング調整手
段は、入力クロックを分周して前記サンプリング周期の
パルスを出力する分周器と、前記分周器の出力パルスに
応じてリセットして前記入力クロックをカウントするカ
ウンタと、このカウンタのカウント値と外部から設定さ
れる設定値とを比較し一致したときにパルスを出力する
比較器と、縦続接続された複数のフリップフロップを有
し前記分周器の出力パルスに応じて動作して前記デジタ
ル演算手段が出力する前記制御値データを所定時間遅延
させる第１の遅延回路と、前記比較器が出力するパルス
に応じて動作するフリップフロップを有し前記第１の遅
延回路が出力する制御値データを所定時間遅延させる第
２の遅延回路とを備える。
段は、入力クロックを分周して前記サンプリング周期の
パルスを出力する分周器と、前記分周器の出力パルスに
応じてリセットして前記入力クロックをカウントするカ
ウンタと、このカウンタのカウント値と外部から設定さ
れる設定値とを比較し一致したときにパルスを出力する
比較器と、縦続接続された複数のフリップフロップを有
し前記分周器の出力パルスに応じて動作して前記デジタ
ル演算手段が出力する前記制御値データを所定時間遅延
させる第１の遅延回路と、前記比較器が出力するパルス
に応じて動作するフリップフロップを有し前記第１の遅
延回路が出力する制御値データを所定時間遅延させる第
２の遅延回路とを備える。
【００２１】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２２】図１は本発明の一実施例を示すブロック図
であり、光ヘッドのフォーカスもしくはトラッキングア
クチュエータを制御対象とし、サンプリング周波数６０
ｋＨｚでデジタル化してデジタル演算により制御する装
置を示している。
であり、光ヘッドのフォーカスもしくはトラッキングア
クチュエータを制御対象とし、サンプリング周波数６０
ｋＨｚでデジタル化してデジタル演算により制御する装
置を示している。
【００２３】変位偏差検出部２は、アクチュエータ１の
変位位置Ｐ１とディスク合焦点位置Ｐ２との偏差を検出
し、偏差値を示す電気的な信号Ｓ１を生成する。Ａ−Ｄ
変換部３は、サンプリング周期のクロックパルスＣＬＫ
２に応じて、偏差値を示す信号Ｓ１をデジタル化して偏
差値データＤ１に変換する。
変位位置Ｐ１とディスク合焦点位置Ｐ２との偏差を検出
し、偏差値を示す電気的な信号Ｓ１を生成する。Ａ−Ｄ
変換部３は、サンプリング周期のクロックパルスＣＬＫ
２に応じて、偏差値を示す信号Ｓ１をデジタル化して偏
差値データＤ１に変換する。
【００２４】デジタル演算部４は、離散化されたリード
・ラグフィルタ、ラグ・リードフィルタ、ローパスフィ
ルタ等の周知のデジタルフィルタを有し、入力する偏差
値データＤ１および偏差値データＤ１の過去値および出
力する制御値データＤ２の過去値に基づき、予め設定さ
れたフィルタ定数との和積演算処理を実行し、所望の制
御系開ループゲイン周波数特性となるように制御値デー
タＤ２を生成する。
・ラグフィルタ、ラグ・リードフィルタ、ローパスフィ
ルタ等の周知のデジタルフィルタを有し、入力する偏差
値データＤ１および偏差値データＤ１の過去値および出
力する制御値データＤ２の過去値に基づき、予め設定さ
れたフィルタ定数との和積演算処理を実行し、所望の制
御系開ループゲイン周波数特性となるように制御値デー
タＤ２を生成する。
【００２５】タイミング調整部５は、従来例における全
通過フィルタと同様な目的で設けられるものであり、制
御値データＤ２に対してゲインを変化させずに所定時間
だけ遅らせ、制御値データＤ４として出力する。詳細に
ついては後述する。
通過フィルタと同様な目的で設けられるものであり、制
御値データＤ２に対してゲインを変化させずに所定時間
だけ遅らせ、制御値データＤ４として出力する。詳細に
ついては後述する。
【００２６】Ｄ−Ａ変換部６は制御値データＤ４をアナ
ログ化する。ゲイン調整部７は例えば可変抵抗器で構成
され、制御系開ループＤＣゲインを調整する。駆動アン
プ８は、ゲイン調整部７の出力を電力増幅して光ヘッド
のアクチュエータ１を駆動する。
ログ化する。ゲイン調整部７は例えば可変抵抗器で構成
され、制御系開ループＤＣゲインを調整する。駆動アン
プ８は、ゲイン調整部７の出力を電力増幅して光ヘッド
のアクチュエータ１を駆動する。
【００２７】図２はタイミング調整部５の一例を示すブ
ロック図である。また、図３は動作を示すタイミングチ
ャートである。
ロック図である。また、図３は動作を示すタイミングチ
ャートである。
【００２８】分周器５１は、デジタル演算部４の動作ク
ロックを入力クロックＣＬＫ１として分周し、サンプリ
ング周波数（６０ｋＨｚ）と同一周期Ｔのクロックパル
スＣＬＫ２を出力する。本実施例では、図３に示したよ
うに、周期ｈの入力クロックＣＬＫ１を１／８に分周し
てサンプリング周期（Ｔ＝８ｈ）のクロックパルスＣＬ
Ｋ２としている。このクロックパルスＣＬＫ２は、カウ
ンタ５２および複数のフリップフロップ回路ＦＦ０〜Ｆ
Ｆｎにそれぞれ供給される。また、Ａ−Ｄ変換部３にも
供給されてサンプリングパルスとして利用される。
ロックを入力クロックＣＬＫ１として分周し、サンプリ
ング周波数（６０ｋＨｚ）と同一周期Ｔのクロックパル
スＣＬＫ２を出力する。本実施例では、図３に示したよ
うに、周期ｈの入力クロックＣＬＫ１を１／８に分周し
てサンプリング周期（Ｔ＝８ｈ）のクロックパルスＣＬ
Ｋ２としている。このクロックパルスＣＬＫ２は、カウ
ンタ５２および複数のフリップフロップ回路ＦＦ０〜Ｆ
Ｆｎにそれぞれ供給される。また、Ａ−Ｄ変換部３にも
供給されてサンプリングパルスとして利用される。
【００２９】カウンタ５２は、クロックパルスＣＬＫ２
に応じてリセットして入力クロックＣＬＫ１をカウント
し、カウント値ＣＮ（「０」〜「７」）を比較器５３へ
出力する。比較器５３は、カウント値ＣＮと外部から供
給される設定値ｋとを比較し、一致したときにクロック
パルスＣＬＫ３を出力する。例えば、外部から供給され
る設定値ｋが「４」であれば、図３に示したように、カ
ウンタ５２のカウント値ＣＮが「４」となったときにク
ロックパルスＣＬＫ３を出力する。
に応じてリセットして入力クロックＣＬＫ１をカウント
し、カウント値ＣＮ（「０」〜「７」）を比較器５３へ
出力する。比較器５３は、カウント値ＣＮと外部から供
給される設定値ｋとを比較し、一致したときにクロック
パルスＣＬＫ３を出力する。例えば、外部から供給され
る設定値ｋが「４」であれば、図３に示したように、カ
ウンタ５２のカウント値ＣＮが「４」となったときにク
ロックパルスＣＬＫ３を出力する。
【００３０】縦続接続されたｎ＋１段のフリップフロッ
プ回路ＦＦ０〜ＦＦｎにより構成される遅延回路５４
は、クロックパルスＣＬＫ２に応じて入力データを更新
し、制御値データＤ２をクロックパルスＣＬＫ２のｎ周
期分（ｎ・８ｈ）だけ遅延させて制御値データＤ３とし
て出力する。
プ回路ＦＦ０〜ＦＦｎにより構成される遅延回路５４
は、クロックパルスＣＬＫ２に応じて入力データを更新
し、制御値データＤ２をクロックパルスＣＬＫ２のｎ周
期分（ｎ・８ｈ）だけ遅延させて制御値データＤ３とし
て出力する。
【００３１】遅延回路５５はフリップフロップ回路であ
り、クロックパルスＣＬＫ３に応じて制御値データＤ３
を更新し、所定時間（４ｈ）だけ制御値データＤ３を遅
延させて制御値データＤ４として出力する。従って、全
体では（ｎ・８ｈ＋４ｈ）の遅延時間となる。
り、クロックパルスＣＬＫ３に応じて制御値データＤ３
を更新し、所定時間（４ｈ）だけ制御値データＤ３を遅
延させて制御値データＤ４として出力する。従って、全
体では（ｎ・８ｈ＋４ｈ）の遅延時間となる。
【００３２】一般的に、入力クロックＣＬＫ１の周期を
ｈとし、分周部５１においてｍ（ｍは１以上の整数）分
周するものとし、比較器５３における設定値をｋ（ｋ＝
０，１，２，……，ｍ−１）とし、遅延部５４における
フリップフロップ回路をｎ＋１個とすれば、タイミング
調整部５が制御値データＤ１に与える遅延時間Ｔｄは、 Ｔｄ＝（ｎ・ｍ・ｈ）＋（ｋ・ｈ）……（５） とな
る。
ｈとし、分周部５１においてｍ（ｍは１以上の整数）分
周するものとし、比較器５３における設定値をｋ（ｋ＝
０，１，２，……，ｍ−１）とし、遅延部５４における
フリップフロップ回路をｎ＋１個とすれば、タイミング
調整部５が制御値データＤ１に与える遅延時間Ｔｄは、 Ｔｄ＝（ｎ・ｍ・ｈ）＋（ｋ・ｈ）……（５） とな
る。
【００３３】図４は、Ｔｄ＝１８μｓとした場合のタイ
ミング調整部５のゲインおよび位相特性を示している。
また、図５は、この場合のステップ応答を示している。
なお、アクチュエータ高次共振周波数がｆｓ（Ｈｚ）で
あれば、遅延時間Ｔｄは、０＜Ｔｄ＜１／ｆｓに設定す
ればよい。このようにすれば、従来例における全域通過
フィルタと同様な機能を、高いサンプリング周波数にす
ることなく、また、初期的な逆応答が生じることなく実
現できる。
ミング調整部５のゲインおよび位相特性を示している。
また、図５は、この場合のステップ応答を示している。
なお、アクチュエータ高次共振周波数がｆｓ（Ｈｚ）で
あれば、遅延時間Ｔｄは、０＜Ｔｄ＜１／ｆｓに設定す
ればよい。このようにすれば、従来例における全域通過
フィルタと同様な機能を、高いサンプリング周波数にす
ることなく、また、初期的な逆応答が生じることなく実
現できる。
【００３４】いま、制御系にタイミング調整部５が挿入
されていないときの制御系開ループゲインおよび開ルー
プ位相が図６に示したようになっており、また、ナイキ
スト線図が図７に示したようになっているものとする。
すなわち、開ループ位相が反転する周波数近傍にアクチ
ュエータの高次共振点（ｆｓ＝１２ｋＨｚ）が存在し、
制御系のゲイン余裕は１ｄＢ程度しかとれていないもの
とする。
されていないときの制御系開ループゲインおよび開ルー
プ位相が図６に示したようになっており、また、ナイキ
スト線図が図７に示したようになっているものとする。
すなわち、開ループ位相が反転する周波数近傍にアクチ
ュエータの高次共振点（ｆｓ＝１２ｋＨｚ）が存在し、
制御系のゲイン余裕は１ｄＢ程度しかとれていないもの
とする。
【００３５】このような制御系にタイミング調整部５を
挿入すれば、制御系の開ループゲインおよび開ループ位
相は図８に示したようになり、また、ナイキスト線図は
図９に示したようになる。すなわち、アクチュエータ高
次共振点での制御系の開ループ位相が遅れるので、図９
に示したように、制御系のゲイン余裕は１０ｄＢ程度確
保でき、アクチュエータ高次共振に対する制御系の安定
化を実現できる。
挿入すれば、制御系の開ループゲインおよび開ループ位
相は図８に示したようになり、また、ナイキスト線図は
図９に示したようになる。すなわち、アクチュエータ高
次共振点での制御系の開ループ位相が遅れるので、図９
に示したように、制御系のゲイン余裕は１０ｄＢ程度確
保でき、アクチュエータ高次共振に対する制御系の安定
化を実現できる。
【００３６】なお、本実施例では、デジタル演算部４の
動作クロックを入力クロックＣＬＫ１として使用してい
るが、０＜Ｔｃ＜１／ｆｓを満足する任意の周期Ｔｃの
クロックを使用することができる。
動作クロックを入力クロックＣＬＫ１として使用してい
るが、０＜Ｔｃ＜１／ｆｓを満足する任意の周期Ｔｃの
クロックを使用することができる。
【００３７】図１０は、タイミング調整部の他の実施例
を示すブロック図である。
を示すブロック図である。
【００３８】タイミング調整部９は、ｎ＋１段のレジス
タ回路により構成されるシフトレジスタを有し、周期Ｈ
のクロックパルスＣＬＫ４に応じて制御値データＤ２を
シフトさせることにより、制御値データＤ２をクロック
パルスＣＬＫ４のｎ周期分だけ遅延させて制御値データ
Ｄ３として出力できる。
タ回路により構成されるシフトレジスタを有し、周期Ｈ
のクロックパルスＣＬＫ４に応じて制御値データＤ２を
シフトさせることにより、制御値データＤ２をクロック
パルスＣＬＫ４のｎ周期分だけ遅延させて制御値データ
Ｄ３として出力できる。
【００３９】すなわち、タイミング調整部９が制御値デ
ータＤ１に与える遅延時間Ｔｄは、 Ｔｄ＝ｎ・Ｈ ……（６） となる。
ータＤ１に与える遅延時間Ｔｄは、 Ｔｄ＝ｎ・Ｈ ……（６） となる。
【００４０】ここで、アクチュエータ高次共振周波数が
ｆｓ（Ｈｚ）であれば、遅延時間Ｔｄとして、０＜Ｔｄ
＜１／ｆｓに設定すればよい。
ｆｓ（Ｈｚ）であれば、遅延時間Ｔｄとして、０＜Ｔｄ
＜１／ｆｓに設定すればよい。
【００４１】
【発明の効果】以上説明したように本発明によれば、ア
クチュエータの高次共振による制御系の不安定化を防止
するに際し、高次共振周波数がｆｓであるアクチュエー
タを制御する制御値データに対して、０＜Ｔｄ＜１／ｆ
ｓを満足する遅延時間Ｔｄを与えるタイミング調整部を
設けることにより、初期的な逆応答を生じさせることな
く、また、サンプリング周波数を高くする必要もなく、
制御系の安定化を容易に実現できる。
クチュエータの高次共振による制御系の不安定化を防止
するに際し、高次共振周波数がｆｓであるアクチュエー
タを制御する制御値データに対して、０＜Ｔｄ＜１／ｆ
ｓを満足する遅延時間Ｔｄを与えるタイミング調整部を
設けることにより、初期的な逆応答を生じさせることな
く、また、サンプリング周波数を高くする必要もなく、
制御系の安定化を容易に実現できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示したタイミング調整部の一例を示すブ
ロック図である。
ロック図である。
【図３】タイミング調整部５の動作を示すタイミングチ
ャートである。
ャートである。
【図４】タイミング調整部５のゲインおよび位相特性の
一例を示す図である。
一例を示す図である。
【図５】タイミング調整部５のステップ応答を示す図で
ある。
ある。
【図６】タイミング調整部５を除去したときの制御系の
開ループゲインおよび開ループ位相を示す図である。
開ループゲインおよび開ループ位相を示す図である。
【図７】タイミング調整部５を除去したときの制御系の
ナイキスト線図である。
ナイキスト線図である。
【図８】タイミング調整部５を挿入したときの制御系の
開ループゲインおよび開ループ位相を示す図である。
開ループゲインおよび開ループ位相を示す図である。
【図９】タイミング調整部５を挿入したときの制御系の
ナイキスト線図である。
ナイキスト線図である。
【図１０】図１に示したタイミング調整部の他の実施例
を示すブロック図である。
を示すブロック図である。
【図１１】従来例の全域通過フィルタの一例を示す回路
図である。
図である。
【図１２】図１２に示した全域通過フィルタの特性を示
す図である。
す図である。
【図１３】全域通過フィルタを挿入しないときの制御系
の開ループゲインおよび開ループ位相を示す図である。
の開ループゲインおよび開ループ位相を示す図である。
【図１４】全域通過フィルタを挿入しないときの制御系
のナイキスト線図である。
のナイキスト線図である。
【図１５】全域通過フィルタを挿入したときの制御系の
開ループゲインおよび開ループ位相を示す図である。
開ループゲインおよび開ループ位相を示す図である。
【図１６】全域通過フィルタを挿入したときの制御系の
ナイキスト線図である。
ナイキスト線図である。
【図１７】図１２に示した全域通過フィルタのステップ
応答を示す図である。
応答を示す図である。
【図１８】全域通過フィルタを離散化して実現する場合
のサンプリング周波数に対するゲインおよび位相特性を
示す図である。
のサンプリング周波数に対するゲインおよび位相特性を
示す図である。
１ アクチュエータ ２ 変位偏差検出部 ３ Ａ−Ｄ変換部 ４ デジタル演算部 ５，９ タイミング調整部 ８ 駆動アンプ ５１ 分周器 ５２ カウンタ ５３ 比較器 ５５，５４ 遅延回路 ＣＬＫ１ 入力クロック（周期ｈ） ＣＬＫ２ クロックパルス（サンプリング周期Ｔ） ＣＮ カウンタ５２の出力値 Ｄ１ 偏差値データ Ｄ２〜Ｄ４ 制御値データ Ｓ１ 偏差値を示す信号
Claims (2)
- 【請求項１】 アクチュエータの変位位置と設定位置と
の偏差を検出して偏差値信号を出力する変位偏差検出手
段と、サンプリング周期のパルスに応じて前記偏差値信
号をデジタル化して偏差値データとして出力するＡ−Ｄ
変換手段と、前記偏差値データから前記アクチュエータ
を制御する制御値データを生成するデジタル演算手段
と、前記アクチュエータの高次共振周波数をｆｓとした
とき前記制御値データに対して０＜Ｔｄ＜１／ｆｓを満
足する遅延時間Ｔｄを与えるタイミング調整手段と、こ
のタイミング調整手段の出力データに基づき前記アクチ
ュエータを駆動する駆動手段とを備えることを特徴とす
るアクチュエータ制御装置。 - 【請求項２】 前記タイミング調整手段は、入力クロッ
クを分周して前記サンプリング周期のパルスを出力する
分周器と、前記分周器の出力パルスに応じてリセットし
て前記入力クロックをカウントするカウンタと、このカ
ウンタのカウント値と外部から設定される設定値とを比
較し一致したときにパルスを出力する比較器と、縦続接
続された複数のフリップフロップを有し前記分周器の出
力パルスに応じて動作して前記デジタル演算手段が出力
する前記制御値データを所定時間遅延させる第１の遅延
回路と、前記比較器が出力するパルスに応じて動作する
フリップフロップを有し前記第１の遅延回路が出力する
制御値データを所定時間遅延させる第２の遅延回路とを
備えることを特徴とする請求項１記載のアクチュエータ
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32455794A JP2600629B2 (ja) | 1994-12-27 | 1994-12-27 | アクチュエータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32455794A JP2600629B2 (ja) | 1994-12-27 | 1994-12-27 | アクチュエータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179802A true JPH08179802A (ja) | 1996-07-12 |
| JP2600629B2 JP2600629B2 (ja) | 1997-04-16 |
Family
ID=18167149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32455794A Expired - Fee Related JP2600629B2 (ja) | 1994-12-27 | 1994-12-27 | アクチュエータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600629B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016085060A (ja) * | 2014-10-23 | 2016-05-19 | 株式会社小野測器 | 速度計測装置 |
| CN112485519A (zh) * | 2020-12-03 | 2021-03-12 | 成都市精准时空科技有限公司 | 一种基于延迟线的绝对频差测量方法及系统及装置及介质 |
-
1994
- 1994-12-27 JP JP32455794A patent/JP2600629B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016085060A (ja) * | 2014-10-23 | 2016-05-19 | 株式会社小野測器 | 速度計測装置 |
| CN112485519A (zh) * | 2020-12-03 | 2021-03-12 | 成都市精准时空科技有限公司 | 一种基于延迟线的绝对频差测量方法及系统及装置及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600629B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3377013B2 (ja) | ディスク装置のシーク制御装置及びそれを用いたシーク制御方法 | |
| US6614612B1 (en) | Embedded programmable filter for disk drive velocity control | |
| JP3407197B2 (ja) | ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路 | |
| JP2002335155A (ja) | 信号生成回路、タイミングリカバリｐｌｌ，信号生成システム及び信号生成方法 | |
| JP2003033066A (ja) | 速度制御装置 | |
| JP2600629B2 (ja) | アクチュエータ制御装置 | |
| JP2001175302A (ja) | デバイスの特性の変更方法および変更装置 | |
| JP2004023910A (ja) | モータ制御装置 | |
| JP3485088B2 (ja) | 信号処理回路及び信号処理方法 | |
| EP0249995B1 (en) | Head positioning system for floppy disk drives | |
| JP2001217695A (ja) | 多相発振器 | |
| JP3260407B2 (ja) | 水平発振制御回路 | |
| KR970002824B1 (ko) | 자기디스크시스템 및 그 파형등화장치 | |
| JPH0417170A (ja) | ヘッド位置制御方法および装置 | |
| JP3144497B2 (ja) | 周波数シンセサイザ | |
| JP2685529B2 (ja) | ビット同期回路 | |
| JPS6247705A (ja) | ロボツト制御方法 | |
| JP3101497U (ja) | 位相ロックループ回路 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JPH10335993A (ja) | 波形発生装置 | |
| JPH07121932A (ja) | 光磁気ディスクドライブ装置のライトパルス幅補正回路 | |
| JP4593261B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
| JP2584435B2 (ja) | 速度サ−ボ回路 | |
| JP2621439B2 (ja) | ディスク装置の位置決め装置 | |
| JPH05259898A (ja) | 位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |