JPH0816829B2

JPH0816829B2 - 液晶駆動装置

Info

Publication number: JPH0816829B2
Application number: JP61071705A
Authority: JP
Inventors: 敏夫西村
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-03-28
Filing date: 1986-03-28
Publication date: 1996-02-21
Anticipated expiration: 2011-02-21
Also published as: JPS62227194A

Description

【発明の詳細な説明】産業上の利用分野本発明は、電卓、パーソナルコンピュータ、各種計測
器などの電子機器の表示部に使用される液晶の駆動装置
に関する。

背景技術液晶表示装置（以下LCDと言う）の駆動を、駆動信号
線の本数をできるだけ増大させずに行なう有力な方式と
して、従来よりマルチプレックス方式が採用されてい
る。この方式には、良好な表示品位が得られるように、
選択点（液晶の活性化部）および半選択点（非活性化
部）での印加電圧の実効値Von、Voffを正しく設定する
ためのバイアス電圧を与える方式があり、この場合には
３値以上（電源電圧のオン・オフレベルのほかに中間レ
ベルが１値以上）の電圧が必要である。たとえば、電池
式電卓に上記駆動方式を採用する場合、中間レベルを２
値もった1/3デューティ・1/3バイアスあるいは1/4デュ
ーティ・1/3バイアスで駆動し、また太陽電池式電卓で
は、太陽電池からの電源電圧と、この電源電圧を昇圧回
路で２倍のレベルにしたものとの３値（中間レベルが１
値）の電圧により1/3デューティ・1/2バイアスで駆動し
ていた。

ところで、上記電池式電卓の場合には、中間電圧をブ
リーダ抵抗で分割して得ているため電流消費量が増大す
るという問題はあるものの、LCDの駆動回路を構成する
大規模集積回路（以下LSIと言う）でのブリーダ抵抗自
身の回路負担はわずかなものとなる。これに対し、太陽
電池式電卓の場合には、セット電流として電池式電卓の
場合のブリーダ電流の1/2〜1/3以下の値のものを扱うた
め、ブリーダ抵抗により中間レベルの電圧を得る方式は
採用できない。そこで、太陽電池式電卓ではLSIの外部
にコンデンサを２個実装して昇圧回路を組み、これによ
り電源を形成していた。

そこで、バイアス電圧を必要とする上述の駆動方式の
ように昇圧回路を用いることなく、LCDを２値（すなわ
ち単一電源）でデューティ駆動するものとして、従来よ
りパルス制御方式と呼ばれるものが開発されている。こ
の方式を1/2デューティ駆動の場合について示したもの
が第15図（１）〜第15図（５）の波形であり、1/3デュ
ーティ駆動の場合について示したものが第16図（１）〜
第16図（７）の波形である。

第15図に示す1/2デューティ駆動では、２つの共通電
極に対する印加電圧H1,H2として第15図（１）および第1
5図（２）に示す波形が与えられ、印加電圧H1の波形で
は区間h1が選択区間、区間h2が半選択区間とされる一
方、印加電圧H2の波形では逆に区間h2が選択区間、区間
h1が半選択区間として与えられている。それぞれの選択
区間においてセグメント電極に対する印加電圧Seg（0
1）（第15図（３）にその波形を示す）が液晶を活性化
できるようにした波形となるとき、そのセグメント電極
−共通電極間の印加電圧（第15図（４）および第15図
（５）にその波形を示す）がVonの実効値をとり、逆に
選択区間でセグメント電極に対する印加電圧Seg（01）
が液晶を非活性化させるようにした波形となるとき、セ
グメント電極−共通電極間の印加電圧が実効値Voffをと
るようにされている。同様に、1/3デューティ駆動の波
形を示す第16図においては、区間h1が共通電極用印加電
圧H1の波形の選択区間、区間h2がコモン電極用印加電圧
H2の波形の選択区間、区間h3がコモン電極用印加電圧H3
の波形の選択区間を示している。

この方式における表示品位を表わす動作マージンαす
なわちVon−Voffは、1/2デューティ駆動の場合では、駆
動Ｅ＝1.5Vとするとよりとなり、1/3デューティ駆動の場合では、よりとなっている。同様にして1/4デューティの駆動の場合
の波形もつくることができるが、この場合の動作マージ
ンαは1.29と小さい値になる。LCDのコントラストすな
わち表示品位は上記動作マージンαが大きい程良好であ
り、電卓では通常α＝1.73以上となるものが採用されて
いる。

一方、LCDのデューティ駆動においては、デューティ
の分母の値が大きい程、すなわちたとえば1/2より1/3、
1/3より1/4の方が同じLCDの表示素子を駆動するのに少
ない信号量ですますことができるので、同じ表示品位が
得られるのであれば、できるだけ分母値の大きいデュー
ティ駆動とするのが望ましい。

発明が解決すべき問題点ところが、従来のパルス制御方式では、前述したとお
り電卓に使用する場合、表示品位（コントラスト）の観
点から、動作マージンαの値が制限されるため、1/2デ
ューティが限度で1/3デューティは採用できなかった。

一方、太陽電池式電卓については従来より多用されて
いる1/3デューティ・1/2バイアス方式のLCD駆動では、
８桁LCDを駆動するために全部で27本の駆動信号線を必
要とするが、これを上記した従来のパルス制御方式によ
り1/2デューティ駆動で行なおうとすると駆動信号線は3
6本以上必要になり、その駆動回路を構成するLSIのチッ
プサイズおよびパッケージのピン数が増大し、コストア
ップを招くという問題を有する。特にフィルムキャリア
（TAB;Tape Automated Bonding）でLSIパッケージを作
る場合には、ガラスエポキシ樹脂からなるフィルムのコ
ストのLSI製造コストに占める割合が大きいので、フイ
ルムの使用量をできるだけ小さく抑えたいという要請が
ある。このフイルムキャリアLSIに使用されているフイ
ルムは、第17図に示すように銅箔をエッチング処理して
得られる各種の端子1a,1b,1c,1dが表面に形成される一
方、LSIの１子分に対応するフイルム２の１区間L1ごと
にLSIチップを臨ませる開口３が形成されている。ま
た、上記各端子1a,1b,1c,1dと共に、これら端子に接続
され上記開口３の周縁を越えて延びる銅箔の接続ライン
も同時に形成される。そして、第18図に示すように上記
開口３にLSIチップ４を臨ませた状態で基板５上に上記
フイルム２が張設されて、開口３の周縁を越えて延びる
各接続ライン６をワイヤボンディングによりLSIチップ
４に接続することによりLSIパッケージが形成される。
第17図に示すような従来のフイルムキャリアLSIの配置
例では、LCDやテンキーのための端子1a,…はフイルム２
の長手方向に平行に配列されており、LSIの幅が常にフ
イルム２の幅（実際にはスプロケット用ピッチ穴2aの穴
数分の長さとして決定される）と一致される。上記ピッ
チ穴2aの１ピッチの区間内に配列できる端子ピッチをた
とえば0.9mmとすると、上記LCDの駆動信号線の端子とし
て31個を配列するのに27.9mmのフイルム長（ピッチ穴2a
にして６個分）が必要で、この長さがLSI1個分に対応す
る長さとなる。すなわち、端子数の増加がLSIのピッチ
サイズを大きくすることになる。

第13図は、従来のパルス制御方式により1/4デューテ
ィ駆動しようとする場合に適用される日の字形セグメン
ト液晶表示素子７の電極結線図を示している。この場
合、第14図（１）〜第14図（10）に示す各表示パターン
を表示するためには、セグメント電極S1〜S8の２つのグ
ループの駆動信号ai,biは第１表に示す組合せのパター
ンとしなければならない。同表中×印は0,1いずれでも
よいことを意味している。すなわち、セグメント電極の
駆動信号ai,biの全パターンの種類は表２の11種類とな
る。

本発明の目的は、上記従来例における問題を解決し、
バイアス電圧を与えるための昇圧回路などが不要で、か
つ駆動信号線も大幅に減少して、LSIのチップサイズ、
ピン数の低減、コストダウンおよび機器全体の小形化を
図ることのできる液晶駆動装置を提供することである。

問題点を解決するための手段本発明は、複数のセグメントを1/nデューティの２値
の電圧で駆動する液晶駆動装置であって、１フレーム期間をｎ＋１区間に分割し、そのうちの１
区間を補正区間としたコモン信号を発生するコモン信号
発生手段と、前記補正区間に対応する区間を除く期間中の１つの区
間にのみ、他とは異なるセグメント信号波形電圧がある
場合には、補正区間に対応する区間にセグメントを点灯
させる補正波形電圧を発生するセグメント信号発生手段
とを備えたことを特徴とする液晶駆動装置である。

作用本発明に従えば、コモン信号に補正区間を設け、この
補正区間に対応するセグメント信号を、セグメント信号
の他の区間の信号により決定し、これによって各セグメ
ント素子のコントラストを一定にすることが可能にな
る。

コモン信号とセグメント信号との各波形の相対レベル
差として液晶に印加される電圧は、１フレーム区間全体
でみたとき、セグメント電極に与えられる波形が液晶を
活性化させる波形に相当する場合は表示に充分な高い実
効値となり、またセグメント電極に与えられる波形が液
晶非活性化させる波形に相当する場合は表示に充分な低
い実効値となる。

実施例第１図は本発明の一実施例の液晶駆動装置の回路図を
示し、第２図はその液晶駆動装置により駆動されるセグ
メント液晶表示素子の電極結線図を示している。

この実施例は、第２図に示す日の字形セグメント液晶
表示素子10を1/4デューティ・２値電圧駆動するのであ
って、それにより第３図（１）〜第３図（10）の各表示
パターンを表示する構成例を示している。上記液晶表示
素子10のうち、表示領域の上部で横方向に延びる第１セ
グメント電極S1と、この第１セグメント電極S1の右端か
ら下方に延びる第２セグメント電極S2とに対向させて第
１共通電極C1が配置されている。また、第２セグメント
電極S2の下端から下方に延びる第３セグメント電極S3
と、第１セグメント電極S1の左端から下方に延びる第５
セグメント電極S5とに対向させて第２共通電極C2が配置
されている。また、第２セグメント電極S2の下端と第５
セグメント電極S5の下端との間にわたって左方向に延び
る第７セグメント電極S7とドット用セグメント電極S8と
に対向させて第３共通電極C3が配置され、さらに第５セ
グメント電極S5の下端から下方に延びる第６セグメント
電極S6と第３セグメント電極S3の下端から左横方向に延
びる第４セグメント電極S4とに対向する第４共通電極C4
が配置されている。しかも、第２セグメント電極S2、第
３セグメント電極S3、ドット用セグメント電極S8および
第４セグメント電極S4は共通に接続されて、１つのセグ
メント駆動信号aiを与えられる一方、第１セグメント電
極S1、第５セグメント電極S5および第６セグメント電極
S6も別に共通に接続されて、別のセグメント駆動信号bi
を与えられるように構成されている。そして、上記各共
通電極C1〜C4に与えられる後述するコモン駆動用信号H1
〜H4と上記したセグメント駆動信号ai,biの組合せによ
り、上記日の字形セグメント液晶表示素子10で第３図
（１）〜第３図（10）に示す各表示パターンを表示する
ように構成されている。第３図（１）〜第３図（10）の
各表示パターンに対応するセグメント駆動信号ai,biの
組合せのパターンを第３表に示す。同表示中×印は0,1
いずれでもよいことを意味している。

第１図の回路において、上記日の字形セグメント液晶
表示素子10の駆動信号を得るためのタイミング信号h1〜
h5を出力するリングカウンタ11は、５段のフリップフロ
ップ12₁〜12₅からなり、そのシフトパルスとして発振回
路部13の分周器13bより得られるクロック信号φｆが使
用される。上記発振回路部13は原発振周波数のクロック
信号φ1,φ２を出力するクロックゼネレータ13aと、そ
のクロック信号φ２を受けてこれを所定周波数のクロッ
ク信号φｆまで分周する分周器13bとで構成されてい
る。上記リングカウンタ11の初段より出力されるタイミ
ング信号h1はＴフリップフロップ14で受けられ、そのＴ
フリップフロップ14の反転出力FRを次段のコモンドライ
バ15で受けるように構成されている。上記コモンドライ
バ15は、第２図に示す液晶表示素子10の各共通電極C1〜
C4にコモン駆動信号H1〜H4を与えるための回路であっ
て、上記リングカウンタ11の２段以降の各段より出力さ
れるタイミング信号h2〜h5をそれぞれ各別に一方の入力
端子に受ける４つのEX−ORゲート16₁〜16₄を有し、これ
らのゲート16₁〜16₄の他方の入力端子には前記したＴフ
リップフロップ14の反転出力FRが入力され、それぞれの
出力を各共通電極C1〜C4の駆動信号H1〜H4として得られ
るように構成されている。

上記Ｔフリップフロップ14の反転出力FRは、液晶表示
素子10が作る各表示パターンに対応する信号Ｑを発生す
るメモリ部17からの出力との排他的論理和をEX−ORゲー
ト18でとられて、そのゲート18の出力を次段のセグメン
ト用シフトレジスタ19に入力するように構成されてい
る。上記メモリ部17は、表示データレジスタ20から送ら
れる5bitの表示データ（DP、X4〜X1）を受け、そのデー
タに応じたアドレス信号を出力するデータアドレスデコ
ーダ17aと、このアドレス信号と他のアドレス信号ai/b
i、h1〜h5を受けそのアドレス信号に対応する表示パタ
ーンの信号Ｑを出力するメインROM17bとで構成されてい
る。また、上記セグメント用シフトレジスタ19は17bit
の容量をもち、前記クロックゼネレータ13aより出力さ
れるクロック信号φ１をシフトパルスとして受け動作す
るように構成されている。このセグメント用シフトレジ
スタ19には、その記憶内容をパラレル信号として受ける
セグメント用ラッチ回路21が接続され、そのラッチ回路
21の保持内容すなわちセグメント駆動信号を次段のセグ
メントドライバ22により出力して、第２図に示す液晶表
示素子10の各セグメント電極群に印加するように構成さ
れている。

つぎに、この装置の動作を、第４図および第５図のタ
イムチャートを用いて説明する。

クロックゼネレータ13aから出力される原発振周波数
の２つのクロック信号φ１、φ２は、第５図（１）およ
び第５図（２）に示すように互いに180度位相がずれて
おり、分周器13bからはクロック信号φ２を分周した、
すなわちクロック信号φ２と同期した第４図（１）に示
すクロック信号φｆが出力される。したがって、このク
ロック信号φｆをシフトパルスとして受けるリングカウ
ンタ11の各段の出力、すなわちタイミング信号h1〜h5
（第４図（２）〜第４図（６）にその波形を示す）およ
びタイミング信号h1〜h5を基にして作られるコモン駆動
信号H1〜H4（第４図（８）〜第４図（11）にその波形を
示す）も上記クロック信号φｆに同期している。Ｔフリ
ップフロップ14の出力Ｆは第４図（７）に示すようにタ
イミング信号h1が立下がる時点で反転を繰返し、１フレ
ームに相当する区間のタイミングを与えている。各共通
電極C1〜C4へ印加される駆動信号H1〜H4の波形は、リン
グカウンタ11の２段目以後の各段の出力すなわちタイミ
ング信号h2〜h5とＴフリップフロップ14の反転出力FRと
の排他的論理和をとった信号として与えられる。

一方、表示パターン発生用のメモリ部17では、以下の
第４表（表中のBnkはブランクを意味する）に示す真理
値表のように、表示データレジスタ20からデータアドレ
スデコーダ17aへ入力される5bitのデータ（DP、X4〜X
1）とメインROM17bへ直接入力される6bitのデータ（ai/
bi、h1〜h5）をアドレス信号としてアクセスされるデー
タが記憶されている。

たとえば、表示データレジスタ20からのデータアドレ
スデコーダ17aへの入力データXinが「64512.8」の数字
表示に関するもので、このときのタイミング信号h1の区
間における各出力波形を示す第５図のタイムチャートに
おいて、ai/bi＝「１」（すなわち真理値表のai側がア
クセスされる）のタイミングで、１桁目の液晶表示素子
10の一方のセグメント電極群に与えられる駆動信号aiが
セグメント用シフトレジスタ19により、そのシフトパル
スφｗ（クロック信号φ１に同期）に同期してサンプリ
ングされる。たとえば、１桁目の表示パターンが「８」
であると、第４表よりXin＝８、DP（ドットの有無に関
する信号）＝「０」、a1−h1の値は「０」であるので、
メモリ部17からの出力Ｑとして「０」が得られる。そし
て、このタイミング信号h1の区間でのＴフリップフロッ
プ14の反転出力FRが「０」であると、セグメント用シフ
トレジスタ19の初段に「０」が入力される。次のai/bi
＝「０」（すなわち真理値表のbi側がアクセスされる）
の区間では、Xin＝８、DP＝「０」、タイミング信号はh
1であるので、表４より「１」がアクセスされ、次のシ
フトパルスφｗのタイミングでセグメント用シフトレジ
スタ19の初段に「１」が入力され、次の記憶内容は1bit
左側にシフトされる。

表示デコーダレジスタ20からデータアドレスデコーダ
17aに次に入力される２桁目（a2,b2）の表示パターンの
内容が「2.」であるとすると、同様にしてメインROM17b
からは、第４表においてai/bi＝「１」（ai側）、Xin＝
２、DP＝「１」、h1に対応する「０」が、次いでai/bi
＝「０」（bi側）、Xin＝２、DP＝「１」、h1に対応す
る「０」がアクセスされ、以下同様にしてa3、b3…b7、
a8、b8、Ｓと８桁およびシンボル桁Ｓまで順次アクセス
され、シフトレジスタ19の全17bitが埋められる。

一方、上記シフトレジスタ19の内容は、タイミング信
号h1〜h5の立下がりに同期するパルス信号φ１（第５図
（７）にその波形を示す）により、ラッチ回路21にパラ
レル信号として転送される。転送されたセグメント駆動
信号は、セグメントドライバ22の各バッフア23を介して
a1,b1,…,a8,b8,S端子から出力され、液晶表示素子10の
対応するセグメント電極群に印加される。すなわち、タ
イミング信号h1の間にシフトレジスタ19に蓄積された表
示内容は、次のタイミング信号h2の間にセグメントドラ
イバ22より出力されることになる。このシフトレジスタ
19、ラッチ回路21によるタイミングのずれは、コモンド
ライバ15によって補正される。すなわち、タイミング信
号h2の区間ではコモン駆動信号H1が、タイミング信号h3
の区間では駆動信号H2が、タイミング信号h4の区間では
駆動信号H3が、タイミング信号h5の区間では駆動信号H4
が作られることにより補正される。

上記と同様にしてタイミング信号h2の区間では、デー
タアドレスデコーダ17aへのデータXin、DPおよびメイン
ROM17bへの入力ai/bi、h2に従ったアクセスが行なわ
れ、これに対応する第４表のデータがメモリ部17よりシ
フトレジスタ19に順次入力され、タイミング信号h2の立
下がりに同期したパルス信号φ７によりその表示内容が
ラッチ回路21に転送され表示される。

以下、タイミング信号h5まで同様の動作が行なわれ、
再びタイミング信号h1の区間に戻る。このあと、メモリ
部17から所定の出力Ｑを得るところまでは先の動作と同
様であるが、今度の１フレームの間はＴフリップフロッ
プ14の反転出力FRが「１」となるので、メモリ部17から
の出力Ｑは次段のEX−ORゲート18により反転されてシフ
トレジスタ19へ入力されることになる。一方、この１フ
レームではコモンドライバ15より得られるコモン駆動信
号H1〜H4の波形も反転するので、セグメント駆動信号と
コモン駆動信号とで液晶に与えられる印加電圧の関係
は、先の１フレームにおける場合と同じになる。

第６図（１）〜第６図（４）は、上記回路により得ら
れるコモン駆動信号H1〜H4の各波形図であり、第７図
（１）〜第７図（12）は上記コモン駆動信号H1〜H4とに
より各表示パターンを得るための12組のセグメント駆動
信号ai,biの波形を示しており、その波形のコモン駆動
信号H1〜H4との関係は第５表に示すとおりである。この
第５表は、１フレーム内の各コモン電極の信号H1〜H4が
アクティブＨ（High）のタイミングにおいて、各セグメ
ント駆動信号の波形（すなわち第７図（１）〜第７図
（12）の波形）がＨ（High）/L（Low）のどちらになっ
ているかを論理「１」／論理「０」で表したものであ
る。第５表は、第６図および第７図における２つの前後
に隣接するフレームのうち、後ろのフレームにおける状
態を示している。本発明によれば、第７図（５）、第７
（（８）、第７図（10）および第７図（11）では、補正
区間Ｔにおいて、セグメント駆動信号は、液晶が点灯す
る方向の電圧を有し、これによって前述のようにコント
ラストの向上を図っている。

このセグメント駆動信号ai,biのうち、第３図の各表
示パターンに対応するのは、次の第６表に示す11種類で
ある。

上記コモン駆動信号H1〜H4とセグメント駆動信号ai,b
iの組合せにより、液晶に印加される電圧の実効値は、
例えば第８図（１）〜第８図（４）斜線で示すようにな
る。同図において、実線はコモン駆動信号の波形を、破
線はセグメント駆動信号の波形をそれぞれ示す。この例
は、セグメント駆動信号として第７図（２）の（0011）
の波形のものが示されている。このときの印加電圧の実
効値は、第８図中でＥ＝1.5Vとするととなるので、動作マージンαはとなり、第16図に示す1/2デューティ駆動の従来例と同
等の値が得られる。一方、印加電圧の実効値は、第16図
の従来例に比べて10％程度低くなるが、これはLCDの閾
値を適当に選択することにより補うことができる。

なお第５図（９）におけるXin、DPの波形は、データ
の切換りのタイミングを表わしており、クロックゼネレ
ータ13aの原発振周波数のクロック信号φ２と同期して
いる。第１図に示す端子Ｓについては、日の字形セグメ
ント以外のシンボル桁などのキャラクタを駆動するのに
使用され、第７図に示されるセグメント駆動信号の波形
の組合せの範囲内で使用可能である。

この駆動方式の場合、コモン駆動信号H1〜H4の波形に
おいて第15図および第16図に示す従来例の波形にみられ
るような選択区間、半選択区間といったタイミング区間
は存在しないが、１フレーム全体を通して、液晶に対す
る印加電圧の実効値が、活性化部に対応するVonと非活
性化部に対応するVoffとに区分できるようになってい
る。また1/4デューティ駆動にもかかわらず、5bit分の
タイミングが得られるようになっており、第６図におい
て各共通電極とも順次的なパルスのない区間Ｖの存在
が、上記実効値を有効な値に調整する区間として機能し
ていることになる。

また、この駆動方式では、実施例のように1/4デュー
ティに設定しても十分な動作マージンαが得られるた
め、たとえば８桁表示の電卓用に使用した場合、駆動信
号線の本数は21本となり、1/2デューティ駆動の場合と
比較して15本も低減（６割以下）できる。このことはLS
Iチップのパッド数を減少させ、チップサイズを小さく
することにもなる。さらにパッケージのピン数を減らせ
るので、LSIのコストダウンにつながり、電子機器の小
形化を図ることもできる。特に、フイルムキャリアでLS
Iパッケージを作る場合、次のように端子配置の改良を
行なうことができるので、使用フイルム量を削減して材
料費の低減に寄与することができる。すなわち、本駆動
方式では、上記８桁表示の場合、駆動信号線も含めたLS
I全体の端子数は26個となるので、従来例で説明した第1
7図に示す35mmフイルム２において、配列される端子1a
のピッチを0.9mmとすると、LSI1個に必要なフイルム長
さは23.4mmとなり、先述した従来例の場合（LSI1個分に
ついてフイルム長L1は27.9mm必要）に比べて十分短くな
るが、フイルム２の幅方向の有効長Ｗは25.4mmであるの
で、上記端子1a…を第12図に示すようにフイルム２の幅
方向に配列することが可能となる。このため、フイルム
２の幅方向に通常配列される電源端子1b,1cや部品実装
パッドなどを考慮しても、上記端子の配列方式を採用す
ることにより、LSI1個分の長さL2をピッチ穴2aの穴数に
して２〜３個分（9.5〜14.25mm）まで短縮することがで
きる。結局、従来例に比べてフイルム２のピッチ数を半
減できることになり、材料の大幅な節約となりコストダ
ウンを図ることができる。

なおこの駆動方式では、第７図（１）〜第７図（12）
に示すセグメント駆動信号からわかるように、第６図
（１）〜第６図（４）のコモン駆動信号H1〜H4との組合
せの全パターン（16通り）は含まれておらず、コモン駆
動信号H1〜H4のいずれか１つがオンで、他の３つがオフ
という４通りのパターンを除いた12通りしか存在しな
い。これに対し、第13図に示される従来の電極結線方式
の日の字形セグメント液晶表示素子７で０〜９（ドット
を含む）の各パターンを表示する場合のセグメント駆動
信号の種類は第２表で先述した通り11通りしかなく、し
かも上記第２表のパターンには第７図にない（1000）の
パターンが含まれているので、この従来の結線方式によ
る液晶表示素子をそのまま駆動方式に使用することはで
きない。そこで本実施例では、この駆動方式に適応しう
るものとして、第２図に示す結線方式の液晶表示素子10
を採用したものである。この結線の詳細は先述したとお
りである。ここでは日の字形セグメントの液晶表示素子
10を例示して示したが、他のキャラクタの表示について
も同様に適用することができる。

以上の実施例では、1/4デューティ・２値電圧駆動の
場合について示したが、1/3デューティ・２値電圧駆動
の場合についても同様にして実現可能であり、その場合
のコモン駆動信号H1〜H3の波形は第９図（１）〜第９図
（３）に示すようになり、これに対するセグメント駆動
信号として、例えば第10図（１）〜第10図（８）の波形
のように与えることができる。その波形のコモン駆動信
号H1〜H3との関係は第７表に示すとおりである。この第
７表は、１フレーム内の各コモン電極の信号H1〜H3がア
クティブＨ（High）のタイミングにおいて、各セグメン
ト電極の駆動信号の波形（第10図（１）〜第10図（８）
の波形）がＨ（High）/L（Lowのどちらになっているか
を論理「１」／論理「０」で表したものである。

この場合のセグメント駆動信号（011）を例示して、
液晶に対する印加電圧の実効値を第11図に斜線部で示し
ている。第11図（１）〜第11図（３）において、実線は
コモン駆動信号の波形を示し、破線はセグメント駆動信
号の波形を示す。同図から明らかなように、図中のＥ＝
1.5Vとすると液晶の活性化部に相当する印加電圧の実効
値は非活性化部に相当する印加電圧の実効値はとなり、このときの動作マージンαはとなって十分な表示品位が確保されていることがわか
る。

この発明は、上記実施例に限らず同様にして、一般的
に１フレームを1/（ｎ＋１）に時分割して行なう1/nデ
ューティ・２値電圧駆動にも適用し得ることは勿論であ
る。

発明の効果以上のように、この発明の液晶表示方式によれば、デ
ューティ分母がある程度増大しても、動作マージンがさ
ほど低下しないので、良好な表示品位を保ったまま駆動
信号線を大幅に低減することができ、LSIでの端子数も
低減されパッケージを小形化しコストダウンを図ること
ができる。

また単一電源によるLCD駆動が可能であるから、従来
のバイアス方式のような昇圧回路が不要で、駆動電圧も
低く抑えうるので、LSIおよびLCDにおける消費電力を節
減でき、電源装置の小形化、コストダウンを図り得ると
共に、LSIの内部回路の簡素化も可能となり、チップサ
イズの低減、コストダウンが一層促進されるなどの効果
が得られる。特に本発明では、コモン信号に補正区間を
設け、この補正区間に対応するセグメント信号を、セグ
メント信号の他の区間の信号により決定して、各セグメ
ント素子のコントラストを一定にすることが可能にな
る。

【図面の簡単な説明】

第１図は本発明の液晶駆動装置の一実施例の回路図、第
２図はその液晶表示素子の電極結線図、第３図は液晶表
示素子による各表示パターン図、第４図および第５図は
それぞれ上記回路のタイムチャート、第６図は実施例の
コモン駆動信号の波形図、第７図は実施例のセグメント
駆動信号の波形図、第８図は実施例における印加電圧の
一例を示す波形図、第９図はこの発明を1/3デューティ
駆動に適用した場合のコモン駆動信号の波形図、第10図
はそのセグメント駆動信号の波形図、第11図はその印加
電圧の実効値の一例を示す波形図、第12図はこの発明を
適用した場合のフイルムキャリアLSIの端子配列例を示
す説明図、第13図は従来の方式で1/4デューティ駆動を
行なう場合に使用される日の字形セグメント液晶表示装
置の電極結線方式を示す図、第14図はその液晶表示素子
による各表示パターン図、第15図は従来の方式で1/2デ
ューティ駆動を行なう場合の駆動信号および印加電圧の
実効値を示す波形図、第16図は従来の方式で1/3デュー
ティ駆動を行なう場合の駆動信号および印加電圧の実効
値を示す波形図、第17図は従来の方式を適用した場合の
フイルムキャリアLSIの端子配列例を示す説明図、第18
図はフイルムキャリアLSIの実装の概略を示す縦断面図
である。 10……日の字形セグメント液晶表示素子、S1〜S8……セ
グメント電極、C1〜C4……共通電極、ai,bi……セグメ
ント駆動信号、H1〜H4……コモン駆動信号

Claims

【特許請求の範囲】

【請求項１】複数のセグメントを1/nデューティの２値
の電圧で駆動する液晶駆動装置であって、１フレーム期間をｎ＋１区間に分割し、そのうちの１区
間を補正区間としたコモン信号を発生するコモン信号発
生手段と、前記補正区間に対応する区間を除く期間中の１つの区間
にのみ、他とは異なるセグメント信号波形電圧がある場
合には、補正区間に対応する区間にセグメントを点灯さ
せる補正波形電圧を発生するセグメント信号発生手段と
を備えたことを特徴とする液晶駆動装置。