JPS6239427Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、CMOSで形成された液晶表示装置に
関する。

本考案の目的は、シフトレジスタを用いて直列
に表示情報を書き込んで表示する液晶表示装置等
に用いられるシフトレジスタをできるだけ簡略化
してコストの低下を図ることにある。

すでに、シフトレジスタを用いて直列に表示デ
ータを書き込み、データの書き込みを一定周期で
反転書込し、液晶をスタテイツク交流駆動する方
法は、特にシフトレジスタを表示パネル上に配置
すれば、引き出し端子数が大幅に減ることから提
案されている。しかし、この方法で数桁の表示を
行なう場合は、シフトレジスタとして従来周知の
ものを用いると非常に素子数が増えてコスト高と
なる。本考案はこの点を考慮して、素子数の少な
い、かつダイナミツク書込、スタテイツク保持の
できるシフトレジスタを有する液晶表示装置を提
供する。

以下、図面に従つて説明する。

第１図は、本考案のシフトレジスタを配置した
液晶表示パネルの下部基板の平面図であり、１は
下部基板、２は16ビツトシフトレジスターの初段
である。このシフトレジスターは下部基板上にチ
ツプの形で配置されるが、第１図では配線が分り
易くなるように図示した。３はシフトレジスター
の電源の正入力端子、４はデータ信号入力端子、
５は直列書込みのためのクロツクパルスの入力端
子、６は電源の負入力端子である。７は表示セグ
メント電極、８は上部基板の共通電極１０を下部
から取出す端子である。

第２図は、同じ表示パネルの上部基板９と共通
電極１０を示す。この例で、上部基板と下部基板
を相互に入れ替えても差支えないことは言いまで
もない。

第３図は、上述した表示パネルの断面図であ
り、１１は液晶で、上下の電極７と１０の間に密
封される。１２は封入と液晶層厚を決めるための
シール材であり、１３は上部電極１０を下部基板
上に取出すための導体である。１４は防水密封の
パツケージである。１５はシフトレジスターのチ
ツプ１６を電極とボンデイング接続し易いように
電極上に形成した金の膜であり、１７はチツプの
保護パツケージである。

第４図は、本考案のシフトレジスターの一例で
ある。第１図で明らかなように、パネル上に配置
するシフトレジスターは相当の段数になるために
できるだけ簡単な回路であることが望ましい。従
来周知のシフトレジスタは１段当り16素子が普通
である。その点、第４図のシフトレジスターは１
段当り10本のMOSトランジスタによつてCMOS
構成されているので有利である。１８，２１，２
４はトランスミツシヨンゲートであり、１９と２
０がCMOSインバータを構成するMOSトランジ
スタ、２２と２３もCMOSインバータのトランジ
スタである。このシフトレジスタは27端子からデ
ータ信号を入れ、28端子から出力を取出す。各ト
ランスミツシヨンゲートを制御するクロツクは各
段共通であるから、別に形成する。２５，２６は
クロツクパルス反転のインバータであるが、これ
も各段に備える必要はない。このシフトレジスタ
ーは、まずトランスミツシヨンゲート１８をクロ
ツクCL₁で閉じ、その時データをインバータ（１
９と２０）のゲート容量に記憶させる。この時、
トランスミツシヨンゲート２１と２４は開いてお
く。次にトランスミツシヨンゲート１８を開き、
トランスミツシヨンゲート２１と２４を閉じる
と、先にインバータのゲート容量に記憶されたデ
ータは、トランスミツシヨンゲート２１，２４と
２つのインバータの閉ループ内で保持される。こ
の動作をくり返してデータを次段へ書込んでゆく
のである。但しこの時、トランスミツシヨンゲー
ト１８を閉じるクロツクCL₁とトランスミツシヨ
ンゲート２１，２４を閉じるクロツクCL₂を完全
に同一クロツクの反転関係にあるものにすると、
わずかなゲート容量のバラツキ等で信号に遅延が
生じた場合誤動作を生ずるので、次に述べるよう
に遅延が起つても重復しないパルスにしている。

第４図のシフトレジスターは、いわばダイナミ
ツクにデータを書込み、スタテイツクにデータの
保持を行なつていると言える。本例の他に、トラ
ンスミツシヨンゲート２１をトランスミツシヨン
ゲート１８のすぐあとに設けるか、または後段の
インバータのあとに設ける等も同様のシフトレジ
スターとなる。

第５図は、シフトレジスターのクロツクCL₁と
CL₂を単一のクロツクパルスCL₀から形成するク
ロツク信号形成回路である。これは勿論、シフト
レジスター内に内蔵されて、各段にクロツク
CL₁，CL₂を供給するものである。２９はインバ
ータ、３０と３１はＤ型フリツプフロツプ、３２
と３３はNOR回路である。CL₀には第６図３４の
ようなクロツクパルスを入れてやる。この時、フ
リツプフロツプ３０のQ₁出力は３５のようにな
り、フリツプフロツプ３１のQ₂出力は３６のよ
うに３５の遅延波形になる。従つてQ₁，Q₂の
NORであるクロツクCL₂は３７の如くになり、
_１，_２のNORであるクロツクCL₁は３８の如く
なる。

第６図では、６段のシフトレジスターに用いる
ようにクロツクパルスCL₀は12個しかないが、ｎ
段のシフトレジスターにはクロツクパルスCL₀は
2n個必要である。ここで注意すべき点は、クロ
ツクCL₁とクロツクCL₂は決して重ならないとい
うことである。いずれも書込動作時にはデユーテ
イ1/2以下のパルスで、かつ逆位相にある。

従つて多少の信号の遅延が生じても書込誤動作
が起こりにくい。クロツクCL₂はデータの保持の
期間を決めるのであるが、書込終了後は常時高レ
ベルとなつていてデータが保持されることがわか
る。

第７図は、シフトレズスターに並列入力の機能
をもたせた例である。即ち、３９，４１，４３
は、トランスミツシヨンゲート１８，２１，２４
に対応する。４２はインバータである。もう一つ
のインバータの代りにNOR回路４０を用いる
と、NORの入力端子４４を高レベルにすると出
力４５も高レベルとなる。従つてシフトレジスタ
ーの各段を低レベルにリセツトしておけば、
NORの一端に高レベルを供給することによつて
並列の信号入力が行なわれる。勿論、この並列入
力は、トランスミツシヨンゲート４１と４３が閉
じている時に行なうことが望ましい。でないと、
並列入力パルスのタイミングがむつかしいからで
ある。

第８図は、本考案のシフトレジスターを用いた
液晶表示装置の構成例である。

第９図は、第８図の回路動作を説明する液晶駆
動回路の各部信号波形である。第８図において、
４６は標準クロツク発生回路であり、この出力信
号は１０４のような波形である。４７は７段のバ
イナリー分周回路であり、各段出力をQ₁〜Q₇で
示す。第９図の１０５がQ₁出力を、１０８がQ₄
出力を、１０６がQ₅出力を、１０７がQ₆出力
を、１１３がQ₇出力を示している。４８はイン
バータ、４９はOR回路で、この２つの回路によ
つて先に述べたシフトレジスターのクロツクパル
スCL₀を形成する。即ち、OR回路４９の出力は
１１１となる。５０は並列入力、直列出力の４段
シフトレジスター５１にクロツクCL₁，CL₂を供
給するクロツク信号形成回路であり、CL₂，CL₂
は表示セグメントに接続された16段のシフトレジ
スター５２にも供給される。１１２がCL₁を示す
ものである。この16段シフトレジスター５２は第
１図の表示パネル上のチツプに相当する。表示桁
数が多くなれば、このシフトレジスターの段数も
比例的に増大する。表示パネル上にシフトレジス
ター５２のチツプを配置する場合は、クロツク信
号形成回路をもう１つこのシフトレジスター５２
の前に設けてチツプ内に内蔵し、パネルからの引
出し線の数を減らす方法が有利である。シフトレ
ジスター５１の初段のデータ端子を低レベルにお
としておけば、第７図の回路を用いて並列入力で
きる。５１の出力は、排他的OR１１８を介して
５２のデータ端子に入力する。次に、５３はイン
バータ、５４はＤ型フリツプフロツプ、５５は排
他的OR回路で、この３つは並列書込パネルを形
成している。即ち、１１０のようなパルスが形成
される。５６〜５９はAND回路、６３〜６６は
OR回路、６７〜７４はAND回路、６０はインバ
ータ、６１と６２はAND回路である。この５６
〜７４の部分は、デコーダー７５の８本の出力信
号（８セグメント出力）を２つに時分割して、シ
フトレジスター５１に入力するタイミング制御部
分である。７５はバイナリーコードの信号を８セ
グメント表示の信号に変換するデコーダである。
さらに７６〜９０の素子群はバイナリーコードの
表示情報メモリー９１と９２の情報を時分割して
デコーダー７５に入力するタイミング制御部分で
ある。表示情報メモリーは必要な桁数だけ設ける
のであるが、本例ではすべて２桁で例示した。９
３はセグメント電極であり、表示情報に対応した
ビツト数を有している。９４は共通電極である。
１１８はQ₇信号に従つて書込データを反転させ
る排他的OR回路で液晶の交流駆動のために設け
る。ところで、このような表示装置を用いて表示
する場合、共通電極９４に１１３のような信号を
加えたとすると、実際表示セグメント電極にかか
る電圧は、例えば１１５のように書込時間だけ遅
延する。特に表示部に何も表示されていない時に
は、書込時間だけそつくりデータの反転時間が遅
延するために、あたかも遅延時間のパルス幅のパ
ルスで駆動されたような現象がおこる。このこと
は、表示桁の下位ほど著しい。この点を改良する
ために、共通電極９４に加える信号を工夫してい
る。即ち、本発明は、書込時間中だけ、上下の電
極間に加わる電圧を1/2にする。この時間の間、
共通電極９４に通常の高レベルの半分V/2を加え
る方法である。これは１１７のような信号を共通
電極９４に加えることである。これはインバータ
９６とトランスミツシヨンゲート９９，１００で
形成され、103端子に信号１１７が生ずる。

上述の如く本考案は、表示信号の書込み時間内
に、交流信号の1/2電圧レベル信号を共通電極に
印加するようにしたから、書込み時間だけデータ
の反転時間が遅延することなく確実なデータ伝送
をすることができ、表示の乱れ発生を防ぐことが
でさる。さらに、この書込み時間内での交流信号
の反転をする必要なく一定電圧を保持するので、
液晶駆動の電力消費を最小限にしながらも、コン
トラストの高い表示を得ることができる効果を有
する。

【図面の簡単な説明】

第１図は、本考案のシフトレジスタを用いた液
晶表示パネルの下部基板平面図である。１……下
部基板、２……多段シフトレジスターの初段、３
〜６……シフトレジスターへの入力端子、７……
表示セグメント電極、８……共通電極の引出し部
分。 第２図は、第１図の下部基板に組合わされる上
部基板である。１０……共通電極。 第３図は、第１図、第２図の基板を用いた液晶
表示パネルの断面図である。１１……液晶、１６
……シフトレジスターのチツプ。 第４図は、本考案のシフトレジスターの一例で
ある。１８，２１，２４……トランスミツシヨン
ゲート、１９，２２……PMOS、２０，２３……
NMOS。 第５図は、第４図のシフトレジスターをコント
ロールするクロツク信号の形成回路である。２９
……インバータ、３０，３１……Ｄ型フリツプフ
ロツプ、３２，３３……NOS回路。 第６図は、クロツクパルスCL₀からクロツク
CL₁とCL₂を形成する波形説明図である。 第７図は、第４図のシフトレジスターにセツト
機能をもたせ並列入力できるようにしたシフトレ
ジスターの一例である。４０……NOR回路。 第８図は、本考案のシフトレジスタを用いた液
晶表示装置の駆動回路例である。４６……基準ク
ロツク発生回路、４７……７段のバイナリー分周
回路、５０……クロツク信号形成回路、５０……
並列入力、直列出力シフトレジスター、５２……
表示パネル上のシフトレジスター、７５……
BCDから８セグメント表示に変換するデコーダ
ー、９１，９２……BCDの表示情報メモリー、
９４……共通電極、９７〜１００……トランスミ
ツシヨンゲート。 第９図は、第８図の駆動回路を説明するための
各部電圧波形のタイミング図である。１０４……
基準クロツク出力、１０８……４７のQ₄出力、
１１０……並列書込パルス、１１１……クロツク
パルスCL₀、１１７……共通電極印加信号。

Claims (1)

【実用新案登録請求の範囲】
1. 第１及び第２の基板内面にそれぞれ複数の第１
   電極及び第２電極を有し、該電極間に液晶を封入
   した液晶表示装置において、一定の交流信号を発
   生し第２電極に供給する手段と、該複数の第１電
   極数に対応したビツト数を有する表示信号を交流
   信号に同期して反転して記憶する記憶手段と、該
   交流信号の反転毎に同期して一定時間発生する基
   本クロツク信号から、互いに重なり合わない第１
   及び第２クロツク信号を発生するクロツク発生手
   段と、該表示信号は、該第１クロツク信号により
   該記憶手段へ転送され、該第２クロツク信号によ
   り該記憶手段に保持されて該第１電極に印加され
   てなり、該表示信号の転送期間に、該交流信号の
   電圧レベルの1/2の電圧レベル信号を該第２電極
   に供給する供給手段とを有する液晶表示装置。