JPS61219992A - 液晶駆動表示方式 - Google Patents
液晶駆動表示方式Info
- Publication number
- JPS61219992A JPS61219992A JP60062333A JP6233385A JPS61219992A JP S61219992 A JPS61219992 A JP S61219992A JP 60062333 A JP60062333 A JP 60062333A JP 6233385 A JP6233385 A JP 6233385A JP S61219992 A JPS61219992 A JP S61219992A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- segment
- display
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野］
この発明はセグメント形の液晶駆動表示方式に関する。
［従来技術とその問題点］
従来、セグメント形の液晶駆動表示方式としては、表示
すべきセグメントを同時に点灯するスタティック駆動方
式と、セグメントをいくつかのグループに分け、それら
のグループをＦｆＩ間で分割し、繰返して表示する時分
割駆動方式とがあった。前者のスタティック駆動方式は
、駆動波形が、極性が一方向のパルス波形であり、液晶
は極性を持たないので、液晶に印加される電圧は交流波
形となる。したがって、液晶に印加される平均電圧はｒ
ＯＪであり、液晶の劣化が防止されている。また、電圧
波高値はしきいＭ’Ｒ圧以上に選ばれ、表示したいセグ
メント電極は、コモン電極と位相がπだけずれた電圧が
印加される。この電圧波高値に対するυＩＷｉは、回路
素子と消費電力への制限から決められ、この許容範囲内
で充分高い電圧を印加すれば、コントラストの高い表示
が得られる。 ：これに対して、’ｌｉｔ＠の時分
割駆動方式は、コモン イ電極を各相共通に複数に分
割し、セグメントとコ 、１′モン信号との選択で表
示する方式であり、接続端 □７数を少なくすること
が可能となる。
すべきセグメントを同時に点灯するスタティック駆動方
式と、セグメントをいくつかのグループに分け、それら
のグループをＦｆＩ間で分割し、繰返して表示する時分
割駆動方式とがあった。前者のスタティック駆動方式は
、駆動波形が、極性が一方向のパルス波形であり、液晶
は極性を持たないので、液晶に印加される電圧は交流波
形となる。したがって、液晶に印加される平均電圧はｒ
ＯＪであり、液晶の劣化が防止されている。また、電圧
波高値はしきいＭ’Ｒ圧以上に選ばれ、表示したいセグ
メント電極は、コモン電極と位相がπだけずれた電圧が
印加される。この電圧波高値に対するυＩＷｉは、回路
素子と消費電力への制限から決められ、この許容範囲内
で充分高い電圧を印加すれば、コントラストの高い表示
が得られる。 ：これに対して、’ｌｉｔ＠の時分
割駆動方式は、コモン イ電極を各相共通に複数に分
割し、セグメントとコ 、１′モン信号との選択で表
示する方式であり、接続端 □７数を少なくすること
が可能となる。
しかしながら、上記のスタティック駆動方式では、接続
端子数が多くなり、消費電力が大きいという欠点があっ
た。また、時分割駆動方式は、表示がちらつくフリッカ
等の現象がＲ１しやすいと共に、電極に対して、３．４
段階のレベルの重圧を専用の回路により作成して印加し
なくてはならず、回路が？！雑になってしまうなどの欠
点があった。特に太陽電池を電源とする宵子礪器におい
ては、発電能力が小さいために、消費電力の大きいスタ
ティック駆動方式は使用できず、また、時分割駆動方式
は表示の質の点で上記のような問題があった。
端子数が多くなり、消費電力が大きいという欠点があっ
た。また、時分割駆動方式は、表示がちらつくフリッカ
等の現象がＲ１しやすいと共に、電極に対して、３．４
段階のレベルの重圧を専用の回路により作成して印加し
なくてはならず、回路が？！雑になってしまうなどの欠
点があった。特に太陽電池を電源とする宵子礪器におい
ては、発電能力が小さいために、消費電力の大きいスタ
ティック駆動方式は使用できず、また、時分割駆動方式
は表示の質の点で上記のような問題があった。
［発明の目的］
この発明は上記のような実情に鑑みてなされたもので、
液晶表示素子への接続端子を増やすことなく表示品質を
向上させると共に、消費電力が極めて少ない液晶駆動表
示方式を提供することを目的とする。
液晶表示素子への接続端子を増やすことなく表示品質を
向上させると共に、消費電力が極めて少ない液晶駆動表
示方式を提供することを目的とする。
［発明の要点］
この発明は、時分Ｆｉ駆動方式において、セグメント電
極に対し２段階の重圧レベルを１１１１１して印加する
ことにより、任意の数ｆｌｌ等を表示させるようにした
ものである。
極に対し２段階の重圧レベルを１１１１１して印加する
ことにより、任意の数ｆｌｌ等を表示させるようにした
ものである。
［発明の実施例］
以下図面を参照してこの発明の一実施例について説明す
る。第１図はこの発明の液晶駆動表示方式の回路構成を
示すもので、１１は演算部（図示せず）における表示用
データを貯えるＲＡＭであり、このＲＡ Ｍ １１から
桁単位で出力される表示用データは、例えば４ビツトの
バッファレジスタ１２に送られて一時記憶される。この
バッファレジスタ１２は、貯えられたデータを、クロッ
クパルス「φ１」によって出力するもので、出力された
データはデコーダ１３を介してセグメント変換回路１４
に送られる。このセグメント変換回路１４にはセグメン
ト制御回路１５が接続され、セグメント変換回路１４は
セグメント１迎回路１５からのｒＡＪ、ｒＢＪ、ｒＣＪ
タイミング信号に従って、デコーダ１３からの表示用デ
ータに対応する所定文字を表示させるためのセグメント
選択信号を出力する。すなわち、第２図に示すごとく日
の字状セグメント及び記号、小数点を構成するセグメン
トａ〜１のうち、セグメントＣ，ｆ、ｉがタイミング信
号ｒＡＪによって、セグメントｂ、ｅ、ｈはタイミング
信号ｒＢＪによって、セグメントａ、ｄ、ｇはタイミン
グ信号「Ｃ」によってそれぞれ選択されるもので、出力
されたセグメント選択信号は、それぞれオア回路１６ａ
〜１６ｃを介して３つの７リツプフロツブ（以下ｒＦ、
ＦＪと称す）１７８〜１７ｃに入力される。
る。第１図はこの発明の液晶駆動表示方式の回路構成を
示すもので、１１は演算部（図示せず）における表示用
データを貯えるＲＡＭであり、このＲＡ Ｍ １１から
桁単位で出力される表示用データは、例えば４ビツトの
バッファレジスタ１２に送られて一時記憶される。この
バッファレジスタ１２は、貯えられたデータを、クロッ
クパルス「φ１」によって出力するもので、出力された
データはデコーダ１３を介してセグメント変換回路１４
に送られる。このセグメント変換回路１４にはセグメン
ト制御回路１５が接続され、セグメント変換回路１４は
セグメント１迎回路１５からのｒＡＪ、ｒＢＪ、ｒＣＪ
タイミング信号に従って、デコーダ１３からの表示用デ
ータに対応する所定文字を表示させるためのセグメント
選択信号を出力する。すなわち、第２図に示すごとく日
の字状セグメント及び記号、小数点を構成するセグメン
トａ〜１のうち、セグメントＣ，ｆ、ｉがタイミング信
号ｒＡＪによって、セグメントｂ、ｅ、ｈはタイミング
信号ｒＢＪによって、セグメントａ、ｄ、ｇはタイミン
グ信号「Ｃ」によってそれぞれ選択されるもので、出力
されたセグメント選択信号は、それぞれオア回路１６ａ
〜１６ｃを介して３つの７リツプフロツブ（以下ｒＦ、
ＦＪと称す）１７８〜１７ｃに入力される。
これは、日の字状セグメント及び記号、小数点を構成す
るセグメントａ〜１のうち、コモンＴＡ極に応じたセグ
メントが選択して入力されるもので、セグメントａ−Ｃ
を選択する信号はクロックパルス「φＪＩＪによってＦ
、Ｆ１７ａに、セグメントｄ〜ｆを選択する信号はクロ
ックパルス「φＪ２ＪによってＦ、Ｆ１７ｂに、セグメ
ントｇ〜１を選択する信号はクロックパルス［φＪ３Ｊ
によってＦ、Ｆ１７ｃに入力される。そして、Ｆ、Ｆｕ
ａ〜１７ｃは、上記信号「φＪＩＪ〜「φＪ３Ｊが共に
入力された時点で入力されるクロック「φＦ」に従って
、保持したデータを揃ってデコーダ１８を介してタイミ
ング制即回Ｎ１９に出力する。このタイミング制御回路
１９は、デコーダ１８から出力されたセグメント信号“
ＳＯ”〜“Ｓ７”に応じてセグメント電極へ表示用信号
としてエンコードした後、タイミング信号”口”〜“ｔ
じによりシリアルの信号に変換するもので、このシリア
ルの表示用信号は、オア回路２０からＣＰＵからの表示
命令ｒＤＩｓＰＪによって動作するゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる
。
るセグメントａ〜１のうち、コモンＴＡ極に応じたセグ
メントが選択して入力されるもので、セグメントａ−Ｃ
を選択する信号はクロックパルス「φＪＩＪによってＦ
、Ｆ１７ａに、セグメントｄ〜ｆを選択する信号はクロ
ックパルス「φＪ２ＪによってＦ、Ｆ１７ｂに、セグメ
ントｇ〜１を選択する信号はクロックパルス［φＪ３Ｊ
によってＦ、Ｆ１７ｃに入力される。そして、Ｆ、Ｆｕ
ａ〜１７ｃは、上記信号「φＪＩＪ〜「φＪ３Ｊが共に
入力された時点で入力されるクロック「φＦ」に従って
、保持したデータを揃ってデコーダ１８を介してタイミ
ング制即回Ｎ１９に出力する。このタイミング制御回路
１９は、デコーダ１８から出力されたセグメント信号“
ＳＯ”〜“Ｓ７”に応じてセグメント電極へ表示用信号
としてエンコードした後、タイミング信号”口”〜“ｔ
じによりシリアルの信号に変換するもので、このシリア
ルの表示用信号は、オア回路２０からＣＰＵからの表示
命令ｒＤＩｓＰＪによって動作するゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる
。
これら保持回路２２Ａ〜２２Ｃは、それぞれ所定桁数例
えば８桁の日の字状のセグメント電極Ａ１〜へ８．８１
〜Ｂ８．Ｃ１〜ｃ８に印７Ｘ］ｊル各々ノ表示用信号を
保持するもので、その各桁は４段のＦ、Ｆから構成され
る。そして、上記ゲート回路群２１Ａ〜２１Ｃの各ゲー
ト回路は入力１即信号が「Ｏ」ではオフ、「１」ではオ
ンするものである。
えば８桁の日の字状のセグメント電極Ａ１〜へ８．８１
〜Ｂ８．Ｃ１〜ｃ８に印７Ｘ］ｊル各々ノ表示用信号を
保持するもので、その各桁は４段のＦ、Ｆから構成され
る。そして、上記ゲート回路群２１Ａ〜２１Ｃの各ゲー
ト回路は入力１即信号が「Ｏ」ではオフ、「１」ではオ
ンするものである。
そこでｒＤＩｓＰＪ命令がｒＯＪの時には、保持回路２
２Ａでは、オア回路２０がらゲート回路群２１Ａを介し
て送られてきた表示用信号がクロックパルスφＤ１によ
りＦ、Ｆ３１１に読込まれ、クロックパルスφ１によっ
ては出されて次のＦ、 Ｆ３１２へ出力する。以下Ｆ、
ｌ”３１２〜Ｆ、Ｆ３１４でも同様の動作が行なわれ、
Ｆ、Ｆ３１４の出力は“ａ８”に示されるラインへ入力
された後、Ｆ、Ｆ３２１〜Ｆ、Ｆ３２４へ順次シフトさ
れる。このようにして、オア回路２０の出力信号はクロ
ックパルスφＤ１．φ１に応じて保持回路２２Ａの全Ｆ
、Ｆに螺旋状にシフトされて保持される。
２Ａでは、オア回路２０がらゲート回路群２１Ａを介し
て送られてきた表示用信号がクロックパルスφＤ１によ
りＦ、Ｆ３１１に読込まれ、クロックパルスφ１によっ
ては出されて次のＦ、 Ｆ３１２へ出力する。以下Ｆ、
ｌ”３１２〜Ｆ、Ｆ３１４でも同様の動作が行なわれ、
Ｆ、Ｆ３１４の出力は“ａ８”に示されるラインへ入力
された後、Ｆ、Ｆ３２１〜Ｆ、Ｆ３２４へ順次シフトさ
れる。このようにして、オア回路２０の出力信号はクロ
ックパルスφＤ１．φ１に応じて保持回路２２Ａの全Ｆ
、Ｆに螺旋状にシフトされて保持される。
また、上記オア回路の出力信号はクロックパルスφＤ２
．φ１及びφＤ３．φ１により、上記保持回路２２Ａと
同様に保持回路２２Ｂ及び２２Ｃに各々保持される。
．φ１及びφＤ３．φ１により、上記保持回路２２Ａと
同様に保持回路２２Ｂ及び２２Ｃに各々保持される。
一方、ｒＤＩｓＰＪ命令が「１」の時には、保持回路２
２Ａでは、Ｆ、Ｆ３１４の出力はａ８″に示されるライ
ンへ出力され、インバータ２４１により反転された後、
Ｆ、Ｆ３１１に入力され、以後Ｆ、Ｆ３１２→Ｆ、Ｆ３
１３→ｌ”、ｌ”３１４→インバータ２４１→Ｆ、Ｆ３
１１→・・・の順でシフト保持されると共に、Ｆ、Ｆ３
＋４の出力信号ｌはドライバ２３Ａ１を介してセグメン
ト電極へ８へ印加される。以下保持回路２２Ａの他のＦ
、Ｆ及び保持回路２２Ｂ。
２Ａでは、Ｆ、Ｆ３１４の出力はａ８″に示されるライ
ンへ出力され、インバータ２４１により反転された後、
Ｆ、Ｆ３１１に入力され、以後Ｆ、Ｆ３１２→Ｆ、Ｆ３
１３→ｌ”、ｌ”３１４→インバータ２４１→Ｆ、Ｆ３
１１→・・・の順でシフト保持されると共に、Ｆ、Ｆ３
＋４の出力信号ｌはドライバ２３Ａ１を介してセグメン
ト電極へ８へ印加される。以下保持回路２２Ａの他のＦ
、Ｆ及び保持回路２２Ｂ。
２２Ｃに於いても同様に表示用信号のシフト保持が行な
われると共にドライバ２３Ａ２〜２３Ａ８゜２３Ｂ１〜
２３Ｂ８ 、２３Ｃ１〜２３Ｃ８を介してセグメント電
極Ａ７〜ＡＩ、８８〜Ｂ１．Ｃ８〜Ｃ１へ各々印加され
る。
われると共にドライバ２３Ａ２〜２３Ａ８゜２３Ｂ１〜
２３Ｂ８ 、２３Ｃ１〜２３Ｃ８を介してセグメント電
極Ａ７〜ＡＩ、８８〜Ｂ１．Ｃ８〜Ｃ１へ各々印加され
る。
第３図は上記第１図のセグメント電極の駆動回路に対し
てコモン電極の駆動回路の構成を示すもので、コモンＮ
極は、第２図に示す上記日の字状セグメント及び記号、
小数点を構成するセグメントａ〜ｉのうち、セグメント
ａ、ｂ、ｃがコモン電ｆｆｌ ｒＸＪに、セグメントｄ
、ｅ、ｆがコモン電ｉ ｒＹＪに、セグメントｇ、ｈ、
ｉがコモン電極ｒＺＪに相当する。この駆動回路は
、３ビツトのバイナリカウンタ４１、イクスクル−シブ
ノア回路（以下ｒＥＸノア回路」と略称する） ４２．
４３、インバータ４４から構成されるもので、上記バイ
ナリカウンタ４１は、カウンタ４１ａ〜４１Ｃからなる
。これらカウンタ４１ａ〜４１ｃは図示されないＣＰＵ
からのリセント信号ｒＲＪとクロックパルス「φ２」を
反転したクロックパルス「１２」によって２進の計数動
作を行なうもので、カウンタ４１ａの計数信号“ａ”は
ＥＸノア回路４２に、カウンタ４１ｂの計数信号″ｂ”
はＥＸノア回銘４回転４３ウンタ４１Ｃの計数信号“Ｃ
″は上記ＥＸノア回路４２．４３及びインバータ４４に
入力される。そして、ＥＸノア回路４２の出力がコモン
信号ｒＬＣＺＪとして、ＥＸノア回路４３の出力がコモ
ン信号ｒＬｃＹＪとして、またインバータ４４の出力が
コモン信号ｒＬｃＸＪとして、それぞれコモンＮ極「×
」、ｒＹＪ、ｒＺＪに印加されるようになるものである
。
てコモン電極の駆動回路の構成を示すもので、コモンＮ
極は、第２図に示す上記日の字状セグメント及び記号、
小数点を構成するセグメントａ〜ｉのうち、セグメント
ａ、ｂ、ｃがコモン電ｆｆｌ ｒＸＪに、セグメントｄ
、ｅ、ｆがコモン電ｉ ｒＹＪに、セグメントｇ、ｈ、
ｉがコモン電極ｒＺＪに相当する。この駆動回路は
、３ビツトのバイナリカウンタ４１、イクスクル−シブ
ノア回路（以下ｒＥＸノア回路」と略称する） ４２．
４３、インバータ４４から構成されるもので、上記バイ
ナリカウンタ４１は、カウンタ４１ａ〜４１Ｃからなる
。これらカウンタ４１ａ〜４１ｃは図示されないＣＰＵ
からのリセント信号ｒＲＪとクロックパルス「φ２」を
反転したクロックパルス「１２」によって２進の計数動
作を行なうもので、カウンタ４１ａの計数信号“ａ”は
ＥＸノア回路４２に、カウンタ４１ｂの計数信号″ｂ”
はＥＸノア回銘４回転４３ウンタ４１Ｃの計数信号“Ｃ
″は上記ＥＸノア回路４２．４３及びインバータ４４に
入力される。そして、ＥＸノア回路４２の出力がコモン
信号ｒＬＣＺＪとして、ＥＸノア回路４３の出力がコモ
ン信号ｒＬｃＹＪとして、またインバータ４４の出力が
コモン信号ｒＬｃＸＪとして、それぞれコモンＮ極「×
」、ｒＹＪ、ｒＺＪに印加されるようになるものである
。
次に上記のように構成された本発明の動作について説明
する。第４図は主に上記第１図に示した回路の動作１１
ｍ内容を示すタイミングチャートで、ＲＡ Ｍ １１か
ら桁単位で入力される表示用データをバッファレジスタ
１２の読込みをはじめ種々に使用されるクロックパルス
「φ１」は、位相がπだけ異なるクロックパルス「φ２
」と共に図示しない発振回路から発振される。このクロ
ックパルス「φ１」の立上がりに同期してタイミング制
御回路１９のタイミング信号“ｔ１″〜“１４″のパル
スが順次出力される。なお、”ｔｌ”〜“ｔ４″は１デ
ジット分に相当する。そして、クロックパルス「φＯＪ
は、ＲＡＭ内の表示データを読出す際に出力されるパル
スであり、３ワ一ド間にワードの区切り毎に出力される
。また、タイミング信号ｒＡＪ、ｒＢＪ、ｒｃＪは、り
０ツクパルス「φ０」に同期し、各々１ワ一ド間出カさ
れる信号である。まず、ＲＡ Ｍ １１に貯えられた表
示用データは、クロックパルス「φ１」によって桁単位
でバッファレジスタ１２に読出される。そして、このバ
ッファレジスタ１２に貯えられた表示用データがデコー
ダ１３に送られ、デコードされた後に、セグメント変換
回路１４に送られる。セグメント変換回路１４は、セグ
メント変換回路１５がらのタイミング信号ｒＡＪ、ｒＢ
Ｊ、ｒｃＪにより、順次セグメント選択信号を送出する
。これはすなわち、まず初めにタイミング信号月「Ａ」
が１ワ一ド分退出される間、セグメン１〜ｃ、ｆ、ｉに
対応する信号が、順次入力されるクロックパルス［φＪ
ＩＪ〜「φＪ３ＪによってＦ 、 Ｆ １７ａ 〜１７
ｃ ニ送られる。
する。第４図は主に上記第１図に示した回路の動作１１
ｍ内容を示すタイミングチャートで、ＲＡ Ｍ １１か
ら桁単位で入力される表示用データをバッファレジスタ
１２の読込みをはじめ種々に使用されるクロックパルス
「φ１」は、位相がπだけ異なるクロックパルス「φ２
」と共に図示しない発振回路から発振される。このクロ
ックパルス「φ１」の立上がりに同期してタイミング制
御回路１９のタイミング信号“ｔ１″〜“１４″のパル
スが順次出力される。なお、”ｔｌ”〜“ｔ４″は１デ
ジット分に相当する。そして、クロックパルス「φＯＪ
は、ＲＡＭ内の表示データを読出す際に出力されるパル
スであり、３ワ一ド間にワードの区切り毎に出力される
。また、タイミング信号ｒＡＪ、ｒＢＪ、ｒｃＪは、り
０ツクパルス「φ０」に同期し、各々１ワ一ド間出カさ
れる信号である。まず、ＲＡ Ｍ １１に貯えられた表
示用データは、クロックパルス「φ１」によって桁単位
でバッファレジスタ１２に読出される。そして、このバ
ッファレジスタ１２に貯えられた表示用データがデコー
ダ１３に送られ、デコードされた後に、セグメント変換
回路１４に送られる。セグメント変換回路１４は、セグ
メント変換回路１５がらのタイミング信号ｒＡＪ、ｒＢ
Ｊ、ｒｃＪにより、順次セグメント選択信号を送出する
。これはすなわち、まず初めにタイミング信号月「Ａ」
が１ワ一ド分退出される間、セグメン１〜ｃ、ｆ、ｉに
対応する信号が、順次入力されるクロックパルス［φＪ
ＩＪ〜「φＪ３ＪによってＦ 、 Ｆ １７ａ 〜１７
ｃ ニ送られる。
このＦ、Ｆ１７ａ〜１７ｃは、クロックパルス「φＪ１
Ｊ〜「φＪ３Ｊが共に入力された時点で入力されるクロ
ックパルス「φＦ」によって、保持したデータを揃って
デコーダ１８を介してデコードし、タイミングυ［迎回
路１９に出力する。このタイミング制御回路１９は、デ
コーダ１８からのデータをエンコードした後に、連続し
て入力されるタイミング信号“ｔｌ”〜“ｔ４″によっ
てシリアルの信号に変換するもので、変換された表示用
信号は、オア回路２０からゲート回路群２１Ａ〜２１Ｃ
を介して、保持回路２２Ａ〜２２Ｃに送られる。ここで
、ゲート回路群２１Ａ〜２１Ｃを制御するｒＤＩｓＰＪ
命令はｒＯＪであり、保持回路２２Ａ〜２２Ｃを動作さ
せるクロックパルス「φＤＩＪ〜「φＤ３Ｊのうち、保
持回路２２Ａを動作させるクロックパルス「φＤＩＪの
みが入力されているので、表示用信号は、まず保持回路
２２Ａの３１１ に入力される。その後、上記第１図の
説明で述べたようにオア回路２０の出力信号が所定桁数
分、タイミング信号゛【１”〜“ｔじに同期し連続して
発振されるクロックパルス［φＤＩＪ及び「φ１」に応
じて、保持回路２２Ａの全Ｆ、Ｆに螺旋状にシフトされ
て保持されるものである。
Ｊ〜「φＪ３Ｊが共に入力された時点で入力されるクロ
ックパルス「φＦ」によって、保持したデータを揃って
デコーダ１８を介してデコードし、タイミングυ［迎回
路１９に出力する。このタイミング制御回路１９は、デ
コーダ１８からのデータをエンコードした後に、連続し
て入力されるタイミング信号“ｔｌ”〜“ｔ４″によっ
てシリアルの信号に変換するもので、変換された表示用
信号は、オア回路２０からゲート回路群２１Ａ〜２１Ｃ
を介して、保持回路２２Ａ〜２２Ｃに送られる。ここで
、ゲート回路群２１Ａ〜２１Ｃを制御するｒＤＩｓＰＪ
命令はｒＯＪであり、保持回路２２Ａ〜２２Ｃを動作さ
せるクロックパルス「φＤＩＪ〜「φＤ３Ｊのうち、保
持回路２２Ａを動作させるクロックパルス「φＤＩＪの
みが入力されているので、表示用信号は、まず保持回路
２２Ａの３１１ に入力される。その後、上記第１図の
説明で述べたようにオア回路２０の出力信号が所定桁数
分、タイミング信号゛【１”〜“ｔじに同期し連続して
発振されるクロックパルス［φＤＩＪ及び「φ１」に応
じて、保持回路２２Ａの全Ｆ、Ｆに螺旋状にシフトされ
て保持されるものである。
次いで、タイミング信号ｒＡＪが１ワ一ド分送出され終
わると、今度はクロックパルス「φ０」によりタイミン
グ信号ｒＢＪが１ワ一ド分送出される。この場合におい
ても上記タイミング信号ｒＡＪと同様にして、セグメン
トｂ、ｅ、ｈに対応する信号が、順次入力されるクロッ
クパルス「φＪ１」〜［φＪ３ＪによってＦ、Ｆ１７ａ
〜１７ｃに送られ、このＦ、 Ｆ１７ａ 〜１７ｃにク
ロックパルス［φＪＩＪ〜［φＪ３Ｊが共に入力された
時点で入力されるクロックパルス「φＦ」によって、揃
ってデコーダ１８を介してデコードされ、タイミングｌ
ｌｌ１Ｅ回路１９に出力される。そして、このタイミン
グ制御回路１９で、データがエンコードされた後に、連
続して入力されるタイミング信号″ｔ１”〜“１４″に
よってシリアルの信号に変換されるもので、変換された
表示用信号は、オア回路２０からゲート回路群２１Ａ〜
２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。
わると、今度はクロックパルス「φ０」によりタイミン
グ信号ｒＢＪが１ワ一ド分送出される。この場合におい
ても上記タイミング信号ｒＡＪと同様にして、セグメン
トｂ、ｅ、ｈに対応する信号が、順次入力されるクロッ
クパルス「φＪ１」〜［φＪ３ＪによってＦ、Ｆ１７ａ
〜１７ｃに送られ、このＦ、 Ｆ１７ａ 〜１７ｃにク
ロックパルス［φＪＩＪ〜［φＪ３Ｊが共に入力された
時点で入力されるクロックパルス「φＦ」によって、揃
ってデコーダ１８を介してデコードされ、タイミングｌ
ｌｌ１Ｅ回路１９に出力される。そして、このタイミン
グ制御回路１９で、データがエンコードされた後に、連
続して入力されるタイミング信号″ｔ１”〜“１４″に
よってシリアルの信号に変換されるもので、変換された
表示用信号は、オア回路２０からゲート回路群２１Ａ〜
２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。
ここでも、ゲート回路ｕ２１Ａ〜２１Ｃヲ制御するｒＤ
ｌｓＰＪ命令はｒＯＪであり、保持回路２２Ａ〜２２Ｃ
をそれぞれ動作させるクロックパルス「φＤＩＪ〜［φ
Ｄ３Ｊのうち、保持回路２２Ｂを動作させるクロックパ
ルス「φＤ２Ｊのみが入力されているので、表示用信号
は、まず保持回路２２３に入力され、所定桁数分、り０
ツクパルス「φＤ２Ｊ及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ、Ｆに螺旋状にシフトされて保持されるも
のである。
ｌｓＰＪ命令はｒＯＪであり、保持回路２２Ａ〜２２Ｃ
をそれぞれ動作させるクロックパルス「φＤＩＪ〜［φ
Ｄ３Ｊのうち、保持回路２２Ｂを動作させるクロックパ
ルス「φＤ２Ｊのみが入力されているので、表示用信号
は、まず保持回路２２３に入力され、所定桁数分、り０
ツクパルス「φＤ２Ｊ及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ、Ｆに螺旋状にシフトされて保持されるも
のである。
そして、タイミング信号「Ｂ」が１ワ一ド分送出され、
次にタイミング信号「Ｃ」が１ワ一ド分遂出される場合
においても上記と同様にして、セグメントａ、ｃｌ、ｇ
に対応する信号が、Ｆ、Ｆ１７ａ〜１７Ｃに送られ、揃
ってデコーダ１８を介してデコードされ、タイミングＬ
Ｉ Ｗｅ回路１９に出力される。そして、このタイミン
グ制御回路１９で、データがエンコードされた後に、シ
リアルの信号に変換されるもので、変換された表示用信
号が、オア回路２０からゲート回路群２１Ａ〜２１Ｃを
介して、保持回路２２Ａ〜２２Ｃに送られる。ここでも
、ゲート回路群２１Ａ〜２１Ｃを制御するｒＤ１ｓＰＪ
命令は「０」であり、保持回路２２Ａ〜２２Ｃをそれぞ
れ動作させるクロックパルス「φＤＩＪ〜「φＤ３Ｊの
うち、保持回路２２Ｃ＠動作させるクロックパルス「φ
Ｄ３Ｊのみが入力されているので、表示用信号は、まず
保持回路２２Ｃに入力され、所定桁数分、クロックパル
ス「φＤ３Ｊ及び「φ１」に応じて、保持回路２２Ｂの
全Ｆ、Ｆに螺旋状にシフトされて保持されるものである
。
次にタイミング信号「Ｃ」が１ワ一ド分遂出される場合
においても上記と同様にして、セグメントａ、ｃｌ、ｇ
に対応する信号が、Ｆ、Ｆ１７ａ〜１７Ｃに送られ、揃
ってデコーダ１８を介してデコードされ、タイミングＬ
Ｉ Ｗｅ回路１９に出力される。そして、このタイミン
グ制御回路１９で、データがエンコードされた後に、シ
リアルの信号に変換されるもので、変換された表示用信
号が、オア回路２０からゲート回路群２１Ａ〜２１Ｃを
介して、保持回路２２Ａ〜２２Ｃに送られる。ここでも
、ゲート回路群２１Ａ〜２１Ｃを制御するｒＤ１ｓＰＪ
命令は「０」であり、保持回路２２Ａ〜２２Ｃをそれぞ
れ動作させるクロックパルス「φＤＩＪ〜「φＤ３Ｊの
うち、保持回路２２Ｃ＠動作させるクロックパルス「φ
Ｄ３Ｊのみが入力されているので、表示用信号は、まず
保持回路２２Ｃに入力され、所定桁数分、クロックパル
ス「φＤ３Ｊ及び「φ１」に応じて、保持回路２２Ｂの
全Ｆ、Ｆに螺旋状にシフトされて保持されるものである
。
上記の第４図によるセグメントＮ極を１１ ＩＩする回
路の動作に対して、第５図は上記第３図に示したコモン
Ｔｉ極をＩＩＩｔＤする回路における動作内容を示すタ
イミングチャートであり、上記第４図で示したクロック
パルス「φ２」を反転したクロックパルス「ア２」が基
準となる。すなわち、マイナスミ圧のクロックパルス「
ア２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”はｒＯＪ「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ ”に対してその立下がり毎にカウン
タ４１ｂの内容“ｂＩＴはｒＯＪ Ｍｌを繰返す。ま
た、このカウンタ４１ｂの内容”ｂ”に対してその立下
がり毎にカウンタ４１ｃの内容“Ｃ”がｒＯＪ Ｍｌを
繰返すようになる。このようにしてカウンタ４１ａ〜４
１Ｃが計数動作を行なうのに対応して、コモン電極ｒＸ
Ｊ ｒＹＪ ｒＺＪに印加されるコモン信号「ＬＣＸ
」 「ＬＣＹ」 「ＬＣＺ」はそれぞれ図に示すように
１フレームの半周期毎に反転する波形となる。すなわち
、コモン信号ｒＬＣＸＪは半周期内でオール“１″また
はオール“０″、ｒＬｃＹＪは半周期で“１″“Ｏ”を
１回切換え、「ＬＣＺ」は半周期で“０”１”を３回切
換えるものである。
路の動作に対して、第５図は上記第３図に示したコモン
Ｔｉ極をＩＩＩｔＤする回路における動作内容を示すタ
イミングチャートであり、上記第４図で示したクロック
パルス「φ２」を反転したクロックパルス「ア２」が基
準となる。すなわち、マイナスミ圧のクロックパルス「
ア２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”はｒＯＪ「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ ”に対してその立下がり毎にカウン
タ４１ｂの内容“ｂＩＴはｒＯＪ Ｍｌを繰返す。ま
た、このカウンタ４１ｂの内容”ｂ”に対してその立下
がり毎にカウンタ４１ｃの内容“Ｃ”がｒＯＪ Ｍｌを
繰返すようになる。このようにしてカウンタ４１ａ〜４
１Ｃが計数動作を行なうのに対応して、コモン電極ｒＸ
Ｊ ｒＹＪ ｒＺＪに印加されるコモン信号「ＬＣＸ
」 「ＬＣＹ」 「ＬＣＺ」はそれぞれ図に示すように
１フレームの半周期毎に反転する波形となる。すなわち
、コモン信号ｒＬＣＸＪは半周期内でオール“１″また
はオール“０″、ｒＬｃＹＪは半周期で“１″“Ｏ”を
１回切換え、「ＬＣＺ」は半周期で“０”１”を３回切
換えるものである。
第６図は上記したｒＬｃＸＪ、ｒＬｃＹＪ。
ｒＬｃＺＪのコモン信号に対して、′ＳＯ″〜“Ｓ７”
のセグメント信号を与えた場合の印加電圧波形を示寸も
ので、コモン信号、セグメント信号は、それぞれ上記の
１１″〜″ｔじのタイミング信号により１フレーム内で
、半周期毎に反転すの組合せのように実行電圧が小ざい
場合には液晶の表示がなされず、逆にセグメント信号°
゛Ｓ１”。
のセグメント信号を与えた場合の印加電圧波形を示寸も
ので、コモン信号、セグメント信号は、それぞれ上記の
１１″〜″ｔじのタイミング信号により１フレーム内で
、半周期毎に反転すの組合せのように実行電圧が小ざい
場合には液晶の表示がなされず、逆にセグメント信号°
゛Ｓ１”。
“３３”、 “Ｓ５”、”３７”に対するコモン信号
ｒＬＣＸＪのように実行電圧が大きい場合にはＨ晶が表
示状態となる。
ｒＬＣＸＪのように実行電圧が大きい場合にはＨ晶が表
示状態となる。
なお、上記実施例にあってはセグメント電極及びコモン
電極をそれぞれ３つの信号系統に分けたが、信号系統の
数は３つに限定されるものではなく、その他の数に分け
ても前記実施例と同様に実施し得ることは勿論である。
電極をそれぞれ３つの信号系統に分けたが、信号系統の
数は３つに限定されるものではなく、その他の数に分け
ても前記実施例と同様に実施し得ることは勿論である。
［発明の効果］
以上のようにこの発明によれば、液晶表示素子への接続
端子を増やすことなく２１のレベルで電極への印加電圧
レベルを２１で制御することができ、したがって低消費
電圧での液晶駆動も可能となり、特に太ＦＩＡ！池を電
源として場合は非常に有効となる。
端子を増やすことなく２１のレベルで電極への印加電圧
レベルを２１で制御することができ、したがって低消費
電圧での液晶駆動も可能となり、特に太ＦＩＡ！池を電
源として場合は非常に有効となる。
図面はこの発明の一実施例を示すもので、第１図はセグ
メント駆動回路の構成を示す図、第２図はセグメント構
成を示す図、第３図はコモン駆動回路の構成を示す図、
第４図は上記第１図に示した回路の動作を説明するため
のタイミングチャート、第５図は上記第３図に示した回
路の動作を説明するためのタイミングチャート、第６図
はセグメント駆動信号及びコモン駆動信号による表示駆
動信号を示す図である。 １１・・・ＲＡＭ、１２・・・バッファレジスタ、１３
、１８・・・デコーダ、１４・・・セグメント変換回路
、１５・・・セグメント１ｉＩＮＥ回路、１６ａ〜１６
ｃ 、 ２０・・・オア回路、１７ａ 〜１７ｃ 、
３１１〜３１４ 、３２１〜３２４ ・・・フリップフ
ロップ（Ｆ、Ｆ）、１９・・・タイミング制御回路、２
１Ａ〜２１Ｇ・・・ゲート回路群、２２Ａ〜２２Ｃ・・
−保持回路、２３Ａ〜２３Ｃ・・・駆゛勤回路、２３Ａ
１〜２３Ａ８ 、２３８１〜２３Ｂ８ 、２３ＣＩ〜２
３０８・・・ドライバ、２４１〜２４８ 、４４・・・
インバータ、４１・・・バイナリカウンタ、４１ａ〜４
１Ｃ・・・カウンタ、４２、４３・・・イクスクルーシ
ブノア回路（ＥＸＸノロ路）。
メント駆動回路の構成を示す図、第２図はセグメント構
成を示す図、第３図はコモン駆動回路の構成を示す図、
第４図は上記第１図に示した回路の動作を説明するため
のタイミングチャート、第５図は上記第３図に示した回
路の動作を説明するためのタイミングチャート、第６図
はセグメント駆動信号及びコモン駆動信号による表示駆
動信号を示す図である。 １１・・・ＲＡＭ、１２・・・バッファレジスタ、１３
、１８・・・デコーダ、１４・・・セグメント変換回路
、１５・・・セグメント１ｉＩＮＥ回路、１６ａ〜１６
ｃ 、 ２０・・・オア回路、１７ａ 〜１７ｃ 、
３１１〜３１４ 、３２１〜３２４ ・・・フリップフ
ロップ（Ｆ、Ｆ）、１９・・・タイミング制御回路、２
１Ａ〜２１Ｇ・・・ゲート回路群、２２Ａ〜２２Ｃ・・
−保持回路、２３Ａ〜２３Ｃ・・・駆゛勤回路、２３Ａ
１〜２３Ａ８ 、２３８１〜２３Ｂ８ 、２３ＣＩ〜２
３０８・・・ドライバ、２４１〜２４８ 、４４・・・
インバータ、４１・・・バイナリカウンタ、４１ａ〜４
１Ｃ・・・カウンタ、４２、４３・・・イクスクルーシ
ブノア回路（ＥＸＸノロ路）。
Claims (1)
- セグメント電極を各桁毎に複数の信号系統に分けてそれ
ぞれ外部接続端子に接続すると共に、コモン電極を各桁
毎に複数の信号系統に分けて各桁共通に外部接続端子に
接続してなる液晶表示パネルと、上記各コモン電極外部
接続端子にそれぞれ２値の電圧レベルにより１フレーム
の半周期毎に反転する特定波形のコモン駆動信号を印加
する手段と、上記各セグメント電極外部接続端子に上記
コモン駆動信号に同期してそれぞれ表示データに応じた
セグメント駆動信号を印加する手段とを具備したことを
特徴とする液晶駆動表示方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062333A JP2634794B2 (ja) | 1985-03-27 | 1985-03-27 | 液晶駆動装置 |
| US06/841,900 US4806923A (en) | 1985-03-27 | 1986-03-20 | Miniaturized electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062333A JP2634794B2 (ja) | 1985-03-27 | 1985-03-27 | 液晶駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7294993A Division JP2797181B2 (ja) | 1995-10-19 | 1995-10-19 | 液晶駆動方法及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61219992A true JPS61219992A (ja) | 1986-09-30 |
| JP2634794B2 JP2634794B2 (ja) | 1997-07-30 |
Family
ID=13197100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60062333A Expired - Lifetime JP2634794B2 (ja) | 1985-03-27 | 1985-03-27 | 液晶駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4806923A (ja) |
| JP (1) | JP2634794B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142179B2 (en) | 2008-06-09 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device, liquid crystal display device and electronic device including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782483B2 (en) * | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| CN103123778B (zh) * | 2012-12-18 | 2015-06-17 | 杭州士兰微电子股份有限公司 | 带点闪烁功能的段式液晶显示驱动电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135520A (en) * | 1977-04-30 | 1978-11-27 | Citizen Watch Co Ltd | Driving circuit of electro-optical display unit |
| JPS5518666A (en) * | 1978-07-27 | 1980-02-08 | Mitsubishi Electric Corp | Two dimensional matrix display |
| JPS567982U (ja) * | 1980-06-19 | 1981-01-23 | ||
| JPS5821792A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社東芝 | マトリクス形液晶表示装置の駆動方法 |
| JPS5967593A (ja) * | 1982-10-08 | 1984-04-17 | 松下電器産業株式会社 | 液晶マトリクス表示パネルの交流駆動装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938318A (en) * | 1970-08-31 | 1976-02-17 | Texas Instruments Incorporated | Wrist watches |
| US3815354A (en) * | 1973-01-02 | 1974-06-11 | Cal Tex Semiconductor | Electronic watch |
| JPS5189348A (ja) * | 1975-02-04 | 1976-08-05 | ||
| JPS522566A (en) * | 1975-06-24 | 1977-01-10 | Toshiba Corp | Liquid crystal display element driving circuit |
| JPS5335432A (en) * | 1976-09-14 | 1978-04-01 | Canon Inc | Display unit |
| US4227193A (en) * | 1977-07-26 | 1980-10-07 | National Research Development Corporation | Method and apparatus for matrix addressing opto-electric displays |
| US4393379A (en) * | 1980-12-31 | 1983-07-12 | Berting John P | Non-multiplexed LCD drive circuit |
| JPS59105131A (ja) * | 1982-12-08 | 1984-06-18 | Toshiba Corp | 入出力回路装置 |
-
1985
- 1985-03-27 JP JP60062333A patent/JP2634794B2/ja not_active Expired - Lifetime
-
1986
- 1986-03-20 US US06/841,900 patent/US4806923A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135520A (en) * | 1977-04-30 | 1978-11-27 | Citizen Watch Co Ltd | Driving circuit of electro-optical display unit |
| JPS5518666A (en) * | 1978-07-27 | 1980-02-08 | Mitsubishi Electric Corp | Two dimensional matrix display |
| JPS567982U (ja) * | 1980-06-19 | 1981-01-23 | ||
| JPS5821792A (ja) * | 1981-07-31 | 1983-02-08 | 株式会社東芝 | マトリクス形液晶表示装置の駆動方法 |
| JPS5967593A (ja) * | 1982-10-08 | 1984-04-17 | 松下電器産業株式会社 | 液晶マトリクス表示パネルの交流駆動装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142179B2 (en) | 2008-06-09 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device, liquid crystal display device and electronic device including the same |
| US9570032B2 (en) | 2008-06-09 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, liquid crystal display device and electronic device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634794B2 (ja) | 1997-07-30 |
| US4806923A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149146A (en) | Driver circuit for electrochromic display device | |
| US4122444A (en) | Apparatus for displaying numerical value information in alternative forms | |
| JPS61219992A (ja) | 液晶駆動表示方式 | |
| KR920020308A (ko) | 표시 제어기 | |
| EP0234734B1 (en) | Liquid crystal display driver | |
| GB1523543A (en) | Liquid crystal display device/driving circuit arrangemt | |
| US3581065A (en) | Electronic display system | |
| US3969717A (en) | Digital circuit to eliminate display flicker | |
| US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
| US8259035B2 (en) | Display device able to operate in low power partial display mode | |
| US5500653A (en) | Character data writing device | |
| US3922668A (en) | Liquid-crystal indicator driving system | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| SU1247862A1 (ru) | Устройство дл делени чисел | |
| JP2797181B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| CA1067224A (en) | Driving circuits for a multi-digit gas discharge panel | |
| SU1012328A1 (ru) | Устройство дл индикации | |
| SU549820A1 (ru) | Устройство дл цифровой индикации | |
| SU532295A1 (ru) | Цифрова электронна вычислительна машина последовательного действи | |
| SU811318A1 (ru) | Устройство дл индикации | |
| JPS6336360Y2 (ja) | ||
| JP2771346B2 (ja) | マイクロコンピュータ | |
| SU1381479A1 (ru) | Устройство дл цифровой индикации | |
| JPS5886592A (ja) | マトリクス表示装置の駆動用集積回路 | |
| SU1298919A1 (ru) | Многоканальный преобразователь напр жение-код |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |