JPH08149805A - スイッチング・レギュレータ回路 - Google Patents
スイッチング・レギュレータ回路Info
- Publication number
- JPH08149805A JPH08149805A JP29164994A JP29164994A JPH08149805A JP H08149805 A JPH08149805 A JP H08149805A JP 29164994 A JP29164994 A JP 29164994A JP 29164994 A JP29164994 A JP 29164994A JP H08149805 A JPH08149805 A JP H08149805A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 入力直流電圧を昇圧または降圧して所定レベ
ルの直流電圧を得、機器内の回路の入力電源とするスイ
ッチング・レギュレータ回路に関し、昇圧回路の停止時
の損失を低減させて回路全体の効率化を図ることを目的
とする。 【構成】 入力直流電圧が所定のレベルよりも低いとき
は所定のレベルに昇圧する昇圧回路と、昇圧回路の出力
側に直列に接続され入力直流電圧が所定のレベルよりも
高いときは所定のレベルに降圧する降圧回路と、昇圧回
路に並列に接続され入力直流電圧が所定のレベルよりも
高いときは昇圧回路を短絡して入力直流電圧を降圧回路
の入力に直接供給する短絡回路とを備える。
ルの直流電圧を得、機器内の回路の入力電源とするスイ
ッチング・レギュレータ回路に関し、昇圧回路の停止時
の損失を低減させて回路全体の効率化を図ることを目的
とする。 【構成】 入力直流電圧が所定のレベルよりも低いとき
は所定のレベルに昇圧する昇圧回路と、昇圧回路の出力
側に直列に接続され入力直流電圧が所定のレベルよりも
高いときは所定のレベルに降圧する降圧回路と、昇圧回
路に並列に接続され入力直流電圧が所定のレベルよりも
高いときは昇圧回路を短絡して入力直流電圧を降圧回路
の入力に直接供給する短絡回路とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、入力直流電圧を昇圧ま
たは降圧して所定レベルの直流電圧を得、機器内の回路
の入力電源とするスイッチング・レギュレータ回路に関
し、バッテリー等を入力電源とする携帯機器等に好適な
ものである。
たは降圧して所定レベルの直流電圧を得、機器内の回路
の入力電源とするスイッチング・レギュレータ回路に関
し、バッテリー等を入力電源とする携帯機器等に好適な
ものである。
【０００２】
【従来の技術】図３は、バッテリー等の直流電源から供
給される入力直流電圧Ｖinを、スイッチング・トランジ
スタＱ５１によって断続し、得られたパルス信号をトラ
ンスＴＲで昇圧した後に、ダイオードＤ５１およびコン
デンサＣ５１からなる整流回路によって整流し、所定レ
ベルの出力直流電圧Ｖout を得るフライバック方式のス
イッチング・レギュレータ回路である。
給される入力直流電圧Ｖinを、スイッチング・トランジ
スタＱ５１によって断続し、得られたパルス信号をトラ
ンスＴＲで昇圧した後に、ダイオードＤ５１およびコン
デンサＣ５１からなる整流回路によって整流し、所定レ
ベルの出力直流電圧Ｖout を得るフライバック方式のス
イッチング・レギュレータ回路である。
【０００３】スイッチング・トランジスタＱ５１の制御
は、出力直流電圧Ｖout を可変抵抗器Ｒ５１で分圧した
電圧と、基準電圧源ＲＶからの基準電圧Ｖref との差を
誤差増幅器ＥＡＰで増幅し、その誤差信号と三角波発振
器ＤＯＣからの三角波信号とを比較器ＣＯＰで比較し、
その比較結果でスイッチング・トランジスタＱ５２を断
続制御することで行う。したがって、誤差増幅器ＥＡＰ
および比較器ＣＯＰは分圧電圧のレベルに応じてパルス
幅の変化するパルス信号を出力するパルス幅変調回路を
構成している。
は、出力直流電圧Ｖout を可変抵抗器Ｒ５１で分圧した
電圧と、基準電圧源ＲＶからの基準電圧Ｖref との差を
誤差増幅器ＥＡＰで増幅し、その誤差信号と三角波発振
器ＤＯＣからの三角波信号とを比較器ＣＯＰで比較し、
その比較結果でスイッチング・トランジスタＱ５２を断
続制御することで行う。したがって、誤差増幅器ＥＡＰ
および比較器ＣＯＰは分圧電圧のレベルに応じてパルス
幅の変化するパルス信号を出力するパルス幅変調回路を
構成している。
【０００４】ここで、比較器ＣＯＰからは増幅器ＥＡＰ
の出力信号のレベルに応じたパルス幅のパルス信号が出
力されるので、スイッチング・トランジスタＱ５２，Ｑ
５１は出力直流電圧Ｖout の分圧電圧と基準電圧Ｖref
との差分に応じてオン／オフ時間が変化し、出力直流電
圧Ｖout は常に一定レベルに維持されるように制御され
る。
の出力信号のレベルに応じたパルス幅のパルス信号が出
力されるので、スイッチング・トランジスタＱ５２，Ｑ
５１は出力直流電圧Ｖout の分圧電圧と基準電圧Ｖref
との差分に応じてオン／オフ時間が変化し、出力直流電
圧Ｖout は常に一定レベルに維持されるように制御され
る。
【０００５】図４は、昇圧回路Ａと降圧回路Ｂとを直列
接続し、入力直流電圧Ｖinのレベルが出力直流電圧Ｖou
t の所定レベルよりも小さいときは、昇圧回路Ａを動作
させて降圧回路Ｂはスルーさせることで入力直流電圧Ｖ
inを昇圧し、入力直流電圧Ｖinのレベルが出力直流電圧
Ｖout の所定レベルよりも大きいときは、昇圧回路Ａを
スルーさせて降圧回路Ｂを動作させることで入力直流電
圧Ｖinを昇圧する。
接続し、入力直流電圧Ｖinのレベルが出力直流電圧Ｖou
t の所定レベルよりも小さいときは、昇圧回路Ａを動作
させて降圧回路Ｂはスルーさせることで入力直流電圧Ｖ
inを昇圧し、入力直流電圧Ｖinのレベルが出力直流電圧
Ｖout の所定レベルよりも大きいときは、昇圧回路Ａを
スルーさせて降圧回路Ｂを動作させることで入力直流電
圧Ｖinを昇圧する。
【０００６】図５は、図４に示すブロック図の具体的な
回路図である。同図において、昇圧回路Ａは、可変抵抗
器Ｒ１１で昇圧回路Ａの出力直流電圧を検出し、誤差増
幅器ＥＰ１で基準電圧源ＲＶからの基準電圧Ｖref との
差分を増幅する。比較器ＣＰ１は誤差増幅器ＥＰ１から
の出力信号と三角波発振器ＤＯＣからの三角波信号とを
比較し、誤差増幅器ＥＰ１からの出力信号のレベルに応
じてパルス幅が変化するパルス信号を生成し、このパル
ス信号によってスイッチング・トランジスタＱ１１をオ
ン／オフ駆動する。
回路図である。同図において、昇圧回路Ａは、可変抵抗
器Ｒ１１で昇圧回路Ａの出力直流電圧を検出し、誤差増
幅器ＥＰ１で基準電圧源ＲＶからの基準電圧Ｖref との
差分を増幅する。比較器ＣＰ１は誤差増幅器ＥＰ１から
の出力信号と三角波発振器ＤＯＣからの三角波信号とを
比較し、誤差増幅器ＥＰ１からの出力信号のレベルに応
じてパルス幅が変化するパルス信号を生成し、このパル
ス信号によってスイッチング・トランジスタＱ１１をオ
ン／オフ駆動する。
【０００７】トランジスタＱ１１はトランジスタＱ１２
と共にトランジスタＱ１３をドライブする回路で、抵抗
器Ｒ１２，Ｒ１３はトランジスタＱ１２，Ｑ１３のベー
ス電流を最適にするためのベース抵抗である。トランジ
スタＱ１２、抵抗器Ｒ１３およびトランジスタＱ１３の
直列回路はコイルＬ１と並列に接続されている。
と共にトランジスタＱ１３をドライブする回路で、抵抗
器Ｒ１２，Ｒ１３はトランジスタＱ１２，Ｑ１３のベー
ス電流を最適にするためのベース抵抗である。トランジ
スタＱ１２、抵抗器Ｒ１３およびトランジスタＱ１３の
直列回路はコイルＬ１と並列に接続されている。
【０００８】この構成において、トランジスタＱ１３が
オンのときにコイルＬ１に電流が流れ込み、磁気エネル
ギーとしてコイルＬ１にエネルギーが蓄積される。蓄積
されたエネルギーはトランジスタＱ１３がオフのときに
ダイオードＤ１１を通じて入力電源に重畳して放出され
る。ダイオードＤ１１に流れる電流は断続的になるた
め、コンデンサＣ１１で平滑化される。こうして一定の
電圧が出力される。
オンのときにコイルＬ１に電流が流れ込み、磁気エネル
ギーとしてコイルＬ１にエネルギーが蓄積される。蓄積
されたエネルギーはトランジスタＱ１３がオフのときに
ダイオードＤ１１を通じて入力電源に重畳して放出され
る。ダイオードＤ１１に流れる電流は断続的になるた
め、コンデンサＣ１１で平滑化される。こうして一定の
電圧が出力される。
【０００９】このとき、昇圧回路Ａの入力直流電圧Ｖi
n、出力直流電圧Ｖaout、トランジスタＱ１３のオン時
間ｔonおよびオフ時間ｔoff は、次の関係を有する。 Ｖaout＝｛（ｔon＋ｔoff ）／ｔoff ｝×Ｖin この関係式から明らかなように、昇圧回路Ａの出力直流
電圧Ｖaoutは、トランジスタＱ１３のオン時間ｔon、オ
フ時間ｔoff とで決まることが分かる。
n、出力直流電圧Ｖaout、トランジスタＱ１３のオン時
間ｔonおよびオフ時間ｔoff は、次の関係を有する。 Ｖaout＝｛（ｔon＋ｔoff ）／ｔoff ｝×Ｖin この関係式から明らかなように、昇圧回路Ａの出力直流
電圧Ｖaoutは、トランジスタＱ１３のオン時間ｔon、オ
フ時間ｔoff とで決まることが分かる。
【００１０】次に、降圧回路Ｂについて説明する。降圧
回路Ｂは可変抵抗器Ｒ２１で降圧回路Ｂの出力直流電圧
Ｖout を検出し、誤差増幅器ＥＰ２で基準電圧源ＲＶか
らの基準電圧Ｖref との差分を増幅する。比較器ＣＰ２
は誤差増幅器ＥＰ２からの出力と三角波発振器ＤＯＣか
らの三角波信号とを比較して誤差増幅器ＥＰ２からの出
力レベルに応じてパルス幅の変化するパルス信号を生成
し、スイッチング・トランジスタＱ２１をオン／オフ駆
動する。
回路Ｂは可変抵抗器Ｒ２１で降圧回路Ｂの出力直流電圧
Ｖout を検出し、誤差増幅器ＥＰ２で基準電圧源ＲＶか
らの基準電圧Ｖref との差分を増幅する。比較器ＣＰ２
は誤差増幅器ＥＰ２からの出力と三角波発振器ＤＯＣか
らの三角波信号とを比較して誤差増幅器ＥＰ２からの出
力レベルに応じてパルス幅の変化するパルス信号を生成
し、スイッチング・トランジスタＱ２１をオン／オフ駆
動する。
【００１１】トランジスタＱ２１はトランジスタＱ２２
のドライブ回路で、抵抗Ｒ２２はトランジスタＱ２２の
ベース電流を最適にするためのベース抵抗である。トラ
ンジスタＱ２２がオンのときトランジスタＱ２２に直列
に接続されたコイルＬ２に電流が流れ、磁気エネルギー
が蓄積される。蓄積されたエネルギーはトランジスタＱ
２２がオフのとき放出される。このとき電流はダイオー
ドＤ２１を流れ、コンデンサＣ２１によって出力直流電
圧が平滑化される。こうして一定の電圧Ｖoutが出力さ
れる。
のドライブ回路で、抵抗Ｒ２２はトランジスタＱ２２の
ベース電流を最適にするためのベース抵抗である。トラ
ンジスタＱ２２がオンのときトランジスタＱ２２に直列
に接続されたコイルＬ２に電流が流れ、磁気エネルギー
が蓄積される。蓄積されたエネルギーはトランジスタＱ
２２がオフのとき放出される。このとき電流はダイオー
ドＤ２１を流れ、コンデンサＣ２１によって出力直流電
圧が平滑化される。こうして一定の電圧Ｖoutが出力さ
れる。
【００１２】このとき降圧回路Ｂの入力直流電圧である
昇圧回路Ａの出力直流電圧Ｖaout、出力直流電圧Ｖout
、トランジスタＱ２２のオン時間Ｔonおよびオフ時間
Ｔoffは、次の関係を有する。 Ｖout ＝｛Ｔon／（Ｔon＋Ｔoff ）｝×Ｖbin この関係式から明らかなように、降圧回路Ｂの出力直流
電圧Ｖout は、トランジスタＱ２２のオン時間Ｔon、オ
フ時間Ｔoff とで決まることが分かる。
昇圧回路Ａの出力直流電圧Ｖaout、出力直流電圧Ｖout
、トランジスタＱ２２のオン時間Ｔonおよびオフ時間
Ｔoffは、次の関係を有する。 Ｖout ＝｛Ｔon／（Ｔon＋Ｔoff ）｝×Ｖbin この関係式から明らかなように、降圧回路Ｂの出力直流
電圧Ｖout は、トランジスタＱ２２のオン時間Ｔon、オ
フ時間Ｔoff とで決まることが分かる。
【００１３】
【発明が解決しようとする課題】携帯機器用のレギュレ
ータ回路では、高効率化および小型化が要求される。し
かし、図３に示すようなトランスを用いたコンバータ方
式では、トランスによる電力損失や大型化の弊害が無視
できず、むしろ、図５に示すようなチョッパ式スイッチ
ング・レギュレータの組み合わせの方が、効率および形
状ともに有利になる。
ータ回路では、高効率化および小型化が要求される。し
かし、図３に示すようなトランスを用いたコンバータ方
式では、トランスによる電力損失や大型化の弊害が無視
できず、むしろ、図５に示すようなチョッパ式スイッチ
ング・レギュレータの組み合わせの方が、効率および形
状ともに有利になる。
【００１４】しかし、図５に示すチョッパ式スイッチン
グ・レギュレータ回路は昇圧回路Ａが停止しているとき
に、コイルＬ１やダイオードＤ１１による電圧降下を無
視することができない。すなわち、昇圧回路Ａはコイル
Ｌ１およびダイオードＤ１１により熱損失が生じるた
め、一般に降圧回路Ｂに比べて効率が悪くなっている。
このため昇圧回路Ａと降圧回路Ｂとを組み合わせた場
合、コイルＬ１による電圧降下ＶL 、ダイオードＤ１１
による電圧降下ＶD によって昇圧回路Ａと降圧回路Ｂと
の動作切換点は、図６に示すように、Ｖout から“Ｖou
t ＋ＶD ＋ＶL ”となる。
グ・レギュレータ回路は昇圧回路Ａが停止しているとき
に、コイルＬ１やダイオードＤ１１による電圧降下を無
視することができない。すなわち、昇圧回路Ａはコイル
Ｌ１およびダイオードＤ１１により熱損失が生じるた
め、一般に降圧回路Ｂに比べて効率が悪くなっている。
このため昇圧回路Ａと降圧回路Ｂとを組み合わせた場
合、コイルＬ１による電圧降下ＶL 、ダイオードＤ１１
による電圧降下ＶD によって昇圧回路Ａと降圧回路Ｂと
の動作切換点は、図６に示すように、Ｖout から“Ｖou
t ＋ＶD ＋ＶL ”となる。
【００１５】ところで、降圧回路Ｂだけでの動作を考え
ると、Ｖin〜Ｖout まで動作可能であるが、昇圧回路Ａ
があるためＶout 〜“Ｖout ＋ＶD ＋ＶL ”間も効率の
悪い昇圧回路Ａを動作させなくてはならない。そればか
りでなく降圧回路Ｂの動作中に降圧回路Ｂの入力電流を
ＩINとすると、“（ＶD＋ＶL）×ＩIN”の分が熱損失と
なる。これが効率低下の原因となる。
ると、Ｖin〜Ｖout まで動作可能であるが、昇圧回路Ａ
があるためＶout 〜“Ｖout ＋ＶD ＋ＶL ”間も効率の
悪い昇圧回路Ａを動作させなくてはならない。そればか
りでなく降圧回路Ｂの動作中に降圧回路Ｂの入力電流を
ＩINとすると、“（ＶD＋ＶL）×ＩIN”の分が熱損失と
なる。これが効率低下の原因となる。
【００１６】本発明の目的は、昇圧回路の停止時の損失
を低減させることによってレギュレータ回路全体の効率
化を図り、バッテリー等の外部電源の持続時間を引き伸
ばすことを目的とする。
を低減させることによってレギュレータ回路全体の効率
化を図り、バッテリー等の外部電源の持続時間を引き伸
ばすことを目的とする。
【００１７】
【課題を解決するための手段】本発明によるスイッチン
グ・レギュレータ回路は、入力直流電圧が所定のレベル
よりも低いときは所定のレベルに昇圧する昇圧回路と、
昇圧回路の出力側に直列に接続され入力直流電圧が所定
のレベルよりも高いときは所定のレベルに降圧する降圧
回路と、昇圧回路に並列に接続され入力直流電圧が所定
のレベルよりも高いときは昇圧回路を短絡して入力直流
電圧を降圧回路の入力に直接供給する短絡回路とを設け
る。
グ・レギュレータ回路は、入力直流電圧が所定のレベル
よりも低いときは所定のレベルに昇圧する昇圧回路と、
昇圧回路の出力側に直列に接続され入力直流電圧が所定
のレベルよりも高いときは所定のレベルに降圧する降圧
回路と、昇圧回路に並列に接続され入力直流電圧が所定
のレベルよりも高いときは昇圧回路を短絡して入力直流
電圧を降圧回路の入力に直接供給する短絡回路とを設け
る。
【００１８】また、本発明によるスイッチング・レギュ
レータ回路は、入力される直流電圧を昇圧する昇圧回路
と、昇圧回路に直列に接続され入力される直流電圧を降
圧する降圧回路と、昇圧回路に並列に接続され入力され
る直流電圧が所定のレベルよりも高いときは昇圧回路を
短絡する短絡回路と、降圧回路からの出力直流電圧のレ
ベルを検知する検知回路とを備え、検知回路で検知した
出力直流電圧のレベルが予め定めた所定のレベルとなる
ように昇圧回路または降圧回路で入力直流電圧を昇圧ま
たは降圧するように構成する。
レータ回路は、入力される直流電圧を昇圧する昇圧回路
と、昇圧回路に直列に接続され入力される直流電圧を降
圧する降圧回路と、昇圧回路に並列に接続され入力され
る直流電圧が所定のレベルよりも高いときは昇圧回路を
短絡する短絡回路と、降圧回路からの出力直流電圧のレ
ベルを検知する検知回路とを備え、検知回路で検知した
出力直流電圧のレベルが予め定めた所定のレベルとなる
ように昇圧回路または降圧回路で入力直流電圧を昇圧ま
たは降圧するように構成する。
【００１９】この場合、検知回路で検知した直流電圧レ
ベルに応じたパルス幅のパルス信号を出力するパルス幅
変調回路と、パルス信号を昇圧回路または降圧回路に選
択的に供給する切換回路とを設け、切換回路は昇圧回路
の作動時には昇圧回路に、降圧回路の作動時には降圧回
路にそれぞれパルス信号を供給するように構成すること
ができる。
ベルに応じたパルス幅のパルス信号を出力するパルス幅
変調回路と、パルス信号を昇圧回路または降圧回路に選
択的に供給する切換回路とを設け、切換回路は昇圧回路
の作動時には昇圧回路に、降圧回路の作動時には降圧回
路にそれぞれパルス信号を供給するように構成すること
ができる。
【００２０】
【作用】この構成において、入力直流電圧のレベルが予
め設定した所定のレベルよりも低いときは、昇圧回路が
作動して入力直流電圧のレベルを予め設定した所定のレ
ベルまで昇圧する。このとき、降圧回路も作動するが、
すでに降圧回路の入力直流電圧（すなわち、昇圧回路の
出力直流電圧）は予め定めた所定のレベルに達している
ので、降圧回路はスルー状態になり、降圧回路からは所
定のレベルの直流電圧が出力される。
め設定した所定のレベルよりも低いときは、昇圧回路が
作動して入力直流電圧のレベルを予め設定した所定のレ
ベルまで昇圧する。このとき、降圧回路も作動するが、
すでに降圧回路の入力直流電圧（すなわち、昇圧回路の
出力直流電圧）は予め定めた所定のレベルに達している
ので、降圧回路はスルー状態になり、降圧回路からは所
定のレベルの直流電圧が出力される。
【００２１】入力直流電圧のレベルが予め設定した所定
のレベルよりも高いときは、短絡回路が作動して昇圧回
路の入力端子と降圧回路の入力端子とを短絡接続し、降
圧回路によって入力直流電圧のレベルを予め設定した所
定のレベルまで降圧する。
のレベルよりも高いときは、短絡回路が作動して昇圧回
路の入力端子と降圧回路の入力端子とを短絡接続し、降
圧回路によって入力直流電圧のレベルを予め設定した所
定のレベルまで降圧する。
【００２２】
【実施例】図１は、本発明によるスイッチング・レギュ
レータ回路の一実施例を示す回路図で、図５に示す構成
要素と同一構成要素には同一符号を付して説明する。本
実施例は、昇圧回路Ａと並列に短絡回路Ｃを設け、降圧
回路Ｂで入力直流電圧Ｖinのレベルを下げるときは、こ
の短絡回路Ｃをオンして昇圧回路Ａをスルーするように
構成した点を除いては、図５に示す構成と同一の構成を
有している。
レータ回路の一実施例を示す回路図で、図５に示す構成
要素と同一構成要素には同一符号を付して説明する。本
実施例は、昇圧回路Ａと並列に短絡回路Ｃを設け、降圧
回路Ｂで入力直流電圧Ｖinのレベルを下げるときは、こ
の短絡回路Ｃをオンして昇圧回路Ａをスルーするように
構成した点を除いては、図５に示す構成と同一の構成を
有している。
【００２３】短絡回路Ｃは、入力直流電圧Ｖinのレベル
を分圧する可変抵抗器Ｒ３１と、この可変抵抗器Ｒ３１
で分圧した電圧および基準電圧源ＲＶからの基準電圧Ｖ
refを比較する比較器ＣＰ３と、比較器ＣＰ３の出力に
よってオン／オフ制御されるトランジスタＱ３１と、昇
圧回路ＡのコイルＬ１およびダイオードＤ１１の直列回
路を短絡するトランジスタＱ３２とからなる。トランジ
スタＱ３２はトランジスタＱ３１によってドライブされ
る。抵抗器Ｒ３２はトランジスタＱ３２のベース電流を
最適にするためのベース抵抗である。
を分圧する可変抵抗器Ｒ３１と、この可変抵抗器Ｒ３１
で分圧した電圧および基準電圧源ＲＶからの基準電圧Ｖ
refを比較する比較器ＣＰ３と、比較器ＣＰ３の出力に
よってオン／オフ制御されるトランジスタＱ３１と、昇
圧回路ＡのコイルＬ１およびダイオードＤ１１の直列回
路を短絡するトランジスタＱ３２とからなる。トランジ
スタＱ３２はトランジスタＱ３１によってドライブされ
る。抵抗器Ｒ３２はトランジスタＱ３２のベース電流を
最適にするためのベース抵抗である。
【００２４】この構成において、入力直流電圧Ｖinのレ
ベルが出力直流電圧Ｖout の所定のレベルよりも小さい
ときは、短絡回路Ｃの比較器ＣＰ３の出力がＬレベルと
なるように可変抵抗器Ｒ３１が予め設定されているの
で、トランジスタＱ３１がオフとなり、それに従ってト
ランジスタＱ３２もオフとなる。
ベルが出力直流電圧Ｖout の所定のレベルよりも小さい
ときは、短絡回路Ｃの比較器ＣＰ３の出力がＬレベルと
なるように可変抵抗器Ｒ３１が予め設定されているの
で、トランジスタＱ３１がオフとなり、それに従ってト
ランジスタＱ３２もオフとなる。
【００２５】このため、昇圧回路Ａは短絡されずに動作
し、可変抵抗器Ｒ１１にて検出された電圧が誤差増幅器
ＥＰ１にて基準電圧Ｖref を基に増幅され、その信号に
応じて比較器ＣＰ１でデューティ比が制御されたパルス
信号が生成され、トランジスタＱ１１，Ｑ１２にてスイ
ッチング・トランジスタＱ１３がオン／オフ駆動され
る。
し、可変抵抗器Ｒ１１にて検出された電圧が誤差増幅器
ＥＰ１にて基準電圧Ｖref を基に増幅され、その信号に
応じて比較器ＣＰ１でデューティ比が制御されたパルス
信号が生成され、トランジスタＱ１１，Ｑ１２にてスイ
ッチング・トランジスタＱ１３がオン／オフ駆動され
る。
【００２６】トランジスタＱ１３がオンすると、磁気エ
ネルギーがコイルＬ１に蓄えられ、この蓄えられた磁気
エネルギーがトランジスタＱ１３のオフ時に放出され、
逆起電力となって電圧が発生し、ダイオードＤ１１、コ
ンデンサＣ１１で整流平滑化される。この電圧が抵抗器
Ｒ１１によって検出され、抵抗器Ｒ１１の検出電圧が常
に基準電圧と等しくなるように制御される。
ネルギーがコイルＬ１に蓄えられ、この蓄えられた磁気
エネルギーがトランジスタＱ１３のオフ時に放出され、
逆起電力となって電圧が発生し、ダイオードＤ１１、コ
ンデンサＣ１１で整流平滑化される。この電圧が抵抗器
Ｒ１１によって検出され、抵抗器Ｒ１１の検出電圧が常
に基準電圧と等しくなるように制御される。
【００２７】このとき、降圧回路Ｂも可変抵抗器Ｒ２１
の検出電圧が一定となるように動作するが、降圧回路Ｂ
の入力直流電圧（すなわち、昇圧回路Ａの出力直流電
圧）のレベルは既に出力直流電圧Ｖout の所定のレベル
に昇圧されているので、トランジスタＱ２２はオンした
ままになる。
の検出電圧が一定となるように動作するが、降圧回路Ｂ
の入力直流電圧（すなわち、昇圧回路Ａの出力直流電
圧）のレベルは既に出力直流電圧Ｖout の所定のレベル
に昇圧されているので、トランジスタＱ２２はオンした
ままになる。
【００２８】次に、入力直流電圧Ｖinのレベルが出力直
流電圧Ｖout の所定のレベルよりも大きいときは、短絡
回路Ｃの比較器ＣＰ３の出力がＨレベルとなるように可
変抵抗器Ｒ３１が設定されているので、トランジスタＱ
３１がオンとなり、それに従ってトランジスタＱ３２も
オンとなる。
流電圧Ｖout の所定のレベルよりも大きいときは、短絡
回路Ｃの比較器ＣＰ３の出力がＨレベルとなるように可
変抵抗器Ｒ３１が設定されているので、トランジスタＱ
３１がオンとなり、それに従ってトランジスタＱ３２も
オンとなる。
【００２９】このため、昇圧回路Ａが短絡されて入力直
流電圧Ｖinが直接降圧回路Ｂに入力されることになる。
このとき、昇圧回路Ａは動作する必要がないので比較器
ＣＰ３の出力によって誤差増幅器ＥＰ１および比較器Ｃ
Ｐ１の動作が強制的に停止される。
流電圧Ｖinが直接降圧回路Ｂに入力されることになる。
このとき、昇圧回路Ａは動作する必要がないので比較器
ＣＰ３の出力によって誤差増幅器ＥＰ１および比較器Ｃ
Ｐ１の動作が強制的に停止される。
【００３０】降圧回路Ｂは可変抵抗器Ｒ２１の検出電圧
が一定となるように誤差増幅器ＥＰ２で基準電圧源ＲＶ
からの基準電圧Ｖref との差分を増幅し、比較器ＣＰ２
で誤差増幅器ＥＰ２からの出力と三角波発振器ＤＯＣか
らの三角波信号とを比較して誤差増幅器ＥＰ２からの出
力に応じたパルス幅のパルス信号を出力する。
が一定となるように誤差増幅器ＥＰ２で基準電圧源ＲＶ
からの基準電圧Ｖref との差分を増幅し、比較器ＣＰ２
で誤差増幅器ＥＰ２からの出力と三角波発振器ＤＯＣか
らの三角波信号とを比較して誤差増幅器ＥＰ２からの出
力に応じたパルス幅のパルス信号を出力する。
【００３１】このパルス信号によってトランジスタＱ２
１，Ｑ２２がオン／オフ駆動され、トランジスタＱ２２
がオンのときコイルＬ２に電流が流れて磁気エネルギー
が蓄積され、トランジスタＱ２２がオフのとき蓄積され
たエネルギーが放出される。このとき電流がダイオード
Ｄ２１を流れ、コンデンサＣ２１によって出力直流電圧
が平滑化される。この動作を繰り返すことによって、降
圧回路Ｂから所定レベルの出力直流電圧Ｖout が出力さ
れる。
１，Ｑ２２がオン／オフ駆動され、トランジスタＱ２２
がオンのときコイルＬ２に電流が流れて磁気エネルギー
が蓄積され、トランジスタＱ２２がオフのとき蓄積され
たエネルギーが放出される。このとき電流がダイオード
Ｄ２１を流れ、コンデンサＣ２１によって出力直流電圧
が平滑化される。この動作を繰り返すことによって、降
圧回路Ｂから所定レベルの出力直流電圧Ｖout が出力さ
れる。
【００３２】図２は、本発明によるスイッチング・レギ
ュレータ回路の他の実施例を示す回路図で、前述した図
１に示す実施例と同一構成要素には同一符号を付して説
明する。本実施例は昇圧回路Ａおよび降圧回路Ｂに各別
に設置した誤差増幅器および比較器、すなわちパルス幅
変調回路を共通化した実施例で、降圧回路Ｂの可変抵抗
器Ｒ２１を検出回路として出力直流電圧Ｖout のレベル
を検出し、誤差増幅器ＥＰ４で基準電圧源ＲＶからの基
準電圧Ｖref との差分を増幅し、比較器ＣＰ４で誤差増
幅器ＥＰ４の出力と三角波発振器ＤＯＣの三角波信号と
を比較し、スイッチング・トランジスタＱ４１をオン／
オフ駆動するための矩形波信号を生成する。
ュレータ回路の他の実施例を示す回路図で、前述した図
１に示す実施例と同一構成要素には同一符号を付して説
明する。本実施例は昇圧回路Ａおよび降圧回路Ｂに各別
に設置した誤差増幅器および比較器、すなわちパルス幅
変調回路を共通化した実施例で、降圧回路Ｂの可変抵抗
器Ｒ２１を検出回路として出力直流電圧Ｖout のレベル
を検出し、誤差増幅器ＥＰ４で基準電圧源ＲＶからの基
準電圧Ｖref との差分を増幅し、比較器ＣＰ４で誤差増
幅器ＥＰ４の出力と三角波発振器ＤＯＣの三角波信号と
を比較し、スイッチング・トランジスタＱ４１をオン／
オフ駆動するための矩形波信号を生成する。
【００３３】トランジスタＱ４１は、前述の実施例（図
１）におけるトランジスタＱ１１およびＱ２１の機能を
兼ねており、トランジスタＱ４２がオンしたときは昇圧
回路Ａのスイッチング・トランジスタＱ１３をドライブ
し、トランジスタＱ４３がオンしたときは降圧回路Ｂの
スイッチング・トランジスタＱ２２をドライブする。ト
ランジスタＱ４２またはＱ４３の選択は、短絡回路Ｃの
比較器ＣＰ３の出力によって行い、比較器ＣＰ３の出力
がＨレベルのときはトランジスタＱ４３を選択し、Ｌレ
ベルのときはトランジスタＱ４３を選択する。
１）におけるトランジスタＱ１１およびＱ２１の機能を
兼ねており、トランジスタＱ４２がオンしたときは昇圧
回路Ａのスイッチング・トランジスタＱ１３をドライブ
し、トランジスタＱ４３がオンしたときは降圧回路Ｂの
スイッチング・トランジスタＱ２２をドライブする。ト
ランジスタＱ４２またはＱ４３の選択は、短絡回路Ｃの
比較器ＣＰ３の出力によって行い、比較器ＣＰ３の出力
がＨレベルのときはトランジスタＱ４３を選択し、Ｌレ
ベルのときはトランジスタＱ４３を選択する。
【００３４】そのために、比較器ＣＰ３の出力はトラン
ジスタＱ４３のベース端子に直接接続されると共に、イ
ンバータＩＶを介してトランジスタＱ４２のベース端子
に直接接続されている。トランジスタＱ４４はトランジ
スタＱ４３がオフのときにトランジスタＱ２２を確実に
オンするためにインバータＩＶを介して比較器ＣＰ３の
出力によって駆動される。したがって、インバータＩ
Ｖ、トランジスタＱ４２およびＱ４３は切換回路を構成
していることになる。
ジスタＱ４３のベース端子に直接接続されると共に、イ
ンバータＩＶを介してトランジスタＱ４２のベース端子
に直接接続されている。トランジスタＱ４４はトランジ
スタＱ４３がオフのときにトランジスタＱ２２を確実に
オンするためにインバータＩＶを介して比較器ＣＰ３の
出力によって駆動される。したがって、インバータＩ
Ｖ、トランジスタＱ４２およびＱ４３は切換回路を構成
していることになる。
【００３５】この構成において、入力直流電圧Ｖinのレ
ベルが出力直流電圧Ｖout の所定のレベルより小さいと
きは、短絡回路Ｃの比較器ＣＰ３の出力がＬレベルとな
り、この出力がインバータＩＶで反転されてトランジス
タＱ４２をオンし、昇圧回路Ａを動作させる。このと
き、トランジスタＱ４３はオフし、トランジスタＱ４４
はオンするので、降圧回路ＢのトランジスタＱ２２はオ
ン状態を維持し、昇圧回路Ａの出力がそのまま出力され
る。
ベルが出力直流電圧Ｖout の所定のレベルより小さいと
きは、短絡回路Ｃの比較器ＣＰ３の出力がＬレベルとな
り、この出力がインバータＩＶで反転されてトランジス
タＱ４２をオンし、昇圧回路Ａを動作させる。このと
き、トランジスタＱ４３はオフし、トランジスタＱ４４
はオンするので、降圧回路ＢのトランジスタＱ２２はオ
ン状態を維持し、昇圧回路Ａの出力がそのまま出力され
る。
【００３６】これに対し、入力直流電圧Ｖinのレベルが
出力直流電圧Ｖout の所定のレベルより大きいときは、
短絡回路Ｃの比較器ＣＰ３の出力がＨレベルとなり、ト
ランジスタＱ３１，Ｑ３２がオンとなるので、短絡回路
Ｃが昇圧回路Ａを短絡する。同時に比較器ＣＰ３の出力
がトランジスタＱ４３をオンして降圧回路Ｂを動作さ
せ、インバータＩＶを介してトランジスタＱ４２をオフ
するので、昇圧回路Ａはオフとなり、入力直流電圧Ｖin
がそのまま降圧回路Ｂに入力され、所定のレベルに降圧
される。
出力直流電圧Ｖout の所定のレベルより大きいときは、
短絡回路Ｃの比較器ＣＰ３の出力がＨレベルとなり、ト
ランジスタＱ３１，Ｑ３２がオンとなるので、短絡回路
Ｃが昇圧回路Ａを短絡する。同時に比較器ＣＰ３の出力
がトランジスタＱ４３をオンして降圧回路Ｂを動作さ
せ、インバータＩＶを介してトランジスタＱ４２をオフ
するので、昇圧回路Ａはオフとなり、入力直流電圧Ｖin
がそのまま降圧回路Ｂに入力され、所定のレベルに降圧
される。
【００３７】
【発明の効果】請求項１または２記載の発明によれば、
出力直流電圧の所定のレベルが入力直流電圧の最大値お
よび最小値の間に設定されているときに、入力直流電圧
のレベルが出力直流電圧の所定のレベルよりも高く、昇
圧回路をスルーさせて降圧回路で所定のレベルに降圧す
る際に、短絡回路を介してスルーさせるので、昇圧回路
内の損失を低減させることができ、バッテリー等の外部
電源の持続時間を引き伸ばすことができる。しかも、降
圧回路の入力直流電圧レベルが低下するので、降圧回路
を効率よく動作させることができ、バッテリー等の外部
電源の持続時間をさらに引き伸ばすことができる。
出力直流電圧の所定のレベルが入力直流電圧の最大値お
よび最小値の間に設定されているときに、入力直流電圧
のレベルが出力直流電圧の所定のレベルよりも高く、昇
圧回路をスルーさせて降圧回路で所定のレベルに降圧す
る際に、短絡回路を介してスルーさせるので、昇圧回路
内の損失を低減させることができ、バッテリー等の外部
電源の持続時間を引き伸ばすことができる。しかも、降
圧回路の入力直流電圧レベルが低下するので、降圧回路
を効率よく動作させることができ、バッテリー等の外部
電源の持続時間をさらに引き伸ばすことができる。
【００３８】また、請求項３記載の発明によれば、昇圧
回路および降圧回路に共通なパルス幅変調回路を設ける
ことができるため、部品点数の削減によるコストの低減
および回路の小型化を図ることができる。
回路および降圧回路に共通なパルス幅変調回路を設ける
ことができるため、部品点数の削減によるコストの低減
および回路の小型化を図ることができる。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】コンバータ方式の従来例を示す回路図である。
【図４】昇圧回路と降圧回路とを直列接続した従来例を
示すブロック図である。
示すブロック図である。
【図５】図４に示す従来例の回路図である。
【図６】図５に示す回路の動作を説明する説明図であ
る。
る。
Ａ 昇圧回路 Ｂ 降圧回路 Ｃ 短絡回路 ＥＰ１，ＥＰ２，ＥＰ４ 誤差増幅器 ＣＰ１，ＣＰ２，ＣＰ４ 比較器
Claims (3)
- 【請求項１】 入力直流電圧が所定のレベルよりも低い
ときは前記所定のレベルに昇圧する昇圧回路と、 前記昇圧回路の出力側に直列に接続され入力直流電圧が
所定のレベルよりも高いときは前記所定のレベルに降圧
する降圧回路と、 前記昇圧回路に並列に接続され前記入力直流電圧が前記
所定のレベルよりも高いときは前記昇圧回路を短絡して
前記入力直流電圧を前記降圧回路の入力に直接供給する
短絡回路と、を備えることを特徴とするスイッチング・
レギュレータ回路。 - 【請求項２】 入力される直流電圧を昇圧する昇圧回路
と、 前記昇圧回路に直列に接続され入力される直流電圧を降
圧する降圧回路と、 前記昇圧回路に並列に接続され入力される直流電圧が所
定のレベルよりも高いときは前記昇圧回路を短絡する短
絡回路と、 前記降圧回路からの出力直流電圧のレベルを検知する検
知回路とを備え、 前記検知回路で検知した前記出力直流電圧のレベルが予
め定めた所定のレベルとなるように前記昇圧回路または
前記降圧回路で入力直流電圧を昇圧または降圧するよう
に構成することを特徴とするスイッチング・レギュレー
タ回路。 - 【請求項３】 前記検知回路で検知した直流電圧レベル
に応じたパルス幅のパルス信号を出力するパルス幅変調
回路と、前記パルス信号を前記昇圧回路または前記降圧
回路に選択的に供給する切換回路とを備え、前記切換回
路は前記昇圧回路の作動時には前記昇圧回路に、前記降
圧回路の作動時には前記降圧回路にそれぞれ前記パルス
信号を供給するように構成されていることを特徴とする
請求項２記載のスイッチング・レギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164994A JPH08149805A (ja) | 1994-11-25 | 1994-11-25 | スイッチング・レギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29164994A JPH08149805A (ja) | 1994-11-25 | 1994-11-25 | スイッチング・レギュレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08149805A true JPH08149805A (ja) | 1996-06-07 |
Family
ID=17771687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29164994A Pending JPH08149805A (ja) | 1994-11-25 | 1994-11-25 | スイッチング・レギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08149805A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10024853A1 (de) * | 2000-05-19 | 2001-11-29 | Siemens Ag | Vorrichtung zur Aufrechterhaltung einer Versorgungsspannung |
| JP2002233139A (ja) * | 2001-02-05 | 2002-08-16 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP2006320194A (ja) * | 2006-07-31 | 2006-11-24 | Ricoh Co Ltd | 電源供給回路 |
| JP2007249812A (ja) * | 2006-03-17 | 2007-09-27 | Denso Corp | 電源装置 |
| EP1633038A3 (en) * | 2004-09-03 | 2008-02-20 | BIFFI ITALIA S.r.L. | Wide voltage range stabilized switching power supply for valve actuators |
| DE102006038158A1 (de) * | 2006-08-16 | 2008-02-21 | Infineon Technologies Ag | Spannungsversorgungseinrichtung und Verfahren zur Spannungsversorgung |
| EP2145382A1 (en) * | 2007-05-07 | 2010-01-20 | Nokia Corporation | Power supplies for rf power amplifier |
| CN102810980A (zh) * | 2011-05-30 | 2012-12-05 | 三星电机株式会社 | 供电设备 |
-
1994
- 1994-11-25 JP JP29164994A patent/JPH08149805A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10024853A1 (de) * | 2000-05-19 | 2001-11-29 | Siemens Ag | Vorrichtung zur Aufrechterhaltung einer Versorgungsspannung |
| JP2002233139A (ja) * | 2001-02-05 | 2002-08-16 | Matsushita Electric Ind Co Ltd | Ｄｃ−ｄｃコンバータ |
| EP1633038A3 (en) * | 2004-09-03 | 2008-02-20 | BIFFI ITALIA S.r.L. | Wide voltage range stabilized switching power supply for valve actuators |
| US7382062B2 (en) | 2004-09-03 | 2008-06-03 | Biffi Italia S.R.L. | Wide voltage range stabilized switching power supply for valve actuators |
| JP2007249812A (ja) * | 2006-03-17 | 2007-09-27 | Denso Corp | 電源装置 |
| JP2006320194A (ja) * | 2006-07-31 | 2006-11-24 | Ricoh Co Ltd | 電源供給回路 |
| DE102006038158A1 (de) * | 2006-08-16 | 2008-02-21 | Infineon Technologies Ag | Spannungsversorgungseinrichtung und Verfahren zur Spannungsversorgung |
| EP2145382A1 (en) * | 2007-05-07 | 2010-01-20 | Nokia Corporation | Power supplies for rf power amplifier |
| EP2145382A4 (en) * | 2007-05-07 | 2017-03-29 | Nokia Technologies Oy | Power supplies for rf power amplifier |
| EP3940942A1 (en) * | 2007-05-07 | 2022-01-19 | Nokia Technologies Oy | Power supplies for rf power amplifier |
| CN102810980A (zh) * | 2011-05-30 | 2012-12-05 | 三星电机株式会社 | 供电设备 |
| US20120307535A1 (en) * | 2011-05-30 | 2012-12-06 | SAMSUNG ELECTRO-MECHANICS CO., LTD./Korea Advanced Institute of Science and Technology | Power supply apparatus |
| US8872499B2 (en) * | 2011-05-30 | 2014-10-28 | Samsung Electro-Mechanics Co., Ltd. | Power supply apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064527B2 (en) | Transition mode operating device for the correction of the power factor in switching power supply units | |
| JP3494223B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP4474562B2 (ja) | 発光ダイオード駆動装置 | |
| JP3966351B2 (ja) | 力率改善回路 | |
| US4163278A (en) | Voltage supply circuit responsive to plural possible DC input levels | |
| US6356467B1 (en) | DC/DC boost converter with bypass circuitry | |
| JPH11178327A (ja) | スイッチング型直流電源装置 | |
| JPH08149805A (ja) | スイッチング・レギュレータ回路 | |
| MX2011004632A (es) | Suministro de energia de bajo voltaje. | |
| JP2835279B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH0662568A (ja) | スイッチング電源装置 | |
| JPH09201043A (ja) | 電源装置 | |
| JP4470555B2 (ja) | コンバータ | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP3453016B2 (ja) | 多出力スイッチング電源装置 | |
| JPH10333760A (ja) | 電源回路 | |
| JP3227637B2 (ja) | 電源回路 | |
| JP2879523B2 (ja) | 放電灯の点灯回路 | |
| JP3346443B2 (ja) | スイッチング電源装置 | |
| KR19990058750A (ko) | 소프트 스위칭 역률제어용 승압형 컨버터의 스위칭 제어회로 | |
| JPH08331849A (ja) | 整流回路 | |
| JP3211476B2 (ja) | インバータ装置 | |
| JPH06233541A (ja) | スイッチングレギュレータ | |
| JPH06217538A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3202284B2 (ja) | スイッチングレギュレータ |