JP2835279B2 - Ａｃ−ｄｃコンバータ - Google Patents
Ａｃ−ｄｃコンバータInfo
- Publication number
- JP2835279B2 JP2835279B2 JP7413094A JP7413094A JP2835279B2 JP 2835279 B2 JP2835279 B2 JP 2835279B2 JP 7413094 A JP7413094 A JP 7413094A JP 7413094 A JP7413094 A JP 7413094A JP 2835279 B2 JP2835279 B2 JP 2835279B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- pulse
- frequency
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、高い力率を実現したＡ
Ｃ−ＤＣコンバータの起動時におけるソフトスタートに
関するものである。
Ｃ−ＤＣコンバータの起動時におけるソフトスタートに
関するものである。
【０００２】
【従来の技術】従来の力率を改善したＡＣ−ＤＣコンバ
ータとしては、交流入力電圧を整流する整流器と安定化
した直流出力を得るためのＤＣ−ＤＣコンバータ回路か
ら成るＡＣ−ＤＣコンバータに、昇圧チョッパ回路によ
るアクティブフィルタを付加したものがある。この高い
力率が得られるアクティブフィルタを付加したＡＣ−Ｄ
Ｃコンバータとして、本出願人は図４に示すような回路
構成のＡＣ−ＤＣコンバータを、先の実願平４−６１４
２５号の出願において提案した。
ータとしては、交流入力電圧を整流する整流器と安定化
した直流出力を得るためのＤＣ−ＤＣコンバータ回路か
ら成るＡＣ−ＤＣコンバータに、昇圧チョッパ回路によ
るアクティブフィルタを付加したものがある。この高い
力率が得られるアクティブフィルタを付加したＡＣ−Ｄ
Ｃコンバータとして、本出願人は図４に示すような回路
構成のＡＣ−ＤＣコンバータを、先の実願平４−６１４
２５号の出願において提案した。
【０００３】図４の回路構成では、ＤＣ−ＤＣコンバー
タ回路５の第１スイッチングトランジスタＱ１と昇圧チ
ョッパ回路４の第２スイッチングトランジスタＱ２が、
同一のコンバータ駆動回路としてのパルス幅変調回路
（以下、ＰＷＭ回路と言う。）が出力する駆動信号ｖP
により同時に駆動されるようになっている。そのため、
ＤＣ−ＤＣコンバータ回路５と昇圧チョッパ回路４に、
従来は双方の回路に互いに独立して構成されていた制御
回路や乗算回路、制御回路からの信号でスイッチングト
ランジスタを駆動するＰＷＭ回路等が節減できるため、
回路構成が簡素であり装置が小型化できる。また、二つ
の制御回路と信号周波数を持つＡＣ−ＤＣコンバータに
比べ、ＥＭＩ等によるノイズ発生を大幅に削減できると
いった効果が得られた。
タ回路５の第１スイッチングトランジスタＱ１と昇圧チ
ョッパ回路４の第２スイッチングトランジスタＱ２が、
同一のコンバータ駆動回路としてのパルス幅変調回路
（以下、ＰＷＭ回路と言う。）が出力する駆動信号ｖP
により同時に駆動されるようになっている。そのため、
ＤＣ−ＤＣコンバータ回路５と昇圧チョッパ回路４に、
従来は双方の回路に互いに独立して構成されていた制御
回路や乗算回路、制御回路からの信号でスイッチングト
ランジスタを駆動するＰＷＭ回路等が節減できるため、
回路構成が簡素であり装置が小型化できる。また、二つ
の制御回路と信号周波数を持つＡＣ−ＤＣコンバータに
比べ、ＥＭＩ等によるノイズ発生を大幅に削減できると
いった効果が得られた。
【０００４】
【発明が解決しようとする課題】ここで、図４に示すＡ
Ｃ−ＤＣコンバータの起動動作について見ると、起動時
には当然、出力電圧は零であり、起動直後もある期間は
電圧が低い状態が続くため、ＤＣ−ＤＣコンバータ回路
５の第１スイッチングトランジスタＱ１のベースに加え
られる駆動信号ｖP のオンデューティは、その間最大に
なる。先にも述べたように図４に示す回路においては、
ＤＣ−ＤＣコンバータ回路５の第１スイッチングトラン
ジスタＱ１と昇圧チョッパ回路４の第２スイッチングト
ランジスタＱ２は同一の駆動信号で同時に駆動されてい
るため、昇圧チョッパ回路４の第２スイッチングトラン
ジスタＱ２もオンデューティが最大の期間が続くことに
なる。
Ｃ−ＤＣコンバータの起動動作について見ると、起動時
には当然、出力電圧は零であり、起動直後もある期間は
電圧が低い状態が続くため、ＤＣ−ＤＣコンバータ回路
５の第１スイッチングトランジスタＱ１のベースに加え
られる駆動信号ｖP のオンデューティは、その間最大に
なる。先にも述べたように図４に示す回路においては、
ＤＣ−ＤＣコンバータ回路５の第１スイッチングトラン
ジスタＱ１と昇圧チョッパ回路４の第２スイッチングト
ランジスタＱ２は同一の駆動信号で同時に駆動されてい
るため、昇圧チョッパ回路４の第２スイッチングトラン
ジスタＱ２もオンデューティが最大の期間が続くことに
なる。
【０００５】ここで図４に示すＡＣ−ＤＣコンバータ
は、ＰＷＭ回路の最大オンデューティの設定如何によっ
ては、第２スイッチングトランジスタＱ２のオン期間が
長いことでチョークコイルＬ１にエネルギーを蓄積する
電流の流通期間が長くなり、チョークコイルＬ１が直流
重畳によって飽和してしまう場合があった。もしチョー
クコイルＬ１が飽和状態に達してしまえば、これによっ
て発生する高電圧が第２スイッチングトランジスタＱ２
を破壊することになる。そこで本発明は、昇圧チョッパ
回路を付加することにより高い力率を実現したＡＣ−Ｄ
Ｃコンバータにおいて、起動時は昇圧チョッパ回路のス
イッチング素子のオンデューティを低くしてチョークコ
イルが飽和状態になるのを抑制し、もって起動時におけ
る昇圧チョッパ回路のスイッチング素子の破壊を防止す
ることを目的とする。
は、ＰＷＭ回路の最大オンデューティの設定如何によっ
ては、第２スイッチングトランジスタＱ２のオン期間が
長いことでチョークコイルＬ１にエネルギーを蓄積する
電流の流通期間が長くなり、チョークコイルＬ１が直流
重畳によって飽和してしまう場合があった。もしチョー
クコイルＬ１が飽和状態に達してしまえば、これによっ
て発生する高電圧が第２スイッチングトランジスタＱ２
を破壊することになる。そこで本発明は、昇圧チョッパ
回路を付加することにより高い力率を実現したＡＣ−Ｄ
Ｃコンバータにおいて、起動時は昇圧チョッパ回路のス
イッチング素子のオンデューティを低くしてチョークコ
イルが飽和状態になるのを抑制し、もって起動時におけ
る昇圧チョッパ回路のスイッチング素子の破壊を防止す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、交流電源ライ
ンからの交流入力電圧を整流する整流器、該整流器から
の整流出力電圧を昇圧する昇圧チョッパ回路、該昇圧チ
ョッパ回路の高電圧の出力電圧を受け、安定化した直流
電圧を負荷へ供給するＤＣ−ＤＣコンバータ回路より構
成されるＡＣ−ＤＣコンバータにおいて、該ＡＣ−ＤＣ
コンバータの出力電圧を検出し、その出力電圧に応じた
パルス幅の第１のパルス信号を前記ＤＣ−ＤＣコンバー
タ回路のスイッチング素子に供給するコンバータ駆動回
路と、該第１のパルス信号のパルス周波数を逓降して得
た第２のパルス信号を前記昇圧チョッパ回路のスイッチ
ング素子に供給する分周回路を設け、該ＡＣ−ＤＣコン
バータの起動時には該分周回路のパルス周波数の逓降量
を大きくすることを特徴とするＡＣ−ＤＣコンバータで
ある。
ンからの交流入力電圧を整流する整流器、該整流器から
の整流出力電圧を昇圧する昇圧チョッパ回路、該昇圧チ
ョッパ回路の高電圧の出力電圧を受け、安定化した直流
電圧を負荷へ供給するＤＣ−ＤＣコンバータ回路より構
成されるＡＣ−ＤＣコンバータにおいて、該ＡＣ−ＤＣ
コンバータの出力電圧を検出し、その出力電圧に応じた
パルス幅の第１のパルス信号を前記ＤＣ−ＤＣコンバー
タ回路のスイッチング素子に供給するコンバータ駆動回
路と、該第１のパルス信号のパルス周波数を逓降して得
た第２のパルス信号を前記昇圧チョッパ回路のスイッチ
ング素子に供給する分周回路を設け、該ＡＣ−ＤＣコン
バータの起動時には該分周回路のパルス周波数の逓降量
を大きくすることを特徴とするＡＣ−ＤＣコンバータで
ある。
【０００７】
【実施例】起動時における昇圧チョッパ回路のスイッチ
ング素子の破壊を防止した、本発明によるＡＣ−ＤＣコ
ンバータの実施例の回路を図１に示す。なお、図１に示
される図４と同一の構成要素には同じ符号を付与してあ
る。図１において、本発明によるＡＣ−ＤＣコンバータ
は以下のように構成されている。１Ａ、１Ｂは交流電源
ラインが接続される入力端子であり、整流器３の交流入
力端子とそれぞれ接続する。整流器３の（＋）側出力端
子はチョークコイルＬ１を介してダイオードＤ１のアノ
ードに接続する。ダイオードＤ１のカソードはコンバー
タトランスＴの１次巻線Ｎ１の一端に接続し、１次巻線
Ｎ１の他端を第１スイッチングトランジスタＱ１のドレ
インに接続する。
ング素子の破壊を防止した、本発明によるＡＣ−ＤＣコ
ンバータの実施例の回路を図１に示す。なお、図１に示
される図４と同一の構成要素には同じ符号を付与してあ
る。図１において、本発明によるＡＣ−ＤＣコンバータ
は以下のように構成されている。１Ａ、１Ｂは交流電源
ラインが接続される入力端子であり、整流器３の交流入
力端子とそれぞれ接続する。整流器３の（＋）側出力端
子はチョークコイルＬ１を介してダイオードＤ１のアノ
ードに接続する。ダイオードＤ１のカソードはコンバー
タトランスＴの１次巻線Ｎ１の一端に接続し、１次巻線
Ｎ１の他端を第１スイッチングトランジスタＱ１のドレ
インに接続する。
【０００８】第１スイッチングトランジスタＱ１のソー
スは、整流器３の（−）側出力端子に接続する。ダイオ
ードＤ１のアノードと整流器３の（−）側出力端子との
間に第２スイッチングトランジスタＱ２のドレイン、ソ
ース端子を接続し、ダイオードＤ１のカソードと整流器
３の（−）側出力端子との間に出力コンデンサＣ１を接
続する。コンバータトランスＴの２次巻線Ｎ２の一端は
出力端子２Ｂに接続し、他端はダイオードＤ２のアノー
ドに接続する。ダイオードＤ２のカソードはチョークコ
イルＬ２を介して出力端子２Ａに接続する。ダイオード
Ｄ２のカソードは、さらにフライホイールダイオードＤ
３のカソードに接続し、フライホイールダイオードＤ３
のアノードは出力端子２Ｂに接続する。出力端子２Ａ、
２Ｂ間には平滑コンデンサＣ２を接続する。
スは、整流器３の（−）側出力端子に接続する。ダイオ
ードＤ１のアノードと整流器３の（−）側出力端子との
間に第２スイッチングトランジスタＱ２のドレイン、ソ
ース端子を接続し、ダイオードＤ１のカソードと整流器
３の（−）側出力端子との間に出力コンデンサＣ１を接
続する。コンバータトランスＴの２次巻線Ｎ２の一端は
出力端子２Ｂに接続し、他端はダイオードＤ２のアノー
ドに接続する。ダイオードＤ２のカソードはチョークコ
イルＬ２を介して出力端子２Ａに接続する。ダイオード
Ｄ２のカソードは、さらにフライホイールダイオードＤ
３のカソードに接続し、フライホイールダイオードＤ３
のアノードは出力端子２Ｂに接続する。出力端子２Ａ、
２Ｂ間には平滑コンデンサＣ２を接続する。
【０００９】以上の回路構成において、チョークコイル
Ｌ１、ダイオードＤ１、第２スイッチングトランジスタ
Ｑ２、出力コンデンサＣ１にて昇圧チョッパ回路４を形
成し、コンバータトランスＴ、第１スイッチングトラン
ジスタＱ１、ダイオードＤ２、フライホイールダイオー
ドＤ３、チョークコイルＬ２、平滑コンデンサＣ２にて
ＤＣ−ＤＣコンバータ回路５を形成している。さらにＡ
Ｃ−ＤＣコンバータを駆動する回路としてＰＷＭ回路６
を設け、ＰＷＭ回路６のフィードバック入力端子を出力
端子２Ａに接続し、パルス出力端子を第１スイッチング
トランジスタＱ１のゲート及び分周回路７のパルス入力
端子に接続する。昇圧チョッパ回路４のダイオードＤ１
のカソードと整流器３の（−）側出力端子の間に抵抗Ｒ
３とコンデンサＣ３の直列回路からなる時定数回路８を
設ける。この時定数回路８の抵抗Ｒ３とコンデンサＣ３
の接続点を分周回路７の制御入力端子に接続し、分周回
路７のパルス出力端子を第２スイッチングトランジスタ
Ｑ２のゲートに接続する。
Ｌ１、ダイオードＤ１、第２スイッチングトランジスタ
Ｑ２、出力コンデンサＣ１にて昇圧チョッパ回路４を形
成し、コンバータトランスＴ、第１スイッチングトラン
ジスタＱ１、ダイオードＤ２、フライホイールダイオー
ドＤ３、チョークコイルＬ２、平滑コンデンサＣ２にて
ＤＣ−ＤＣコンバータ回路５を形成している。さらにＡ
Ｃ−ＤＣコンバータを駆動する回路としてＰＷＭ回路６
を設け、ＰＷＭ回路６のフィードバック入力端子を出力
端子２Ａに接続し、パルス出力端子を第１スイッチング
トランジスタＱ１のゲート及び分周回路７のパルス入力
端子に接続する。昇圧チョッパ回路４のダイオードＤ１
のカソードと整流器３の（−）側出力端子の間に抵抗Ｒ
３とコンデンサＣ３の直列回路からなる時定数回路８を
設ける。この時定数回路８の抵抗Ｒ３とコンデンサＣ３
の接続点を分周回路７の制御入力端子に接続し、分周回
路７のパルス出力端子を第２スイッチングトランジスタ
Ｑ２のゲートに接続する。
【００１０】以上のような回路構成とした図１に示すＡ
Ｃ−ＤＣコンバータの起動時の動作を、図２に示す各信
号の波形図を参照しながら以下に説明する。コンバータ
が起動された直後には、ＰＷＭ回路６はフィードバック
される出力電圧が低いため、オンデューティが最大とな
っている第１のパルス信号ＳPaをＤＣ−ＤＣコンバータ
回路４の第１スイッチングトランジスタＱ１のゲートと
分周回路７に対して出力する。ここで時定数回路８はコ
ンバータが起動されると、昇圧チョッパ回路４の昇圧さ
れた直流電圧によってコンデンサＣ３の充電が開始さ
れ、そのコンデンサＣ３の充電電圧を制御信号として分
周回路７へ入力するようにしてある。そのため、分周回
路７は、制御入力端子に入力される時定数回路８からの
信号ＳT の大きさにより、パルス入力端子に入力される
第１のパルス信号ＳPaのパルス周波数の逓降量を変化さ
せることになる。
Ｃ−ＤＣコンバータの起動時の動作を、図２に示す各信
号の波形図を参照しながら以下に説明する。コンバータ
が起動された直後には、ＰＷＭ回路６はフィードバック
される出力電圧が低いため、オンデューティが最大とな
っている第１のパルス信号ＳPaをＤＣ−ＤＣコンバータ
回路４の第１スイッチングトランジスタＱ１のゲートと
分周回路７に対して出力する。ここで時定数回路８はコ
ンバータが起動されると、昇圧チョッパ回路４の昇圧さ
れた直流電圧によってコンデンサＣ３の充電が開始さ
れ、そのコンデンサＣ３の充電電圧を制御信号として分
周回路７へ入力するようにしてある。そのため、分周回
路７は、制御入力端子に入力される時定数回路８からの
信号ＳT の大きさにより、パルス入力端子に入力される
第１のパルス信号ＳPaのパルス周波数の逓降量を変化さ
せることになる。
【００１１】コンバータが起動された直後はコンデンサ
Ｃ３の充電電圧は低く、時定数回路８から分周回路７へ
の電圧信号ＳT は小さい。そのため分周回路７は図２の
左側に示すパルス波形のように、入力されるパルス信号
のパルス周波数の逓降量を大きくし、第１のパルス信号
ＳPaよりオンデューティの低い第２のパルス信号ＳPbを
昇圧チョッパ回路４の第２スイッチングトランジスタＱ
２のゲートに対して出力することになる。その結果、チ
ョークコイルＬ１にエネルギーを蓄積するために流れる
電流の流通期間は相対的に短くなり、チョークコイルＬ
１が直流重畳により飽和するのを防止することになる。
Ｃ３の充電電圧は低く、時定数回路８から分周回路７へ
の電圧信号ＳT は小さい。そのため分周回路７は図２の
左側に示すパルス波形のように、入力されるパルス信号
のパルス周波数の逓降量を大きくし、第１のパルス信号
ＳPaよりオンデューティの低い第２のパルス信号ＳPbを
昇圧チョッパ回路４の第２スイッチングトランジスタＱ
２のゲートに対して出力することになる。その結果、チ
ョークコイルＬ１にエネルギーを蓄積するために流れる
電流の流通期間は相対的に短くなり、チョークコイルＬ
１が直流重畳により飽和するのを防止することになる。
【００１２】コンバータの起動後、時間が経過するに従
って時定数回路８のコンデンサＣ３の充電が進み、時定
数回路８から分周回路７への電圧信号ＳT は大きくなっ
ていく。分周回路７は制御入力端子の信号の増加に対し
て、図２の中央、右側に示すように段階的にパルス信号
の逓降量を小さくし、最終的には第１のパルス信号ＳPa
と同じ周波数の第２のパルス信号ＳPbを出力する。この
第１のパルス信号ＳPaと第２のパルス信号ＳPbが同じ周
波数となった時にはＤＣ−ＤＣコンバータ回路５の平滑
コンデンサＣ２も充電が進んでおり、また出力電圧も上
昇しているため、ＰＷＭ回路６が出力する第１のパルス
信号ＳPaのオンデューティは起動直後よりは低くなって
いることになる。従って、第１のパルス信号ＳPaと同じ
周波数になった第２のパルス信号ＳPbのオンデューティ
はチョークコイルＬ１を飽和させるほどのものでは無く
なっており、第２スイッチングトランジスタＱ２がチョ
ークコイルＬ１の飽和状態における高電圧により破壊さ
れる恐れは無い。
って時定数回路８のコンデンサＣ３の充電が進み、時定
数回路８から分周回路７への電圧信号ＳT は大きくなっ
ていく。分周回路７は制御入力端子の信号の増加に対し
て、図２の中央、右側に示すように段階的にパルス信号
の逓降量を小さくし、最終的には第１のパルス信号ＳPa
と同じ周波数の第２のパルス信号ＳPbを出力する。この
第１のパルス信号ＳPaと第２のパルス信号ＳPbが同じ周
波数となった時にはＤＣ−ＤＣコンバータ回路５の平滑
コンデンサＣ２も充電が進んでおり、また出力電圧も上
昇しているため、ＰＷＭ回路６が出力する第１のパルス
信号ＳPaのオンデューティは起動直後よりは低くなって
いることになる。従って、第１のパルス信号ＳPaと同じ
周波数になった第２のパルス信号ＳPbのオンデューティ
はチョークコイルＬ１を飽和させるほどのものでは無く
なっており、第２スイッチングトランジスタＱ２がチョ
ークコイルＬ１の飽和状態における高電圧により破壊さ
れる恐れは無い。
【００１３】ここで、図１に示す回路においては、時定
数回路８をダイオードＤ１のカソードと整流器３の
（−）側出力端子との間に設けているが、チョークコイ
ルＬ１の整流器３側の端子と整流器３の（−）側出力端
子との間、あるいは第２スイッチングトランジスタＱ２
のコレクタと整流器３の（−）側出力端子との間に設け
ることも考えられる。また動作の説明では、コンバータ
の起動から第１のパルス信号ＳPaと第２のパルス信号Ｓ
Pbが同じ周波数になるまでの分周回路７のパルス周波数
の逓降量の変化を２段階としているが、コンバータの仕
様によっては逓降量を１段階しか変化させない場合、あ
るいは３段階以上変化させる場合もあり得る。
数回路８をダイオードＤ１のカソードと整流器３の
（−）側出力端子との間に設けているが、チョークコイ
ルＬ１の整流器３側の端子と整流器３の（−）側出力端
子との間、あるいは第２スイッチングトランジスタＱ２
のコレクタと整流器３の（−）側出力端子との間に設け
ることも考えられる。また動作の説明では、コンバータ
の起動から第１のパルス信号ＳPaと第２のパルス信号Ｓ
Pbが同じ周波数になるまでの分周回路７のパルス周波数
の逓降量の変化を２段階としているが、コンバータの仕
様によっては逓降量を１段階しか変化させない場合、あ
るいは３段階以上変化させる場合もあり得る。
【００１４】図３に示す回路は、起動時における昇圧チ
ョッパ回路のスイッチング素子の破壊を防止した本発明
の別の実施例を示している。図３において、図１の時定
数回路８に替えて、第２スイッチングトランジスタＱ２
の主電流路に対して直列に電流検出部９を設けたこと以
外は、図３と図１の回路構成は同じである。図１に示す
本発明の実施例の回路は、コンバータの起動の際には分
周回路７のパルス周波数の逓降量を大きくしておき、コ
ンバータの起動後は時定数回路８の出力信号ＳT に応じ
て分周回路７のパルス信号周波数の逓降量を段階的に小
さくしていき、これにより昇圧チョッパ回路のチョーク
コイルの飽和を防止し、昇圧チョッパ回路のスイッチン
グ素子の破壊を防止している。これに対して図３に示す
回路は、昇圧チョッパ回路４の第２スイッチングトラン
ジスタＱ２に流れる電流を電流検出部９で検出し、その
検出した電圧の大きさに応じて分周回路７のパルス信号
周波数の逓降量を変えようとするものである。
ョッパ回路のスイッチング素子の破壊を防止した本発明
の別の実施例を示している。図３において、図１の時定
数回路８に替えて、第２スイッチングトランジスタＱ２
の主電流路に対して直列に電流検出部９を設けたこと以
外は、図３と図１の回路構成は同じである。図１に示す
本発明の実施例の回路は、コンバータの起動の際には分
周回路７のパルス周波数の逓降量を大きくしておき、コ
ンバータの起動後は時定数回路８の出力信号ＳT に応じ
て分周回路７のパルス信号周波数の逓降量を段階的に小
さくしていき、これにより昇圧チョッパ回路のチョーク
コイルの飽和を防止し、昇圧チョッパ回路のスイッチン
グ素子の破壊を防止している。これに対して図３に示す
回路は、昇圧チョッパ回路４の第２スイッチングトラン
ジスタＱ２に流れる電流を電流検出部９で検出し、その
検出した電圧の大きさに応じて分周回路７のパルス信号
周波数の逓降量を変えようとするものである。
【００１５】コンバータの起動時において、ＰＷＭ回路
６が出力する第１のパルス信号ＳPaのオンデューティが
最大となり、そのオンパルスのパルス幅に応じて第２ス
イッチングトランジスタＱ２を流れる電流が大きくなる
と電流検出部９の分周回路７への信号も大きくなり、そ
れを受けて分周回路７はパルス信号周波数の逓降量を大
きくする。これにより第１のパルス信号ＳPaよりオンデ
ューティの低い第２のパルス信号ＳPbが分周回路７より
第２スイッチングトランジスタＱ２のベースに対して出
力される事になり、チョークコイルＬ１が直流重畳によ
り飽和するのが防止され、チョークコイルＬ１の飽和に
よって発生する高電圧で第２スイッチングトランジスタ
Ｑ２が破壊されるのが防止される。なお、電流検出部９
の電流検出手段としては抵抗値の低い抵抗器やカレント
トランス等が考えられる。
６が出力する第１のパルス信号ＳPaのオンデューティが
最大となり、そのオンパルスのパルス幅に応じて第２ス
イッチングトランジスタＱ２を流れる電流が大きくなる
と電流検出部９の分周回路７への信号も大きくなり、そ
れを受けて分周回路７はパルス信号周波数の逓降量を大
きくする。これにより第１のパルス信号ＳPaよりオンデ
ューティの低い第２のパルス信号ＳPbが分周回路７より
第２スイッチングトランジスタＱ２のベースに対して出
力される事になり、チョークコイルＬ１が直流重畳によ
り飽和するのが防止され、チョークコイルＬ１の飽和に
よって発生する高電圧で第２スイッチングトランジスタ
Ｑ２が破壊されるのが防止される。なお、電流検出部９
の電流検出手段としては抵抗値の低い抵抗器やカレント
トランス等が考えられる。
【００１６】
【発明の効果】以上に述べたように本発明は、コンバー
タの起動時には、時定数回路や電流検出部からの信号を
制御入力端子に受けた分周回路に、その信号に従って第
１のパルス信号のパルス周波数を大きく逓降した第２の
パルス信号を出力させるようにしたものである。これに
より起動時における第２のパルス信号のオンデューティ
は第１のパルス信号よりも低くなり、昇圧チョッパ回路
のチョークコイルが直流重畳により飽和するのが防止さ
れ、チョークコイルが飽和した時に発生する高い電圧に
より昇圧チョッパ回路のスイッチング素子が破壊される
のを防止することができる。
タの起動時には、時定数回路や電流検出部からの信号を
制御入力端子に受けた分周回路に、その信号に従って第
１のパルス信号のパルス周波数を大きく逓降した第２の
パルス信号を出力させるようにしたものである。これに
より起動時における第２のパルス信号のオンデューティ
は第１のパルス信号よりも低くなり、昇圧チョッパ回路
のチョークコイルが直流重畳により飽和するのが防止さ
れ、チョークコイルが飽和した時に発生する高い電圧に
より昇圧チョッパ回路のスイッチング素子が破壊される
のを防止することができる。
【図１】 本発明のＡＣ−ＤＣコンバータの一実施例を
示す回路図。
示す回路図。
【図２】 図１に示す回路中の各信号の波形図。
【図３】 本発明のＡＣ−ＤＣコンバータの別の実施例
を示す回路図。
を示す回路図。
【図４】 実願平４─６１４２５号にて提案したＡＣ−
ＤＣコンバータの回路図。
ＤＣコンバータの回路図。
１Ａ、１Ｂ 入力端子 ２Ａ、２Ｂ 出力端子 ３ 整流器 ４ 昇圧チョッパ回路 ５ ＤＣ−ＤＣコンバータ回路 ６ ＰＷＭ回路 ７ 分周回路 ８ 時定数回路 ９ 電流検出部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/00 - 7/40 H02M 3/00 - 3/44
Claims (5)
- 【請求項１】 交流電源ラインからの交流入力電圧を整
流する整流器、該整流器からの整流出力電圧を昇圧する
昇圧チョッパ回路、該昇圧チョッパ回路の高電圧の出力
電圧を受け、安定化した直流電圧を負荷へ供給するＤＣ
−ＤＣコンバータ回路より構成されるＡＣ−ＤＣコンバ
ータにおいて、該ＡＣ−ＤＣコンバータの出力電圧を検
出し、その出力電圧に応じたパルス幅の第１のパルス信
号を前記ＤＣ−ＤＣコンバータ回路のスイッチング素子
に供給するコンバータ駆動回路と、該第１のパルス信号
のパルス周波数を逓降して得た第２のパルス信号を前記
昇圧チョッパ回路のスイッチング素子に供給する分周回
路を設け、該ＡＣ−ＤＣコンバータの起動時には該分周
回路のパルス周波数の逓降量を大きくすることを特徴と
するＡＣ−ＤＣコンバータ。 - 【請求項２】 交流電源ラインからの交流入力電圧を整
流する整流器、該整流器からの整流出力電圧を昇圧する
昇圧チョッパ回路、該昇圧チョッパ回路の高電圧の出力
電圧を受け、安定化した直流電圧を負荷へ供給するＤＣ
−ＤＣコンバータ回路より構成されるＡＣ−ＤＣコンバ
ータにおいて、該ＡＣ−ＤＣコンバータの出力電圧を検
出し、その出力電圧に応じたパルス幅の第１のパルス信
号を前記ＤＣ−ＤＣコンバータ回路のスイッチング素子
に供給するコンバータ駆動回路と、該第１のパルス信号
のパルス周波数を逓降して得た第２のパルス信号を前記
昇圧チョッパ回路のスイッチング素子に供給する分周回
路を設け、該ＡＣ−ＤＣコンバータの起動時には該分周
回路のパルス周波数の逓降量を大きくし、該ＡＣ−ＤＣ
コンバータの起動後は時間の経過に従ってパルス周波数
の逓降量を段階的に小さくすることを特徴とするＡＣ−
ＤＣコンバータ。 - 【請求項３】 該昇圧チョッパ回路に時定数回路を設
け、該時定数回路からの信号に応じて該分周回路のパル
ス周波数の逓降量を変化させることを特徴とする特許請
求の範囲第１項及び第２項に記載したＡＣ−ＤＣコンバ
ータ。 - 【請求項４】 該時定数回路は、該昇圧チョッパ回路の
高電圧の出力電圧を受けて動作することを特徴とする特
許請求の範囲第３項に記載したＡＣ−ＤＣコンバータ。 - 【請求項５】 該昇圧チョッパ回路のスイッチング素子
と直列に電流検出部を設け、該電流検出部からの信号に
応じて該分周回路のパルス周波数の逓降量を変化させる
ことを特徴とする特許請求の範囲第１項及び第２項に記
載したＡＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7413094A JP2835279B2 (ja) | 1994-03-18 | 1994-03-18 | Ａｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7413094A JP2835279B2 (ja) | 1994-03-18 | 1994-03-18 | Ａｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264866A JPH07264866A (ja) | 1995-10-13 |
| JP2835279B2 true JP2835279B2 (ja) | 1998-12-14 |
Family
ID=13538308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7413094A Expired - Fee Related JP2835279B2 (ja) | 1994-03-18 | 1994-03-18 | Ａｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835279B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907482A (en) * | 1995-11-30 | 1999-05-25 | Toko, Inc. | Power supply control device |
| JP4608519B2 (ja) * | 2007-05-11 | 2011-01-12 | 株式会社ナナオ | スイッチング電源装置 |
| JP2013013214A (ja) * | 2011-06-29 | 2013-01-17 | Shindengen Electric Mfg Co Ltd | 定電流電源装置 |
| JP2013013288A (ja) * | 2011-06-30 | 2013-01-17 | Shindengen Electric Mfg Co Ltd | 定電流電源装置 |
| JP6555635B2 (ja) * | 2015-08-07 | 2019-08-07 | 富士電機株式会社 | 電力変換装置 |
| JP6484529B2 (ja) * | 2015-08-26 | 2019-03-13 | コーセル株式会社 | スイッチング電源装置 |
-
1994
- 1994-03-18 JP JP7413094A patent/JP2835279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07264866A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2767781B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2739706B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3175227B2 (ja) | Ｄｃ／ｄｃ電圧変換装置 | |
| JP4013898B2 (ja) | 電源装置起動方法、電源装置の起動回路及び電源装置 | |
| US6246596B1 (en) | Switching power supply | |
| JP2835279B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3496069B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JPH05176533A (ja) | トランス方式ｄｃ−ｄｃコンバータ | |
| JP2001161066A (ja) | 電力変換装置 | |
| JP4470555B2 (ja) | コンバータ | |
| JP3463865B2 (ja) | Ａｃーｄｃコンバータ | |
| JP3205881B2 (ja) | 直流−直流変換装置 | |
| JP2006197740A (ja) | スイッチング電源装置 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| JP3475691B2 (ja) | 直流安定化電源装置 | |
| JPH06133539A (ja) | ステップアップｄｃ−ｄｃコンバータ | |
| JPH1023749A (ja) | スイッチング電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH073295U (ja) | 力率改善回路 | |
| JP2566145B2 (ja) | スイッチング電源回路 | |
| JP2004304970A (ja) | スイッチング電源装置および電圧変換制御方法 | |
| JP2591627Y2 (ja) | Ａｃ−ｄｃコンバータ | |
| JPH07264867A (ja) | Ａｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081002 |
|
| LAPS | Cancellation because of no payment of annual fees |