JPH08147966A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH08147966A JPH08147966A JP7243317A JP24331795A JPH08147966A JP H08147966 A JPH08147966 A JP H08147966A JP 7243317 A JP7243317 A JP 7243317A JP 24331795 A JP24331795 A JP 24331795A JP H08147966 A JPH08147966 A JP H08147966A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit
- configuration
- semiconductor integrated
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
導体集積回路において、チップの組み合わせの種類が増
加しても設計期間が長くなることがなく且つ製造コスト
が上昇しない半導体集積回路を提供する。 【解決手段】 親チップとしてのCPU1A及び子チッ
プとしてのDRAM2AはFace to Face実装されてい
る。DRAM2Aが有するモード出力回路24はメモリ
の記憶容量及びリフレッシュサイクルが設定可能となっ
ており、記憶容量及びリフレッシュサイクルを表す情報
をモード出力端子26eに出力する。出力された情報は
モード入力端子16eを介してCPU1Aのモード入力
回路14に入力される。CPU1Aはモード入力回路1
4の出力データによってアドレス発生回路15Aを制御
し、DRAM2Aをアクセスするためのアドレスデータ
のビット数を決定する。 【効果】 子チップの構成を親チップの構成に反映させ
ることができるので、親チップと子チップとの組み合せ
の自由度が高まる。
Description
み合わされて実装された半導体集積回路に関する。
AMと略す)に代表される半導体集積回路は3年で4倍
のペースで集積度が高まっている。この集積度の向上に
より、1つのチップ上で1つのシステムを構成するいわ
ゆるシステムオンシリコンの実現も夢ではなくなりつつ
ある。
プによって1つのシステムを構成しようとする動きがあ
る。例えば、日経マイクロデバイス1994年2月号PP90-9
1 には、チップ表面同士を向き合わせる実装(以下、Fa
ce to Face実装という)を用いてマルチチップ・モジュ
ール(Multichip Module,MCM)を実現する例が示さ
れている。
技術には以下のような問題がある。
置位置等の制約から1つのチップに対して特定のチップ
しか実装できなかった。
ための概念図である。図14において、親チップXは子
チップxと組み合わされて実装され、親チップYは子チ
ップyと組み合わされて実装され、親チップZは子チッ
プzと組み合わされて実装されることを示している。こ
のとき、親チップXが有するインターフェース部91は
子チップxにしか対応できず、子チップxが有するイン
ターフェース部94は親チップXにしか対応できない。
同様に、親チップYが有するインターフェース部92は
子チップyにしか対応できず、子チップyが有するイン
ターフェース部95は親チップYにしか対応できず、親
チップZが有するインターフェース部93は子チップz
にしか対応できず、子チップzが有するインターフェー
ス部96は親チップZにしか対応できない。
とを組み合わせて実装しようとすると、親チップXのイ
ンターフェース部91を子チップyに対応するよう新た
に設計し直すと共に子チップyのインターフェース部9
5を親チップXに対応するよう新たに設計し直す必要が
生じる。また、例えば子チップxを親チップX、Y及び
Zにそれぞれ実装したい場合は、子チップxと同一の機
能を持ち且つインターフェース部が各々の親チップに対
応するよう設計された3つの子チップを準備する必要が
ある。したがって、親チップと子チップとの組み合わせ
の種類が増加するのに伴い、設計期間が長くなると共に
製造コストが上昇するという問題がある。
プが組み合わされて実装された半導体集積回路におい
て、チップの組み合わせの種類が増加しても設計期間が
長くなることがなく且つ製造コストが上昇しない半導体
集積回路を提供することを目的とする。
め、本発明は、子チップの構成を表す情報に従って自身
の構成を規定する機能を親チップが備えており、また、
親チップの構成を表す情報に従って自身の構成を規定す
る機能を子チップが備えているものである。
の端子の位置が規格化されているものである。
は、端子が互いに接続された第1のチップ及び第2のチ
ップを備えた半導体集積回路を対象とし、前記第2のチ
ップは前記第2のチップの構成を表す情報を出力する機
能を有しており、前記第1のチップは、前記第2のチッ
プから出力される前記第2のチップの構成を表す情報を
入力すると共に該情報に従って前記第1のチップの構成
を規定する機能を有する構成とするものである。
プは、第2のチップから出力される前記第2のチップの
構成を表す情報を入力すると共に該情報に従って第1の
チップの構成を規定する。このため、第1のチップの構
成に第2のチップの構成を反映させることが可能とな
り、第1のチップと第2のチップとの組み合せの自由度
が高まる。
に、前記第1のチップは、前記第1のチップの構成を表
す情報を出力する機能をさらに有しており、前記第2の
チップは、前記第1のチップから出力される前記第1の
チップの構成を表す情報を入力すると共に該情報に従っ
て前記第2のチップの構成を規定する機能をさらに有す
る構成を付加するものである。
プは、第1のチップから出力される前記第1のチップの
構成を表す情報を入力すると共に該情報に従って第2の
チップの構成を規定する。このため、第2のチップの構
成に第1のチップの構成を反映させることが可能とな
り、第1のチップと第2のチップとの組み合せの自由度
が高まる。
の構成に、前記第1のチップ及び第2のチップは主面同
士を向き合わされて実装されている構成を付加するもの
である。
に、前記第1のチップ及び第2のチップの端子の一部の
位置は規格化されている構成を付加するものである。
の第2のチップを第1のチップに実装することが可能に
なり、第1のチップと第2のチップとの組み合せの自由
度がさらに高まる。
は、端子が互いに接続された第1のチップ及び第2のチ
ップを備えた半導体集積回路を対象とし、前記第2のチ
ップは、メモリと、前記メモリの構成を表す情報を保持
すると共に該情報を出力するモード出力回路とを有して
おり、前記第1のチップは、前記モード出力回路から出
力される前記メモリの構成を表す情報を入力すると共に
該情報に従って前記第1のチップの構成を規定するモー
ド入力回路を有する構成とするものである。
プが有するモード入力回路は、第2のチップが有するモ
ード出力回路から出力されるメモリの構成を表す情報を
入力すると共に該情報に従って第1のチップの構成を規
定する。このため、第1のチップの構成に第2のチップ
が有するメモリの構成を反映させることが可能となり、
第1のチップと第2のチップとの組み合せの自由度が高
まる。
に、前記第2のチップが有するモード出力回路は、外部
から情報を設定可能な永久記憶素子を持ち、該永久記憶
素子によって前記メモリの構成を規定する構成を付加す
るものである。
に、前記メモリの構成を表す情報は、前記メモリの容量
である構成を付加するものである。
に、前記メモリの構成を表す情報は、前記メモリの種類
である構成を付加するものである。
に、前記メモリの構成を表す情報は、前記メモリのリフ
レッシュサイクルである構成を付加するものである。
成に、前記第1のチップは、前記第1のチップの構成を
表す情報を保持すると共に該情報を出力するモード出力
回路をさらに有し、前記第2のチップは、前記第1のチ
ップから出力される前記第1のチップの構成を表す情報
を入力すると共に該情報に従って前記第2のチップの構
成を規定するモード入力回路をさらに有する構成を付加
するものである。
ップが有するモード入力回路は、第1のチップが有する
モード出力回路から出力される第1のチップの構成を表
す情報を入力すると共に該情報に従って第2のチップの
構成を規定する。このため、第2のチップの構成に第1
のチップの構成を反映させることが可能となり、第1の
チップと第2のチップとの組み合せの自由度が高まる。
構成に、前記第1のチップが有するモード出力回路は、
外部から情報を設定可能な永久記憶素子を持ち、該永久
記憶素子によって前記第1のチップの構成を規定する構
成を付加するものである。
構成に、前記第1のチップの構成を表す情報は、前記第
1のチップ及びメモリ間のデータの入出力に要する端子
数を示す情報である構成を付加するものである。
発明の構成に、前記第1のチップ及び第2のチップは主
面同士を向き合わせて実装されている構成を付加するも
のである。
構成に、前記第1のチップ及び第2のチップの端子の一
部の位置は規格化されている構成を付加するものであ
る。
類の第2のチップを第1のチップに実装することが可能
になり、第1のチップと第2のチップとの組み合せの自
由度がさらに高まる。
明する。
念図である。図1において、親チップA、B及びCは、
基本的な構成が同一のインターフェース部10a、10
b及び10cをそれぞれ備えており、子チップa、b及
びcもまた、基本的な構成が同一のインターフェース部
20a、20b及び20cをそれぞれ備えている。イン
ターフェース部10aは子チップa、b及びcに対応し
ており、インターフェース部10b及び10cも同様に
子チップa、b及びcに対応している。また、インター
フェース部20aは親チップA、B及びCに対応してお
り、インターフェース部20b及び20cも同様に親チ
ップA、B及びCに対応している。このため、親チップ
A、B、及びCと子チップa、b及びcとはいかなる組
み合わせも実現可能となる。
積回路について、図面を参照しながら説明する。
集積回路の構成の概略図である。図2において、1は第
1のチップとしての親チップ、2は第2のチップとして
の子チップである。親チップ1及び子チップ2はFace t
o Face実装されている。
に、インターフェース回路10及び複数の端子3から成
る端子ブロック16を備えている。インターフェース回
路10は、データ入出力回路11、制御回路12、モー
ド出力回路13、モード入力回路14、及び子チップ制
御回路15によって構成されている。端子ブロック16
は、データ端子16a、クロック端子16b、電源端子
16c、モード出力端子16d、モード入力端子16e
及び子チップ制御信号出力端子16fによって構成され
ている。また、親チップ1は、主たる機能を司り子チッ
プ2との接続に関係のない回路ブロック18をさらに備
えている。
に、インターフェイス回路20及び複数の端子3から成
る端子26を備えている。インターフェース回路20
は、データ入出力回路21、制御回路22、モード入力
回路23、モード出力回路24、及び子チップ制御信号
入力回路25によって構成されている。端子ブロック2
6は、データ端子26a、クロック端子26b、電源端
子26c、モード入力端子26d、モード出力端子26
e及び子チップ制御信号入力端子26fによって構成さ
れている。また、子チップ2は、主たる機能を司り親チ
ップ1との接続に関係のない回路ブロック28をさらに
備えている。
プ1がモード出力回路13及びモード入力回路14を備
えていると共に子チップ2がモード入力回路23及びモ
ード出力回路24を備えており、親チップ1及び子チッ
プ2が互いの内部構成を規定する情報をやりとりする機
能を有する点である。
接続されており、親チップ1のデータ入出力回路11及
び子チップ2のデータ入出力回路21は、データ端子1
6a及びデータ端子26aを介してデータをやりとりす
る。
ップ1の内部構成を規定する情報を保持しており該情報
をモード出力端子16dに出力する。モード出力端子1
6dとモード入力端子26dとは接続されており、親チ
ップ1の内部構成を規定する情報はモード出力端子16
d及びモード入力端子26dを介して子チップ2のモー
ド入力回路23に入力される。子チップ2の制御回路2
2は、モード入力回路23から出力される情報を受けて
データ入出力回路21を制御する。また、親チップ1の
制御回路12は、モード出力回路13から出力される情
報を受けてデータ入出力回路11を制御する。
プ制御信号入力端子26fとは接続されており、親チッ
プ1の子チップ制御回路15から出力される子チップ制
御信号は、子チップ制御信号出力端子16f及び子チッ
プ制御信号入力端子26fを介して子チップ制御信号入
力回路25に入力される。
ップ2の内部構成を規定する情報を保持しており該情報
をモード出力端子26eに出力する。モード出力端子2
6eとモード入力端子16eとは接続されており、子チ
ップ2の内部構成を規定する情報はモード出力端子26
e及びモード入力端子16eを介して親チップ1のモー
ド入力回路14に入力される。
26bとが接続されており、親チップ1は子チップ2を
駆動するクロックをクロック端子16b及びクロック端
子26bを介して子チップ2に供給する。電源端子16
cと電源端子26cとが接続されており、親チップ1は
電源端子16c及び電源端子26cを介して電源を子チ
ップ2に供給する。
積回路の構成の概略図である。図3において、1Aは第
1のチップとしてのCPU、2Aは第2のチップとして
のDRAMである。CPU1A及びDRAM2AはFace
to Face実装されている。
じであり同じ構成要素には同一の符号をつけている。た
だし、CPU1Aにおいて、子チップ制御回路15の代
わりにアドレス発生回路15Aが、子チップ制御信号出
力端子16fの代わりにアドレス出力端子16Fが構成
されており、DRAM2Aにおいて、子チップ制御信号
入力回路25の代わりにアドレス入力制御回路25A
が、子チップ制御信号入力端子26fの代わりにアドレ
ス入力端子26Fが構成されている。
るデータのビット数をモード出力回路13によって設定
する。モード出力回路13は設定されたデータのビット
数を表す情報をモード出力端子16dに出力し、出力さ
れた情報はモード入力端子26dを介してDRAM2A
のモード入力回路23に入力される。
シュサイクルをモード出力回路24によって設定する。
モード出力回路24は設定されたメモリ容量及びリフレ
ッシュサイクルを表す情報をモード出力端子26eに出
力し、出力された情報はモード入力端子16eを介して
CPU1Aのモード入力回路14に入力される。
路14の出力を受けてDRAM2Aに与えるアドレスを
発生する。発生されたアドレスはアドレス出力端子16
Fに出力され、アドレス入力端子26Fを介してDRA
M2Aのアドレス入力制御回路25Aに入力される。
M2Aにおけるモード出力回路24の回路図である。図
4において、31はPMOSトランジスタ、32はヒュ
ーズ素子、33はインバータである。PMOSトランジ
スタ31のドレインは電源に接続されており、ゲートは
接地されている。また、PMOSトランジスタ31のソ
ースはヒューズ素子32を介して接地されていると共に
インバータ33に接続されている。インバータ33の出
力はモード出力端子26eに出力される。フューズ素子
32を熔断するか否かによってインバータ33の出力電
位がHレベルまたはLレベルとなるので、モード出力回
路24は4ビットの情報を任意に設定可能となる。すな
わち、図4に示すモード出力回路24は異なる16(=
24 )種類の条件を設定できることになる。
は、モード出力端子26e及びモード入力端子16eを
介してCPU1Aのモード入力回路14に入力される。
また、信号X0〜X3はDRAM2のアドレス入力制御
回路25A及び回路ブロック28の制御にも用いられ
る。本実施形態では、出力信号X0がDRAM2Aのリ
フレッシュサイクルを示し、出力信号X1〜X3がDR
AM2Aの記憶容量を示しているものとする。
ズ素子32を用いる必要はなく、同様の機能が実現でき
ればどのような手段を用いても構わない。
U1Aにおけるモード入力回路14及びアドレス発生回
路15Aの回路図である。
路40及び2入力NAND回路41を備えている。DR
AM2Aにおけるモード出力回路24の出力信号X0〜
X3は、モード出力端子26e及びモード入力端子16
eを介してモード入力回路14に入力される。入力され
た信号X0〜X3はモード入力回路14において8ビッ
トの信号に変換され、アドレス発生回路15Aに入力さ
れる。
り替え回路42、カウンタ回路43及びリセット信号発
生回路44によって構成されている。カウンタ回路43
のアドレス出力端子45はアドレス出力端子16Fに接
続されており、アドレスビットA0〜A11が出力され
る。モード入力回路14から入力される8ビットの信号
によって、カウンタ回路43から出力されるアドレスビ
ットA0〜A11のうち有効なビット数が変化する。す
なわち、DRAM2Aにおけるモード出力回路24の出
力信号X0〜X3によってCPU1Aが指定するアドレ
スビットのビット数が変化することになる。
A0〜A11との関係を示す表である。表1のアドレス
ビットA0〜A11の欄において、“0”はそのビット
が無効であることを示し、“1”はそのビットが有効で
あることを示している。
特に回路図を示してないが、リセット信号発生回路44
から出力されるリセットパルスによって出力がリセット
できるものならどのような構成の回路でも構わない。
43はアドレスを順にインクリメントする機能しか有し
ていないが、アドレスの発生方法はどのようなものでも
構わない。
M2Aにおけるアドレス入力制御回路25Aの回路図で
ある。
Aは、基本的には図5に示すCPU1Aのモード入力回
路14及びアドレス発生回路15Aを合わせたものと同
様の回路構成になっている。異なるのは、アドレス転送
決定回路47を備えている点である。
1Aのアドレス発生回路15Aから出力されるアドレス
データA0〜A11がアドレス出力端子16F及びアド
レス入力端子26Fを介して入力されると共に、図4に
示すモード出力回路24の出力信号X0〜X3が入力さ
れる。アドレスデータのうちA4〜A11はアドレス転
送決定回路47に入力され、信号X0〜X3によって回
路ブロック28に転送するか否かを決定される。また、
表1に示したように、アドレスデータA0〜A3は常に
使用されるので、アドレス転送決定回路47を介さず直
接回路ブロック28に転送される。
リの記憶容量及びリフレッシュサイクルを自由に設定で
き、しかもDRAM2Aの要求によってCPU1Aが出
力するアドレスビットの有効ビット数が設定される。
1Aにおけるモード出力回路13の回路図である。モー
ド出力回路13は、基本的には図4に示したDRAM2
Aにおけるモード出力回路24と同様の回路であり、5
1はPMOSトランジスタ、52はヒューズ素子、53
はインバータである。インバータ53の出力はモード出
力端子16dに出力される。フューズ素子52を熔断す
るか否かによってインバータ53の出力電位がHレベル
またはLレベルとなるので、モード出力回路13は2ビ
ットの情報を任意に設定可能となる。すなわち、図7に
示すモード出力回路13は異なる4(=22 )種類の条
件を設定できることになる。
1は、モード出力端子16d及びモード入力端子26d
を介してDRAM2Aのモード入力回路23に入力され
る。本実施形態では、出力信号Y0及びY1が、CPU
1AがDRAM2Aとやりとりするデータのビット数す
なわちCPU1Aが必要とするI/O 端子の数(以下、I/
O ビット数という)を指定するものとする。
M2Aにおけるモード入力回路23の回路図である。
及びインバータ55を備えている。CPU1Aのモード
出力回路13の出力信号Y0及びY1は、モード出力端
子16d及びモード入力端子26dを介してモード入力
回路23に入力される。モード入力回路23は、信号Y
0及びY1を基にしてI/O 指定信号Z0〜Z3を出力す
る。
0〜Z3との関係を表す表である。表2において、I/O
端子の数が1のときは信号Z0が“1”となり、I/O 端
子の数が2のときは信号Z1が“1”となり、I/O 端子
の数が4のときは信号Z2が“1”となり、I/O 端子の
数が8のときは信号Z3が“1”となる。
AM2Aにおけるデータ入出力回路21及び制御回路2
2の回路図である。図9では、データ書き込みに関連す
る回路のみを示している。
60b、60c及び60dはデータ入力回路であり、デ
ータ長が1ビットのときはデータ入力回路60aのみが
動作し、データ長が2ビットのときはデータ入力回路6
0a及び60bが動作し、データ長が4ビットのときは
データ入力回路60a〜60cが動作し、データ長が8
ビットのときはデータ入力回路60a〜60dが動作す
る。
込みデータ線対であり、書き込みデータ線対61aは1
ビット用、書き込みデータ線対61bは2ビット用、書
き込みデータ線対61cは4ビット用、書き込みデータ
線対61dは8ビット用である。
込みデータ線切替スイッチであり、書き込みデータ線切
替スイッチ62aは1ビット用、書き込みデータ線切替
スイッチ62bは2ビット用、書き込みデータ線切替ス
イッチ62cは4ビット用、書き込みデータ線切替スイ
ッチ62dは8ビット用である。また、63はデータ書
き込み回路、64はメモリセルを含む回路ブロック28
にデータを転送するデータ線対である。
力回路21が備えているデータ書き込み回路63及び書
き込みデータ線切替スイッチ62a〜62dを制御する
スイッチ制御回路であり、3入力NAND回路65a、
2入力NAND回路65b及びインバータ65cから成
る。また、66はデータ書き込み回路63及び書き込み
データ線切替スイッチ62a〜62cを選択するアドレ
ス信号線である。
路23から出力されたI/O 指定信号Z0〜Z3が入力さ
れる。CPU1A及びDRAM2A間のI/O の数が、表
2に示すようにI/O 指定信号Z0〜Z3によって指定さ
れると、データ入出力回路21は指定されたI/O の数に
合わせた回路構成になる。例えば、1ビットI/O 指定信
号Z0が“1”になったとき、データ入力回路60aの
みが動作し、8個ある1ビット用書き込みデータ線切替
スイッチ62aのうちの1つがアドレス信号線66及び
スイッチ制御回路65によって選択されて動作する。
よって制御される。図10に示す回路は、図3には特に
図示されておらず、回路ブロック28内に設けられる。
図10に示す回路には、モード入力回路23から出力さ
れたI/O 指定信号Z1〜Z3が入力されると共に、アド
レス元信号C1〜C3が入力される。図10から分かる
ように、アドレス元信号C1はI/O 指定信号Z1〜Z3
のいずれか1つが“1”のときすなわち8ビットI/O 指
定時以外はアドレス信号線66に伝えられ、制御回路2
2に入力される。また、アドレス元信号C2はI/O 指定
信号Z1またはZ2が“1”のときすなわち2ビットま
たは1ビットのI/O 指定時にアドレス信号線66に伝え
られ、アドレス元信号C3は1ビットI/O 指定時にのみ
アドレス信号線66に伝えられる。
が備えているデータ入力回路60aの回路図である。図
11において、67はデータ入力バッファ回路であり、
回路の構成はどのようなものでもかまわないが、データ
入力端子26aから入力されるデータを差動の形で出力
するものである。モード入力回路23から入力されるI/
O 指定信号Z0〜Z3によって書き込みデータ線61a
〜61dのいずれか1つが選択され、選択された書き込
みデータ線からデータ入力バッファ回路67の出力デー
タが出力される。なお、データ入出力回路21が備えて
いる他のデータ入力回路60b〜60dの回路図は特に
示さないが、図11に示すデータ入力回路60aと同様
の構成によって実現され、異なるのは接続される書き込
みデータ線の数のみである。
ット数を1、2、4、8のいずれかに自由に設定でき、
しかもCPU1Aの要求によってDRAM2AのI/O ビ
ット数が合わせて設定される。なお、本実施形態ではデ
ータ書き込みの回路についてのみ説明したが、データ読
み出しの回路も同様の構成によって実現できる。さら
に、CPU1A自身のデータ入出力回路11及び制御回
路12も、図8に示したDRAM2Aのデータ入出力回
路21及び制御回路22と同様の構成によって実現でき
る。
回路によるチップ面積の増加は極わずかである。特に、
Face to Face実装用の端子はボンディング用の端子と比
較するとはるかにピッチ間隔が狭く且つ端子自身の大き
さも小さいので、端子ブロックがチップ内で占有する面
積は小さく、モード入出力端子等によって端子の数が多
くなっても問題にならない。
を高めるためには端子の位置を規格化しておくことが望
ましい。
ク端子16b、電源端子16c、モード出力端子16d
及びモード入力端子16eが配置され、その両脇にデー
タ端子16a及びアドレス出力端子16Fが配置されて
いる。様々な子チップを実装することを考慮して、子チ
ップの構成による数の変化が少ない端子を中央に配置す
ると共に子チップの構成によって数が大きく変化する端
子をその両脇に配置している。変化の大きい端子の数の
増減は、子チップの両端の位置を前後させることによっ
て吸収する。
プを実装する場合を示す図である。図12において、7
1は親チップ、72aは第1の子チップ、72bは第2
の子チップ、73は端子である。また、74は規格化さ
れた端子ブロックであり、子チップの構成による数の変
化の少ない端子例えばクロック入出力端子、電源端子、
モード入出力端子等によって構成されている。
ロック74を設けることによって大きさの異なる第1の
子チップ72a及び第2の子チップ72bを親チップ7
1に実装することが可能になる。第1の子チップ72a
が実装されたときは親チップ71上の長さd1 分の端子
のみが使用され、それ以外の端子は接続されない。第2
の子チップ72bが実装されたときは親チップ71上の
長さd2 分の端子のみが使用され、それ以外の端子は接
続されない。接続されない端子の処理は、ここでは具体
的な説明は行わないが、モード入出力端子からの情報に
より容易に制御することができる。
実装する場合にも本実施形態は適用できる。図13は、
4個の子チップを実装可能な親チップの構成を示す概略
図である。図13において、81は回路ブロック、82
はインターフェース回路、83は端子部である。端子部
83は4個の端子ブロック83a〜83dからなり、各
端子ブロックはそれぞれ異なる子チップとの接続に用い
られる。また、インターフェース回路82は、4個の子
チップに対応したモード出力回路及びモード入力回路を
備えている。
AMを実装する場合について説明したが、他のメモリ
(例えば、SRAM、EEPROM等)を子チップとし
て実装する場合や、メモリ以外のハードウェア、例えば
デコーダ等を子チップとして実装する場合にも本実施形
態は同様に適用可能である。
も、子チップを実装するときと同様にモード入出力端子
を用いることにより特に問題なく検査を行うことができ
る。
ce to Face実装する場合について説明したが、他の実装
技術を用いても本発明は実現可能である。
び回路を備えた専用モジュールをあらかじめ設計してお
いてもよい。この専用モジュールを親チップ内に組み込
むことにより、新たにチップ設計を行うことなく容易に
複数の子チップを実装することができる。
回路によると、第1のチップと第2のチップとの組み合
せの自由度が高まるので、チップの組み合わせの種類が
増加してもチップを新たに設計し直す必要が生じないた
め、設計期間が長くなることがなく製造コストも上昇し
ない。また、新たな回路を設計するのに要する期間が大
幅に短縮されるので、開発効率が向上し市場競争力を強
化することができる。
る。
成の概略図である。
成の概略図である。
モード出力回路の回路図である。
ード入力回路及びアドレス発生回路の回路図である。
アドレス入力制御回路の回路図である。
ード出力回路の回路図である。
モード入力回路の回路図である。
データ入出力回路及び制御回路のうちデータ書き込みに
関連する部分の回路図である。
てアドレス信号線を制御する回路の回路図である。
ータ入力回路の回路図である。
る場合を示す図である。
を示す概略図である。
念図である。
Claims (14)
- 【請求項1】 端子が互いに接続された第1のチップ及
び第2のチップを備えた半導体集積回路であって、 前記第2のチップは、前記第2のチップの構成を表す情
報を出力する機能を有しており、 前記第1のチップは、前記第2のチップから出力される
前記第2のチップの構成を表す情報を入力すると共に該
情報に従って前記第1のチップの構成を規定する機能を
有することを特徴とする半導体集積回路。 - 【請求項2】 前記第1のチップは、前記第1のチップ
の構成を表す情報を出力する機能をさらに有しており、 前記第2のチップは、前記第1のチップから出力される
前記第1のチップの構成を表す情報を入力すると共に該
情報に従って前記第2のチップの構成を規定する機能を
さらに有することを特徴とする請求項1に記載の半導体
集積回路。 - 【請求項3】 前記第1のチップ及び第2のチップは、
主面同士を向き合わされて実装されていることを特徴と
する請求項1又は2に記載の半導体集積回路。 - 【請求項4】 前記第1のチップ及び第2のチップの端
子の一部の位置は規格化されていることを特徴とする請
求項3に記載の半導体集積回路。 - 【請求項5】 端子が互いに接続された第1のチップ及
び第2のチップを備えた半導体集積回路であって、 前記第2のチップは、メモリと、前記メモリの構成を表
す情報を保持すると共に該情報を出力するモード出力回
路とを有しており、 前記第1のチップは、前記モード出力回路から出力され
る前記メモリの構成を表す情報を入力すると共に該情報
に従って前記第1のチップの構成を規定するモード入力
回路を有することを特徴とする半導体集積回路。 - 【請求項6】 前記第2のチップが有するモード出力回
路は、 外部から情報を設定可能な永久記憶素子を持ち、該永久
記憶素子によって前記メモリの構成を表す情報を保持す
ることを特徴とする請求項5に記載の半導体装置。 - 【請求項7】 前記メモリの構成を表す情報は、前記メ
モリの容量を示す情報であることを特徴とする請求項5
に記載の半導体集積回路。 - 【請求項8】 前記メモリの構成を表す情報は、前記メ
モリの種類を示す情報であることを特徴とする請求項5
に記載の半導体集積回路。 - 【請求項9】 前記メモリの構成を表す情報は、前記メ
モリのリフレッシュサイクルを示す情報であることを特
徴とする請求項5に記載の半導体集積回路。 - 【請求項10】 前記第1のチップは、前記第1のチッ
プの構成を表す情報を保持すると共に該情報を出力する
モード出力回路をさらに有し、 前記第2のチップは、前記第1のチップから出力される
前記第1のチップの構成を表す情報を入力すると共に、
該情報に従って前記第2のチップの構成を規定するモー
ド入力回路をさらに有することを特徴とする請求項5に
記載の半導体集積回路。 - 【請求項11】 前記第1のチップが有するモード出力
回路は、 外部から情報を設定可能な永久記憶素子を持ち、該永久
記憶素子によって前記第1のチップの構成を表す情報を
保持することを特徴とする請求項10に記載の半導体集
積回路。 - 【請求項12】 前記第1のチップの構成を表す情報
は、前記第1のチップ及びメモリ間のデータの入出力に
要する端子数を示す情報であることを特徴とする請求項
10に記載の半導体集積回路。 - 【請求項13】 前記第1のチップ及び第2のチップ
は、主面同士を向き合わされて実装されていることを特
徴とする請求項5又は10に記載の半導体集積回路。 - 【請求項14】 前記第1のチップ及び第2のチップの
端子の一部の位置は規格化されていることを特徴とする
請求項13に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24331795A JP3255828B2 (ja) | 1994-09-21 | 1995-09-21 | 半導体集積回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-226634 | 1994-09-21 | ||
JP22663494 | 1994-09-21 | ||
JP24331795A JP3255828B2 (ja) | 1994-09-21 | 1995-09-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08147966A true JPH08147966A (ja) | 1996-06-07 |
JP3255828B2 JP3255828B2 (ja) | 2002-02-12 |
Family
ID=26527274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24331795A Expired - Fee Related JP3255828B2 (ja) | 1994-09-21 | 1995-09-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3255828B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998025213A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Dispositif de circuit semi-conducteur integre |
WO1998025271A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Dispositif comprenant un circuit integre a semi-conducteur |
JP2007134686A (ja) * | 2006-10-06 | 2007-05-31 | Renesas Technology Corp | 半導体集積回路装置 |
JP5013387B2 (ja) * | 2000-12-01 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 集積回路装置の識別方法、集積回路装置の製造方法、集積回路装置、半導体チップ及び実装体 |
-
1995
- 1995-09-21 JP JP24331795A patent/JP3255828B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998025213A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Dispositif de circuit semi-conducteur integre |
WO1998025271A1 (fr) * | 1996-12-04 | 1998-06-11 | Hitachi, Ltd. | Dispositif comprenant un circuit integre a semi-conducteur |
JP5013387B2 (ja) * | 2000-12-01 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 集積回路装置の識別方法、集積回路装置の製造方法、集積回路装置、半導体チップ及び実装体 |
JP2007134686A (ja) * | 2006-10-06 | 2007-05-31 | Renesas Technology Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3255828B2 (ja) | 2002-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5197035A (en) | Semiconductor memory | |
JP4018159B2 (ja) | 半導体集積回路 | |
KR20000077262A (ko) | 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스 | |
JPH07175719A (ja) | ワード長をプログラム可能なメモリ | |
CA1207916A (en) | Cmos multiport general purpose register | |
JP3623762B2 (ja) | 半導体装置 | |
JPH08147966A (ja) | 半導体集積回路 | |
JPH0315278B2 (ja) | ||
JP3822371B2 (ja) | 同時カラム選択ライン活性化回路を具備する半導体メモリ装置及びカラム選択ライン制御方法 | |
JP2712128B2 (ja) | 半導体記憶装置 | |
KR0158765B1 (ko) | 반도체 집적회로 | |
JP4951304B2 (ja) | 半導体装置 | |
JP2001203566A (ja) | 半導体装置 | |
US7133954B2 (en) | Data bus system for micro controller | |
JPH11306796A (ja) | 半導体記憶装置 | |
US5926424A (en) | Semiconductor memory device capable of performing internal test at high speed | |
JPH03260996A (ja) | 半導体集積回路装置 | |
US6320814B1 (en) | Semiconductor device | |
JPH04339396A (ja) | ダイナミックランダムアクセスメモリ装置 | |
JP2000252435A (ja) | Dram混載asicのチップ製品と半導体装置 | |
US20040165471A1 (en) | Semiconductor device | |
US6999375B2 (en) | Synchronous semiconductor device and method of preventing coupling between data buses | |
JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
JP3074978B2 (ja) | エミュレーション装置 | |
KR0172407B1 (ko) | 반도체 메모리 장치의 라이트 드라이버 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |