JPH08146907A - 誤差拡散回路 - Google Patents
誤差拡散回路Info
- Publication number
- JPH08146907A JPH08146907A JP6307117A JP30711794A JPH08146907A JP H08146907 A JPH08146907 A JP H08146907A JP 6307117 A JP6307117 A JP 6307117A JP 30711794 A JP30711794 A JP 30711794A JP H08146907 A JPH08146907 A JP H08146907A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- signal
- output
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/2803—Display of gradations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 前フレームや非映像期間からの余分な誤差伝
達をなくして画面にちらつき現象をなくすことを目的と
する。 【構成】 入力したｎビットの原画素の映像信号に、誤
差検出回路３５で検出した再現誤差を加算し、さらに拡
散出力信号をｍ（≦ｎ−１）ビットの信号に変換して表
示パネルへ出力するようにした回路において、誤差検出
回路３５は、フレーム単位で誤差をクリアするクリア回
路４２を具備してなることにより、以前の誤差値がフレ
ーム単位で強制的に零になり、つぎのフレームへ伝達さ
れることがなくなり、画面のちらつきがなくなる。
達をなくして画面にちらつき現象をなくすことを目的と
する。 【構成】 入力したｎビットの原画素の映像信号に、誤
差検出回路３５で検出した再現誤差を加算し、さらに拡
散出力信号をｍ（≦ｎ−１）ビットの信号に変換して表
示パネルへ出力するようにした回路において、誤差検出
回路３５は、フレーム単位で誤差をクリアするクリア回
路４２を具備してなることにより、以前の誤差値がフレ
ーム単位で強制的に零になり、つぎのフレームへ伝達さ
れることがなくなり、画面のちらつきがなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（ＰＤＰ）、液晶ディスプレイパネルなどの表示
装置において、前フレームからの誤差伝達や非映像期間
からの影響による画像のちらつき現象をなくすようにし
た誤差拡散回路に関するものである。
パネル（ＰＤＰ）、液晶ディスプレイパネルなどの表示
装置において、前フレームからの誤差伝達や非映像期間
からの影響による画像のちらつき現象をなくすようにし
た誤差拡散回路に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。
【０００３】ＰＤＰは基本的特性の異なるＡＣ型とＤＣ
型の２方式に分けられる。このうち、ＡＣ型ＰＤＰで
は、輝度と寿命については十分な特性が得られているが
階調表示に関しては、試作レベルで最大６４階調表示ま
での報告しかなかった。最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による将来の２５６階
調の手法が提案されている。
型の２方式に分けられる。このうち、ＡＣ型ＰＤＰで
は、輝度と寿命については十分な特性が得られているが
階調表示に関しては、試作レベルで最大６４階調表示ま
での報告しかなかった。最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による将来の２５６階
調の手法が提案されている。
【０００４】このＡＣ駆動方式では、階調数を増やせば
増やすほど、１フレーム期間内でパネルを点灯発光させ
る準備期間としてのアドレス期間のビット数が増加する
ため、発光期間としてのサスティン期間が相対的に短く
なり、最大輝度が低下する。このように、パネル面から
発光される輝度階調は、扱う信号のビット数によって定
まるため、扱う信号のビット数を増やせば、画質は向上
するが、発光輝度が低下し、逆に扱う信号のビット数を
減らせば、発光輝度が増加するが、階調表示が少なくな
り、画質の低下を招く。
増やすほど、１フレーム期間内でパネルを点灯発光させ
る準備期間としてのアドレス期間のビット数が増加する
ため、発光期間としてのサスティン期間が相対的に短く
なり、最大輝度が低下する。このように、パネル面から
発光される輝度階調は、扱う信号のビット数によって定
まるため、扱う信号のビット数を増やせば、画質は向上
するが、発光輝度が低下し、逆に扱う信号のビット数を
減らせば、発光輝度が増加するが、階調表示が少なくな
り、画質の低下を招く。
【０００５】そこで、本出願人は、図３に示すような、
入力信号のビット数よりも出力駆動信号のビット数を低
減しながら、入力信号と発光輝度との濃淡誤差を最小に
するとともに、同一レベルの映像信号が連続して入力し
た場合にも擬似紋様が発生するのを防止できる擬似中間
調表示装置の誤差拡散回路２８を提案した。
入力信号のビット数よりも出力駆動信号のビット数を低
減しながら、入力信号と発光輝度との濃淡誤差を最小に
するとともに、同一レベルの映像信号が連続して入力し
た場合にも擬似紋様が発生するのを防止できる擬似中間
調表示装置の誤差拡散回路２８を提案した。
【０００６】この図３において、３０は、ｎビットの原
画素Ａ（ｉ，ｊ）の映像信号入力端子で、この映像信号
入力端子３０は、垂直方向加算回路３１および水平方向
加算回路３２を経、さらにビット変換回路３３でビット
数を減らす処理をして映像出力端子３４に接続される。
画素Ａ（ｉ，ｊ）の映像信号入力端子で、この映像信号
入力端子３０は、垂直方向加算回路３１および水平方向
加算回路３２を経、さらにビット変換回路３３でビット
数を減らす処理をして映像出力端子３４に接続される。
【０００７】前記水平方向加算回路３２の出力側には誤
差検出回路３５が接続されている。この誤差検出回路３
５は、予め輝度階調補正用の補正輝度レベルのデータが
設定記憶されたＲＯＭ３８と、このＲＯＭ３８で設定さ
れた補正輝度レベルと前記水平方向加算回路３２から出
力する拡散出力信号との和を演算して誤差検出信号を出
力する加算回路３９と、この加算回路３９から出力する
誤差検出信号に所定の重み付けをした誤差荷重信号を出
力する荷重回路４０、４１とからなっている。
差検出回路３５が接続されている。この誤差検出回路３
５は、予め輝度階調補正用の補正輝度レベルのデータが
設定記憶されたＲＯＭ３８と、このＲＯＭ３８で設定さ
れた補正輝度レベルと前記水平方向加算回路３２から出
力する拡散出力信号との和を演算して誤差検出信号を出
力する加算回路３９と、この加算回路３９から出力する
誤差検出信号に所定の重み付けをした誤差荷重信号を出
力する荷重回路４０、４１とからなっている。
【０００８】前記誤差検出回路３５の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。図２に示すよ
うに、前記ｈライン遅延回路３６は、前記荷重回路４０
から出力する誤差荷重出力信号をｈライン遅延するもの
で、原画素Ａ（ｉ，ｊ）よりｈライン前の画素について
の再現誤差（例えば、ｈ＝１のときは１ラインだけ過去
に生じた再現誤差Ｅ（ｉ，ｊ−１））を出力し、前記ｄ
ドット遅延回路３７は、前記荷重回路４１から出力する
誤差荷重出力信号をｄドット遅延するもので、原画素Ａ
（ｉ，ｊ）よりｄドット前の画素についての再現誤差
（例えば、ｄ＝１のときは１ドットだけ過去に生じた再
現誤差Ｅ（ｉ−１，ｊ））を出力する。
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。図２に示すよ
うに、前記ｈライン遅延回路３６は、前記荷重回路４０
から出力する誤差荷重出力信号をｈライン遅延するもの
で、原画素Ａ（ｉ，ｊ）よりｈライン前の画素について
の再現誤差（例えば、ｈ＝１のときは１ラインだけ過去
に生じた再現誤差Ｅ（ｉ，ｊ−１））を出力し、前記ｄ
ドット遅延回路３７は、前記荷重回路４１から出力する
誤差荷重出力信号をｄドット遅延するもので、原画素Ａ
（ｉ，ｊ）よりｄドット前の画素についての再現誤差
（例えば、ｄ＝１のときは１ドットだけ過去に生じた再
現誤差Ｅ（ｉ−１，ｊ））を出力する。
【０００９】前記垂直方向加算回路３１、水平方向加算
回路３２によってｈライン遅延回路３６、ｄドット遅延
回路３７の誤差を組み入れて拡散させた拡散出力信号を
ビット変換回路３３に送り、このビット変換回路３３で
ｎビットで量子化された拡散出力信号を、ｍ（≦ｎ−
１）ビットに変換して映像出力端子３４からＰＤＰへ駆
動信号として出力する。
回路３２によってｈライン遅延回路３６、ｄドット遅延
回路３７の誤差を組み入れて拡散させた拡散出力信号を
ビット変換回路３３に送り、このビット変換回路３３で
ｎビットで量子化された拡散出力信号を、ｍ（≦ｎ−
１）ビットに変換して映像出力端子３４からＰＤＰへ駆
動信号として出力する。
【００１０】
【発明が解決しようとする課題】以上のようにして誤差
値が連続して伝達し続けると、前フレームからの誤差値
が伝達され、また、非映像期間からの影響をうけて画面
にちらつき現象が起きるという問題点があった。
値が連続して伝達し続けると、前フレームからの誤差値
が伝達され、また、非映像期間からの影響をうけて画面
にちらつき現象が起きるという問題点があった。
【００１１】本発明は、前フレームや非映像期間からの
余分な誤差伝達をなくして画面にちらつき現象をなくす
ことを目的とするものである。
余分な誤差伝達をなくして画面にちらつき現象をなくす
ことを目的とするものである。
【００１２】
【課題を解決するための手段】本発明は、入力したｎビ
ットの原画素の映像信号に、前記原画素より過去に生じ
た再現誤差を加算する再現誤差加算回路と、この再現誤
差加算回路から出力する拡散出力信号をｍ（≦ｎ−１）
ビットの信号に変換して表示パネルへ出力するビット変
換回路３３と、前記表示パネルの輝度階調補正用に予め
設定された補正輝度レベルと前記再現誤差加算回路から
出力する拡散出力信号との差を検出し、重み付けをして
出力する誤差検出回路３５と、この誤差検出回路３５か
ら出力する誤差荷重出力信号を所定画素分遅延させ再現
誤差として前記再現誤差加算回路に出力する遅延回路と
を具備した誤差拡散回路において、前記誤差検出回路３
５は、フレーム単位で誤差をクリアするクリア回路４２
を具備してなることを特徴とする誤差拡散回路である。
ットの原画素の映像信号に、前記原画素より過去に生じ
た再現誤差を加算する再現誤差加算回路と、この再現誤
差加算回路から出力する拡散出力信号をｍ（≦ｎ−１）
ビットの信号に変換して表示パネルへ出力するビット変
換回路３３と、前記表示パネルの輝度階調補正用に予め
設定された補正輝度レベルと前記再現誤差加算回路から
出力する拡散出力信号との差を検出し、重み付けをして
出力する誤差検出回路３５と、この誤差検出回路３５か
ら出力する誤差荷重出力信号を所定画素分遅延させ再現
誤差として前記再現誤差加算回路に出力する遅延回路と
を具備した誤差拡散回路において、前記誤差検出回路３
５は、フレーム単位で誤差をクリアするクリア回路４２
を具備してなることを特徴とする誤差拡散回路である。
【００１３】
【作用】再現誤差加算回路とビット変換回路３３と誤差
検出回路３５と遅延回路３６、３７とで構成し、かつ、
前記誤差検出回路３５は、クリア回路４２を具備してい
るので、原映像入力信号よりも少ないビット数の信号に
より、発光輝度が低下することなく、しかも、滑らかな
応答が得られるとともに、以前の誤差値がフレーム単位
で強制的に零になり、つぎのフレームへ伝達されること
がなくなり、画面のちらつきがなくなる。
検出回路３５と遅延回路３６、３７とで構成し、かつ、
前記誤差検出回路３５は、クリア回路４２を具備してい
るので、原映像入力信号よりも少ないビット数の信号に
より、発光輝度が低下することなく、しかも、滑らかな
応答が得られるとともに、以前の誤差値がフレーム単位
で強制的に零になり、つぎのフレームへ伝達されること
がなくなり、画面のちらつきがなくなる。
【００１４】
【実施例】以下、本発明による誤差拡散回路の一実施例
を図１を用いて説明する。図３と同一部分は同一符号と
する。本発明の特徴的な回路は、誤差検出回路３５の加
算回路３９の出力側にクリア回路４２を挿入し、このク
リア回路４２にクリア信号入力端子４３を接続したもの
である。さらに詳しくは、３０は、ｎビットの原画素Ａ
（ｉ，ｊ）の映像信号入力端子で、この映像信号入力端
子３０は、垂直方向加算回路３１および水平方向加算回
路３２を経、さらにビット変換回路３３でビット数を減
らす処理をして映像出力端子３４に接続される。前記垂
直方向加算回路３１と水平方向加算回路３２は再現誤差
加算回路を構成している。
を図１を用いて説明する。図３と同一部分は同一符号と
する。本発明の特徴的な回路は、誤差検出回路３５の加
算回路３９の出力側にクリア回路４２を挿入し、このク
リア回路４２にクリア信号入力端子４３を接続したもの
である。さらに詳しくは、３０は、ｎビットの原画素Ａ
（ｉ，ｊ）の映像信号入力端子で、この映像信号入力端
子３０は、垂直方向加算回路３１および水平方向加算回
路３２を経、さらにビット変換回路３３でビット数を減
らす処理をして映像出力端子３４に接続される。前記垂
直方向加算回路３１と水平方向加算回路３２は再現誤差
加算回路を構成している。
【００１５】前記水平方向加算回路３２の出力側には誤
差検出回路３５が接続されている。この誤差検出回路３
５は、予め輝度階調補正用の補正輝度レベルのデータが
設定記憶されたＲＯＭ３８と、このＲＯＭ３８で設定さ
れた補正輝度レベルと前記水平方向加算回路３２から出
力する拡散出力信号との和を演算して誤差検出信号を出
力する加算回路３９と、この加算回路３９の出力側に挿
入されたクリア回路４２と、このクリア回路４２に接続
され、前記加算回路３９から出力する誤差検出信号に所
定の重み付けをした誤差荷重信号を出力する荷重回路４
０、４１とからなる。前記クリア回路４２には、フレー
ム単位で誤差値をクリアするためのフレーム同期信号を
入力するクリア信号入力端子４３が接続されている。
差検出回路３５が接続されている。この誤差検出回路３
５は、予め輝度階調補正用の補正輝度レベルのデータが
設定記憶されたＲＯＭ３８と、このＲＯＭ３８で設定さ
れた補正輝度レベルと前記水平方向加算回路３２から出
力する拡散出力信号との和を演算して誤差検出信号を出
力する加算回路３９と、この加算回路３９の出力側に挿
入されたクリア回路４２と、このクリア回路４２に接続
され、前記加算回路３９から出力する誤差検出信号に所
定の重み付けをした誤差荷重信号を出力する荷重回路４
０、４１とからなる。前記クリア回路４２には、フレー
ム単位で誤差値をクリアするためのフレーム同期信号を
入力するクリア信号入力端子４３が接続されている。
【００１６】前記誤差検出回路３５の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。
【００１７】つぎに、図１に示した実施例の作用を説明
する。２つの輝度階調で密度変調を行い、ある広がりを
持った小領域内で視覚上擬似的な階調を作り出し、多階
調を得るものである。さらに詳しく説明する。 Ａ（ｉ，ｊ） ：現処理対象の入力画素値 Ａ（ｉ，ｊ−１）：１ライン前の入力画素値（ｈ＝１の
場合） Ａ（ｉ−１，ｊ）：１ドット前の入力画素値（ｄ＝１の
場合） δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号と
ＲＯＭ３８からのデータとが、加算回路３９でその和が
とられて誤差出力信号が得られる。
する。２つの輝度階調で密度変調を行い、ある広がりを
持った小領域内で視覚上擬似的な階調を作り出し、多階
調を得るものである。さらに詳しく説明する。 Ａ（ｉ，ｊ） ：現処理対象の入力画素値 Ａ（ｉ，ｊ−１）：１ライン前の入力画素値（ｈ＝１の
場合） Ａ（ｉ−１，ｊ）：１ドット前の入力画素値（ｄ＝１の
場合） δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号と
ＲＯＭ３８からのデータとが、加算回路３９でその和が
とられて誤差出力信号が得られる。
【００１８】この誤差出力信号は、荷重回路４０、４１
でそれぞれＫｖ（＜１）、Ｋｈ（＝１−Ｋｖ）の重み付
けされた誤差荷重出力信号δｖ、δｈとなり、１ライン
遅延回路３６（ｈ＝１の場合）と１ドット遅延回路３７
（ｄ＝１の場合）に入力し、垂直方向加算回路３１と水
平方向加算回路３２で原画素Ａ（ｉ，ｊ）に組み入れら
れ、Ｃ（ｉ，ｊ）＝Ａ（ｉ，ｊ）＋δｖ＋δｈ とな
る。
でそれぞれＫｖ（＜１）、Ｋｈ（＝１−Ｋｖ）の重み付
けされた誤差荷重出力信号δｖ、δｈとなり、１ライン
遅延回路３６（ｈ＝１の場合）と１ドット遅延回路３７
（ｄ＝１の場合）に入力し、垂直方向加算回路３１と水
平方向加算回路３２で原画素Ａ（ｉ，ｊ）に組み入れら
れ、Ｃ（ｉ，ｊ）＝Ａ（ｉ，ｊ）＋δｖ＋δｈ とな
る。
【００１９】なお、Ｃ（ｉ，ｊ）：現処理対象の拡散出
力画素値 δｖ＝Ｋｖ×〔ｆ｛Ｃ（ｉ，ｊ−１）｝−Ｂｒ〕 δｈ＝Ｋｈ×〔ｆ｛Ｃ（ｉ−１，ｊ）｝−Ｂｒ〕 ｆ｛Ｃ（ｉ，ｊ）｝：Ｃ（ｉ，ｊ）に対する補正輝度 Ｂｒ：発光輝度レベルである。
力画素値 δｖ＝Ｋｖ×〔ｆ｛Ｃ（ｉ，ｊ−１）｝−Ｂｒ〕 δｈ＝Ｋｈ×〔ｆ｛Ｃ（ｉ−１，ｊ）｝−Ｂｒ〕 ｆ｛Ｃ（ｉ，ｊ）｝：Ｃ（ｉ，ｊ）に対する補正輝度 Ｂｒ：発光輝度レベルである。
【００２０】ここで、クリア信号入力端子４３からフレ
ーム同期信号がフレーム単位でクリア回路４２に送られ
てくると、前記加算回路３９からの誤差出力信号は、ク
リア回路４２によってクリアされる。すなわち、以前の
誤差値がフレーム単位で強制的に零になり、つぎのフレ
ームへ伝達されることがなくなる。なお、フレーム同期
信号は、非映像期間に送られてくるために、映像には影
響を与えることなく誤差値をクリアすることができる。
また、フレーム同期信号がフレーム単位でクリア回路４
２に送られてくるとは、１フレーム毎に、ということで
あるが、２フレーム以上毎にであっても多少の効果は得
られる。
ーム同期信号がフレーム単位でクリア回路４２に送られ
てくると、前記加算回路３９からの誤差出力信号は、ク
リア回路４２によってクリアされる。すなわち、以前の
誤差値がフレーム単位で強制的に零になり、つぎのフレ
ームへ伝達されることがなくなる。なお、フレーム同期
信号は、非映像期間に送られてくるために、映像には影
響を与えることなく誤差値をクリアすることができる。
また、フレーム同期信号がフレーム単位でクリア回路４
２に送られてくるとは、１フレーム毎に、ということで
あるが、２フレーム以上毎にであっても多少の効果は得
られる。
【００２１】このようにして、前フレームからの誤差値
や非映像期間からの余分な誤差値を除き、フレーム毎に
新たな誤差を組み入れて拡散させた拡散出力信号をビッ
ト変換回路３３に送り、このビット変換回路３３にてｎ
ビットで量子化された拡散出力信号を、ｍ（≦ｎ−１）
ビットに変換して映像出力端子３４より出力する。そし
て、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
や非映像期間からの余分な誤差値を除き、フレーム毎に
新たな誤差を組み入れて拡散させた拡散出力信号をビッ
ト変換回路３３に送り、このビット変換回路３３にてｎ
ビットで量子化された拡散出力信号を、ｍ（≦ｎ−１）
ビットに変換して映像出力端子３４より出力する。そし
て、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。
【００２２】前記実施例では、再現誤差加算回路を垂直
方向加算回路３１と水平方向加算回路３２とで構成しす
るようにしたが、本発明はこれに限るものではない。例
えば、図２に示すように、さらに、斜め方向からの誤差
値を加算する回路を付加するようにしてもよいし、垂直
方向加算回路３１、水平方向加算回路３２、斜め方向加
算回路のいずれか一以上の組み合わせで構成してもよ
い。
方向加算回路３１と水平方向加算回路３２とで構成しす
るようにしたが、本発明はこれに限るものではない。例
えば、図２に示すように、さらに、斜め方向からの誤差
値を加算する回路を付加するようにしてもよいし、垂直
方向加算回路３１、水平方向加算回路３２、斜め方向加
算回路のいずれか一以上の組み合わせで構成してもよ
い。
【００２３】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。
【００２４】
【発明の効果】本発明による誤差拡散回路は、上記のよ
うに、再現誤差加算回路とビット変換回路３３と誤差検
出回路３５と遅延回路３６、３７とで構成し、かつ、前
記誤差検出回路３５は、クリア回路４２を具備している
ので、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られるとともに、以前の誤差値がフレーム単位で
強制的に零になり、つぎのフレームへ伝達されることが
なくなり、画面のちらつきがなくなる。
うに、再現誤差加算回路とビット変換回路３３と誤差検
出回路３５と遅延回路３６、３７とで構成し、かつ、前
記誤差検出回路３５は、クリア回路４２を具備している
ので、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られるとともに、以前の誤差値がフレーム単位で
強制的に零になり、つぎのフレームへ伝達されることが
なくなり、画面のちらつきがなくなる。
【００２５】また、フレーム同期信号は、非映像期間に
送られてくるために、映像には影響を与えることなく誤
差値をクリアすることができる。
送られてくるために、映像には影響を与えることなく誤
差値をクリアすることができる。
【図１】本発明による誤差拡散回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】各画素間における誤差拡散処理の説明図であ
る。
る。
【図３】本出願人が既に提案した擬似中間調表示装置の
誤差拡散回路のブロック図である。
誤差拡散回路のブロック図である。
２８…誤差拡散回路、３０…映像信号入力端子、３１…
垂直方向加算回路、３２…水平方向加算回路、３３…ビ
ット変換回路、３４…映像出力端子、３５…誤差検出回
路、３６…ｈライン遅延回路、３７…ｄドット遅延回
路、３８…ＲＯＭ、３９…加算回路、４０、４１…荷重
回路、４２…クリア回路、４３…クリア信号入力端子。
垂直方向加算回路、３２…水平方向加算回路、３３…ビ
ット変換回路、３４…映像出力端子、３５…誤差検出回
路、３６…ｈライン遅延回路、３７…ｄドット遅延回
路、３８…ＲＯＭ、３９…加算回路、４０、４１…荷重
回路、４２…クリア回路、４３…クリア信号入力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内
Claims (4)
- 【請求項１】 入力したｎビットの原画素の映像信号
に、前記原画素より過去に生じた再現誤差を加算する再
現誤差加算回路と、この再現誤差加算回路から出力する
拡散出力信号をｍ（≦ｎ−１）ビットの信号に変換して
表示パネルへ出力するビット変換回路３３と、前記表示
パネルの輝度階調補正用に予め設定された補正輝度レベ
ルと前記再現誤差加算回路から出力する拡散出力信号と
の差を検出し、重み付けをして出力する誤差検出回路３
５と、この誤差検出回路３５から出力する誤差荷重出力
信号を所定画素分遅延させ再現誤差として前記再現誤差
加算回路に出力する遅延回路とを具備した誤差拡散回路
において、前記誤差検出回路３５は、フレーム単位で誤
差をクリアするクリア回路４２を具備してなることを特
徴とする誤差拡散回路。 - 【請求項２】 クリア回路４２は、クリア信号入力端子
４３からのフレーム同期信号により前フレームや非映像
期間の誤差値をクリアするようにした請求項１記載の誤
差拡散回路。 - 【請求項３】 再現誤差加算回路は、垂直方向加算回路
３１、水平方向加算回路３２、斜め方向加算回路のいず
れか１以上で構成した請求項１または２記載の誤差拡散
回路。 - 【請求項４】 表示パネルは、ＰＤＰまたは液晶ディス
プレイパネルからなる請求項１、２または３記載の誤差
拡散回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06307117A JP3089960B2 (ja) | 1994-11-17 | 1994-11-17 | 誤差拡散回路 |
| CA002162795A CA2162795C (en) | 1994-11-17 | 1995-11-14 | Error variance circuit |
| AU37858/95A AU701010B2 (en) | 1994-11-17 | 1995-11-14 | An error variance circuit |
| DE69530360T DE69530360T2 (de) | 1994-11-17 | 1995-11-15 | Fehlervarianzschaltung zur Verbesserung eines Bildsignals |
| EP95308189A EP0717391B1 (en) | 1994-11-17 | 1995-11-15 | Error variance circuit for improving an image signal |
| US08/558,513 US5760756A (en) | 1994-11-17 | 1995-11-16 | Error variance circuit |
| KR1019950041807A KR100514614B1 (ko) | 1994-11-17 | 1995-11-17 | 오차확산회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06307117A JP3089960B2 (ja) | 1994-11-17 | 1994-11-17 | 誤差拡散回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146907A true JPH08146907A (ja) | 1996-06-07 |
| JP3089960B2 JP3089960B2 (ja) | 2000-09-18 |
Family
ID=17965239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06307117A Expired - Fee Related JP3089960B2 (ja) | 1994-11-17 | 1994-11-17 | 誤差拡散回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5760756A (ja) |
| EP (1) | EP0717391B1 (ja) |
| JP (1) | JP3089960B2 (ja) |
| KR (1) | KR100514614B1 (ja) |
| AU (1) | AU701010B2 (ja) |
| CA (1) | CA2162795C (ja) |
| DE (1) | DE69530360T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517367B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0755043B1 (en) * | 1995-07-21 | 2009-09-02 | Canon Kabushiki Kaisha | Gray scale driver with luminance compensation |
| US6310588B1 (en) | 1997-07-24 | 2001-10-30 | Matsushita Electric Industrial Co., Ltd. | Image display apparatus and image evaluation apparatus |
| JP2994633B2 (ja) * | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 疑似輪郭ノイズ検出装置およびそれを用いた表示装置 |
| CN1225720C (zh) * | 2000-08-30 | 2005-11-02 | 皇家菲利浦电子有限公司 | 点阵显示设备及确定像素的新亮度值的方法 |
| KR101245664B1 (ko) * | 2007-10-25 | 2013-03-20 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890167A (en) * | 1986-10-17 | 1989-12-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for processing image signal |
| US5089812A (en) * | 1988-02-26 | 1992-02-18 | Casio Computer Co., Ltd. | Liquid-crystal display |
| DE68915145T2 (de) * | 1989-01-13 | 1994-11-17 | Ibm | Halbtonbilder mit Fehlerübertragsfortpflanzung mit einer mit Zeit veränderlichen Phasenverschiebung. |
| US5122792A (en) * | 1990-06-21 | 1992-06-16 | David Sarnoff Research Center, Inc. | Electronic time vernier circuit |
| GB9024978D0 (en) * | 1990-11-16 | 1991-01-02 | Rank Cintel Ltd | Digital mirror spatial light modulator |
| JP2904364B2 (ja) * | 1991-03-28 | 1999-06-14 | 富士ゼロックス株式会社 | 階調画像の二値化方法 |
| JP3171993B2 (ja) * | 1993-05-24 | 2001-06-04 | キヤノン株式会社 | 画像処理方法及び装置 |
-
1994
- 1994-11-17 JP JP06307117A patent/JP3089960B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-14 CA CA002162795A patent/CA2162795C/en not_active Expired - Fee Related
- 1995-11-14 AU AU37858/95A patent/AU701010B2/en not_active Ceased
- 1995-11-15 DE DE69530360T patent/DE69530360T2/de not_active Expired - Lifetime
- 1995-11-15 EP EP95308189A patent/EP0717391B1/en not_active Expired - Lifetime
- 1995-11-16 US US08/558,513 patent/US5760756A/en not_active Expired - Lifetime
- 1995-11-17 KR KR1019950041807A patent/KR100514614B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100517367B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0717391B1 (en) | 2003-04-16 |
| KR960019420A (ko) | 1996-06-17 |
| AU701010B2 (en) | 1999-01-21 |
| DE69530360T2 (de) | 2003-12-24 |
| KR100514614B1 (ko) | 2005-11-25 |
| DE69530360D1 (de) | 2003-05-22 |
| US5760756A (en) | 1998-06-02 |
| EP0717391A1 (en) | 1996-06-19 |
| CA2162795A1 (en) | 1996-05-18 |
| JP3089960B2 (ja) | 2000-09-18 |
| CA2162795C (en) | 2006-01-10 |
| AU3785895A (en) | 1996-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
| US20080012883A1 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| US6344839B1 (en) | Drive method and drive circuit of display device | |
| JP3158883B2 (ja) | ディスプレイ装置の誤差拡散回路 | |
| JP3089960B2 (ja) | 誤差拡散回路 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP2003177697A (ja) | 映像表示装置 | |
| JPH08146905A (ja) | 誤差拡散回路 | |
| JP3414161B2 (ja) | 擬似中間調画像表示装置 | |
| JP3232921B2 (ja) | 擬似紋様処理回路 | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| JPH08115058A (ja) | 擬似中間調処理方法および回路 | |
| JP3334440B2 (ja) | 誤差拡散回路 | |
| JPH08305328A (ja) | 誤差拡散処理回路 | |
| JPH08179720A (ja) | 誤差演算回路 | |
| JP3605945B2 (ja) | 誤差拡散回路 | |
| JP3381339B2 (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JPH08307803A (ja) | 誤差拡散処理回路 | |
| JP2001117528A (ja) | 画像表示装置 | |
| JP3309592B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3346107B2 (ja) | 誤差拡散処理回路 | |
| JPH11327497A (ja) | 映像信号処理装置および表示装置 | |
| JP3500732B2 (ja) | 擬似中間調処理回路 | |
| JP3006360B2 (ja) | Ｐｄｐ駆動回路 | |
| JPH07121134A (ja) | 擬似中間調表示装置の誤差拡散回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |