JPH081452B2 - スイッチング型模擬負荷装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷に流れる電流を任
意の波形に制御可能なスイッチング型模擬負荷装置に関
する。

【０００２】

【従来の技術】一般に電源装置（ＣＶＣＦやＵＰＳ）を
工場等で試験を行うには、容量の切換えが容易な抵抗を
負荷として種々のデータを取り、電源特性等の試験が行
われている。この場合、負荷として抵抗を用いているの
で、電源が正弦波出力のとき負荷に流れる電流も正弦波
となる。

【０００３】

【発明が解決しようとする課題】しかし、試験後に実際
に電源装置に接続される負荷は、コンピュータや他の機
器であるため、電源出力が正弦波であっても負荷に流れ
る電流はきれいな正弦波とはならない。したがって、電
源装置の試験結果と実際の波形とは異なったものとな
り、種々の問題が発生する。

【０００４】

【０００５】本発明の目的は、負荷に流れる電流が正弦
波とはならないコンピュータや他の機器であっても、そ
の負荷特有の波形の電流を流すことができ、種々の電源
特性の試験を効果的に行うことができるスイッチング型
模擬負荷装置を提供するにある。

【０００６】

【課題を解決するための手段】本発明は上記の目的を達
成するため、次のような手段によりスイッチング型模擬
負荷装置を構成するものである。 請求項１に対応する発
明は、試験用交流電源が接続される主回路に該電源から
入力される交流を直流に変換する昇圧コンバータ回路と
この昇圧コンバータ回路より出力される直流を交流に変
換するインバータ回路とを設けて負荷回路を構成し、前
記試験用交流電源の入力電流が同期信号として入力され
るとこの入力信号に同期したクロック信号を発生するク
ロック信号発生手段と、予め前記試験用交流電源の入力
電流の一周期分に相当する電流波形データが格納され且
つアドレスの切換により同期信号と位相の異なる波形デ
ータが出力可能な波形データ作成用ＲＯＭと、前記クロ
ック信号発生手段より発生するクロック信号をカウント
しそのカウント値によりアドレスが指定されると前記波
形データ作成用ＲＯＭより順次出力される該当するアド
レスの電流基準となる波形データをアナログ信号に変換
するゲイン調整可能なＤ／Ａ変換手段と、このＤ／Ａ変
換手段の出力信号を前記昇圧コンバータ回路に入力され
る実電流と比較して波形補正する波形補正手段と、この
波形補正手段により補正された前記Ｄ／Ａ変換手段の出
力信号をＰＷＭ変調して前記昇圧コンバータのスイッチ
ング素子をオン、オフ制御するゲート信号を作り、この
ゲート信号により昇圧コンバータ回路をスイッチング制
御するゲート信号生成手段とをそれぞれ設けて前記昇圧
コンバータの制御系を構成する。 請求項２に対応する発
明は、試験用直流電源が接続される主回路に該電源から
入力される直流を制御する昇圧コンバータ回路とこの昇
圧コンバータ回路より出力される直流を交流に変換する
インバータ回路とを設けて負荷回路を構成し、 電流波形
データが位相調整可能に格納された波形作成用ＲＯＭ
と、基準電圧を発生する基準電圧発生手段と、この基準
電圧発生手段より発生する基準電圧に応じた周波数でク
ロック信号を発生するクロック信号発生手段と、このク
ロック信号発生手段より発生するクロック信号をカウン
トして前記波形作成用ＲＯＭのアドレスが指定されると
前記波形データ作成用ＲＯＭより順次出力される該当す
るアドレスの電流基準となる波形データをアナログ信号
に変換するゲイン調整可能 なＤ／Ａ変換手段と、このＤ
／Ａ変換手段の出力信号を前記昇圧コンバータ回路に入
力される実電流と比較して波形補正する波形補正手段
と、この波形補正手段により補正された前記Ｄ／Ａ変換
手段の出力信号をＰＷＭ変調して前記昇圧コンバータの
スイッチング素子をオン、オフ制御するゲート信号を作
り、このゲート信号により昇圧コンバータ回路をスイッ
チング制御するゲート信号生成手段とをそれぞれ設けて
前記昇圧コンバータの制御系を構成する。

【０００７】

【作用】このような構成のスイッチング型模擬負荷装置
にあっては、クロック発生手段により入力電流に同期し
たクロックが発生し、このクロックにより波形データ作
成用ＲＯＭのアドレスが指定されると、該波形データ作
成用ＲＯＭに同期信号に対して位相調整可能に格納され
た入力電流の一周期分に相当する電流波形データが出力
され、この電流波形データはＤ／Ａ変換手段によりアナ
ログ信号に変換さると共にゲイン調整機能により波形の
ゲインが調整されてゲート信号生成手段に取込まれる。
このゲート信号生成手段では、アナログ変換された電流
波形をＰＷＭ変調してゲート信号を作り、このゲート信
号により昇圧コンバータのスイッチング素子がオン、オ
フ制御される。したがって、主回路の昇圧コンバータの
入力電流は基準信号に応じて任意の電流波形に制御する
ことが可能となる。

【０００８】

【０００９】

【実施例】以下本発明の一実施例を図面を参照して説明
する。

【００１０】図１は本発明によるスイッチング型模擬負
荷装置としてＡＣ／ＤＣ共用タイプの主回路の構成例を
示すもので、ここでは交流入力の場合について述べる。
本装置の主回路は、図１に示すように図示しない交流電
源が接続される入力フィルタ回路１、この入力フィルタ
回路１よりリアクトル２を通して交流電流が入力され、
これを直流に変換する昇圧コンバータ回路３、この昇圧
コンバータ回路３より出力される直流をコンデンサ４に
より平滑した後、交流に変換して電流抑制用リアクトル
６およびトランス７を介して図示しない回生側の交流電
源に回生するインバータ回路５により負荷回路として構
成される。この場合、昇圧コンバータ３およびインバー
タ回路５は半導体スイッチング素子をブリッジ接続した
ものが使用されている。

【００１１】図２は主回路の昇圧コンバータ回路３を制
御して任意の波形の負荷電流を得る制御装置のブロック
回路例を示すものである。図２において、１１は交流入
力端子ｔi よりトランス１２及びノイズ除去用のローパ
スフィルタ１３を通して交流信号が同期信号として入力
されるＰＬＬ回路で、このＰＬＬ回路１１は図３に示す
ように同期信号が入力される相検出器（フェイズデテク
タ）１１−１、ローパスフィルタ１１−２及び発振器１
１−３から構成され、昇圧コンバータ回路３の入力信号
に同期したクロック信号を発生するものである。

【００１２】１４はこのＰＬＬ回路１１より発生するク
ロック信号を蓄えるカウンタで、このクロック信号の計
数値が所定値になるとＰＬＬ回路１１のフェイズデテク
タ１１−１にフィードバック信号を与えるものである。

【００１３】１５は入力電流の一周期分に相当する電流
波形データが格納され、カウンタ１４で計数されるクロ
ック信号の計数値に応じてアドレスが指定されると該当
するアドレスの波形データを出力する波形作成用ＲＯＭ
で、この波形作成用ＲＯＭ１５には図４に示すように位
相調整用ボリューム１５−１と、この位相調整用ボリュ
ーム１５−１の出力をディジタル変換して基準となる波
形の位相を切換えるＡ／Ｄコンバータ１５−２が備えら
れている。

【００１４】１６は波形作成用ＲＯＭ１５より出力され
る波形データをアナログ信号に変換してこれを基準信号
として出力する乗算形のＤ／Ａ変換器で、このＤ／Ａ変
換器１６にはゲイン調整用ボルリューム１６−１が備え
られ、波形のゲインが調整可能になっている。

【００１５】１７はＤ／Ａ変換器１６より出力される基
準信号と昇圧コンバータ回路３に入力される実電流の検
出信号が入力され、これらを比較して波形を補正する誤
差増幅器（ＰＩ調整器）、１８はこのＰＩ調整器１７の
出力信号をキャリア信号発生器１９より発生するキャリ
ア波によりＰＷＭ変調して昇圧コンバータ回路３のスイ
ッチング素子のゲート信号を作るＰＷＭ変調器で、この
ＰＷＭ変調器１８より出力されるゲート信号はゲート駆
動インターフェース２０を介して昇圧コンバータ回路３
のスイッチング素子にオン、オフ制御信号として与えら
れる。

【００１６】次に上記のように構成されたスイッチング
型模擬負荷装置の作用について述べる。今、交流入力端
子ｔｉに試験電源としてＣＶＣＦやＵＰＳなどの電源装
置が接続され、交流電流が入力されると、この電流はト
ランス１２及びノイズ除去用のローパスフィルタ１３を
通してＰＬＬ回路１１に同期信号として与えられる。こ
のＰＬＬ回路１１では入力信号に同期したクロックを発
生し、このクロックがカウンタ１４に与えられると、波
形作成用ＲＯＭ１５はカウンタ１４のクロックの計数値
に応じてアドレスが指定され、該当するアドレスの電流
基準となる波形データが順次出力される。この場合、波
形作成用ＲＯＭ１５には入力電流の一周期分に相当する
波形データが格納されているので、例えば図５に示すよ
うな電流波形が作られて出力される。

【００１７】この波形作成用ＲＯＭ１５より出力される
波形データが乗算形のＤ／Ａ変換器１６に入力される
と、この波形データはＤ／Ａ変換器１６によりアナログ
信号に変換され、基準信号となってＰＩ調整器１７に加
えられる。

【００１８】ここで、波形作成用ＲＯＭ１５に備えられ
ている位相調整用ボリューム１５−１を調整し、その出
力をＡ／Ｄコンバータ１５−２を通して波形作成用ＲＯ
Ｍ１５に入力すると、波形作成用ＲＯＭ１５のアドレス
が切換えられ、図６に示すように基準信号と同期信号と
の位相を変えることができる。

【００１９】また、波形作成用ＲＯＭ１５より出力され
るデータが乗算形のＤ／Ａ変換器１６によりアナログ信
号に変換されるとき、ゲイン調整用ボリューム１６−１
を調整することにより、図７に示すように波形のゲイン
を変えることができる。

【００２０】したがって、Ｄ／Ａ変換器１６からは入力
波形に同期した位相とゲインが変えられる基準信号が得
られることになる。

【００２１】このような基準信号がＰＩ調整器１７に与
えられると、このＰＩ調整器１７では昇圧コンバータ回
路３に流入する実際の入力電流の検出信号と基準信号と
を比較して波形を補正し、これをＰＷＭ変調器１８でＰ
ＷＭ変調することにより、スイッチング素子のゲート信
号が作られる。そして、このゲート信号がゲート駆動イ
ンターフェース１９に与えられると、昇圧コンバータ回
路３のスイッチング素子のゲートが制御される。即ち、
昇圧コンバータ回路３のスイッチング素子は図８に示す
ようにキャリア波と比較することによって基準電流波形
になるようにオン、オフが繰返される。

【００２２】この場合、昇圧コンバータ回路３のスイッ
チング素子がオン、オフ制御されると入力電流波形が基
準電流波形に重畳され、高調波リップルが発生するが、
昇圧コンバータ回路３の入力側には高調波除去用のフィ
ルタ１が設けられているので、これらの高調波リップル
は除去される。

【００２３】したがって、入力電流は電流波形、大きさ
の制御された負荷電流となって回生側インバータ回路５
に流れる。

【００２４】次に上述した負荷電流を回生側の交流電源
に回生するときの作用について述べる。図９は昇圧コン
バータ回路３を含む入出力部の等価回路を示すものであ
る。いま、昇圧コンバータ回路３のスイッチング素子Ｓ
がオンすると、リアクトル２を通して短絡電流が流れ、
このときリアクトル２にエネルギーが蓄えられる。この
状態でスイッチング素子Ｓがオフすると、リアクトル２
に蓄えられたエネルギーがダイオードＤを通してコンデ
ンサ４に流れ、このコンデンサ４の端子間電圧が上昇す
る。したがって、この電圧が設定値を越えると、インバ
ータ回路５が動作し、回生側の交流電源に電力が回生さ
れる。

【００２５】この場合、インバータ回路５の回生動作は
次のように行われる。初期状態のとき回生インバータ回
路５の昇圧動作を行い、主回路のコンデンサ４を充電す
る。これは昇圧コンバータ回路３が動作する前に試験装
置から主回路のコンデンサ４に電流が流れないようにす
るためである。次に昇圧コンバータ回路３の動作により
コンデンサ４の端子間電圧がある設定レベルを越える
と、回生動作に入り回生側の交流電源に同期した回生側
電源電圧より高い電圧を出力する。このとき流れる電流
は電流制限用リアクトル６によって制限される。

【００２６】このように本実施例では、試験電源として
交流電源が接続される主回路に昇圧コンバータ回路３と
インバータ回路５とを負荷回路として設け、また昇圧コ
ンバータ回路３の制御系に予め入力電流の一周期分の電
流波形データが格納され且つアドレスの切換により同期
信号と位相の異なる波形データが出力可能な波形データ
作成用ＲＯＭ１５、交流電源の入力電流が同期信号して
入力されるとこの入力信号に同期したクロック信号を発
生するＰＬＬ回路１１、このＰＬＬ回路１１より発生す
るクロック信号をカウントしそのカウント値により波形
データ作成用ＲＯＭ１５のアドレスを指定するカウンタ
１４およびこのカウンタ１４によりアドレスが指定され
ると波形データ作成用ＲＯＭ１５より順次出力される該
当するアドレスの電流基準となる波形データをアナログ
信号に変換するゲイン調整可能なＤ／Ａ変換器１６をそ
れぞれ設け、このＤ／Ａ変換器１６より出力される基準
信号をＰＩ調整器１７により昇圧コンバータ３に流れる
実電流と比較して波形を補正し、これをＰＷＭ変調器１
８でＰＷＭ変調して得られるゲート信号により、昇圧コ
ンバータ３をゲート駆動インターフェース１９を介して
スイッチング制御するようにしたものである。

【００２７】したがって、波形作成用ＲＯＭ１５より出
力される電流基準となる波形データを同期信号に対して
適宜位相を変えると共に、Ｄ／Ａ変換器１６により波形
ゲインを適宜変えることにより、昇圧コンバータ回路３
の入力電流を任意の波形（電流の形、大きさ、力率）に
制御することができる。これにより電源装置に接続され
る負荷に流れる電流が正弦波とはならないコンピュータ
や他の機器であってもその負荷特有の波形の電流を流す
ことができ、種々の電源特性の試験を効果的に行うこと
ができる。

【００２８】また、この昇圧コンバータ回路３の出力
は、主回路コンデンサ４の端子間電圧がその設定レベル
を越えるとインバータ回路５の回生動作により回生側の
交流電源に回生することができるので、低損失、高効率
なものとなし得ると共に、発熱による危険が少なく、し
かも装置全体の小型化を図ることができる。

【００２９】次に本発明の他の実施例を図１０により説
明する。

【００３０】図１０は、試験電源として直流電源の場合
に適用される昇圧コンバータ回路の制御装置を示すブロ
ック図で、図２と同一部分には同一符号を付してその説
明を省略し、ここでは異なる点について述べる。なお、
主回路の構成は入力端子に試験電源として直流電源が接
続される以外は図１と同じである。

【００３１】図１０に示すように直流電源の場合には、
入力電流と同期をとる必要がないため、図２に示す構成
のトランス１２、ローパスフィルタ１３、ＰＬＬ回路１
１およびカウンタ１４を用いず、新たに基準電圧発生器
２１、この基準電圧発生器２１より出力される基準電圧
が入力されるとこの入力電圧に比例した周波数で発振す
る発振器２２およびこの発振器２２より出力されるクロ
ック信号を計数し、その計数値に応じて波形成形用ＲＯ
Ｍ１５のアドレスを指定するカウンタ２３を設ける構成
とする。また、波形成形用ＲＯＭ１５に格納される波形
データは、例えば一周期分の交流波形を直流的にバイア
スした波形データとして格納される。この場合、波形成
形用ＲＯＭ１５に交流波形を直流的にバイアスして入力
しているのは、交流波形そのものをＲＯＭ１５に入力す
ると負荷装置から直流電源に電流が流れてしまうためで
ある。

【００３２】このような構成の昇圧コンバータ回路の制
御装置において、基準電圧発生器２１を適宜調整して基
準電圧を発生させると、発振器２２はその入力電圧に比
例した周波数でクロック信号を発振し、このクロック信
号はカウンタ２３に与えられる。このカウンタ２３によ
りその計数値に応じて波形成形用ＲＯＭ１５のアドレス
が指定されると、波形成形用ＲＯＭ１５より該当するア
ドレスの波形データが順次出力される。この場合、カウ
ンタ２３は発振器２２より入力されるクロック信号がカ
ウントアップすると、初期状態に戻り再びクロック信号
のカウントが連続的に行われる。

【００３３】この波形成形用ＲＯＭ１５より出力される
波形データは、Ｄ／Ａ変換器１６によりアナログ信号に
変換され、前記実施例同様にＰＩ調整器１７によりＰＷ
Ｍ変調することにより、昇圧コンバータ３のスイッチン
グ素子のゲート信号が作られる。図１１は発振器２２よ
り出力されるクロック信号とＤ／Ａ変換器１６の出力信
号の一例を示している。

【００３４】したがって、このような構成とすれば、試
験電源として直流電源を接続した場合でも前述と同様に
電流波形、大きさの制御された負荷電流を昇圧コンバー
タ回路３を通して回生側インバータ５に流すことができ
る。

【００３５】なお、図２に示す構成において、ＰＬＬ回
路１１と並列に図１０に示す基準電圧発生器２１、発振
器２２およびカウンタ２３を設け、入力端子に接続され
る試験電源が交流電源であるか、直流電源であるかによ
りこれらを切換えて使用できるようにしてもよい。ま
た、この場合、図２のＰＬＬ回路１１の内部に有する発
振器１１−３を図１０の発振器２２として、またカウン
タ１４を図１０のカウンタ２３として共用させて使用す
ることもできる。

【００３６】

【発明の効果】以上述べたように本発明によれば、負荷
に流れる電流が正弦波とはならないコンピュータや他の
機器であっても、その負荷特有の波形の電流を流すこと
ができ、種々の電源特性の試験を効果的に行うことがで
きるスイッチング型模擬負荷装置を提供できる。

【図面の簡単な説明】

【図１】本発明によるスイッチング型模擬負荷装置の一
実施例を示す主回路構成図。

【図２】同実施例における昇圧コンバータ回路の制御装
置を示すブロック図。

【図３】図２のＰＬＬ回路の内部構成を示すブロック
図。

【図４】図２の波形データ作成用ＲＯＭとその入出力部
を示すブロック図。

【図５】同じく波形データ作成用ＲＯＭに格納される波
形データの一例を示す図。

【図６】同じく波形データ作成用ＲＯＭより出力される
電流基準となる波形データと同期信号との位相の変化状
態の一例を示す図。

【図７】図２のＤ／Ａ変化器により調整されたゲインの
変化を示す波形図。

【図８】同実施例における昇圧コンバータ回路のスイッ
チング素子をオン、オフ制御するためのゲート信号を作
るための波形図。

【図９】同じく昇圧コンバータ回路を含む入出力部の等
価回路図。

【図１０】本発明の他の実施例を示す昇圧コンバータの
制御装置のブロック図。

【図１１】同実施例において、発振器より出力されるク
ロック信号とＤ／Ａ変換器の出力波形の関係を示す図。

【符号の説明】

１……入力フィルタ回路、２……リアクトル、３……昇
圧コンバータ回路、４……コンデンサ、５……インバー
タ回路、６……電流制限用リアクトル、７……トラン
ス、１１……ＰＬＬ回路、１２……トランス、１３……
ローパスフィルタ、１４……カウンタ、１５……波形デ
ータ作成用ＲＯＭ、１６……乗算形Ｄ／Ａ変換器、１７
……ＰＩ調整器、１８……ＰＷＭ変調器、１９……キャ
リア信号発生器、２０……ゲート駆動インターフェー
ス。２１……基準電圧発生器、２２……発振器、２３…
…カウンタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 試験用交流電源が接続される主回路に該
   電源から入力される交流を直流に変換する昇圧コンバー
   タ回路とこの昇圧コンバータ回路より出力される直流を
   交流に変換するインバータ回路とを設けて負荷回路を構
   成し、 前記試験用交流電源の入力電流が同期信号として入力さ
   れるとこの入力信号に同期したクロック信号を発生する
   クロック信号発生手段と、予め前記試験用交流電源の入
   力電流の一周期分に相当する電流波形データが格納され
   且つアドレスの切換により同期信号と位相の異なる波形
   データが出力可能な波形データ作成用ＲＯＭと、前記ク
   ロック信号発生手段より発生するクロック信号をカウン
   トしそのカウント値によりアドレスが指定されると前記
   波形データ作成用ＲＯＭより順次出力される該当するア
   ドレスの電流基準となる波形データをアナログ信号に変
   換するゲイン調整可能なＤ／Ａ変換手段と、このＤ／Ａ
   変換手段の出力信号を前記昇圧コンバータ回路に入力さ
   れる実電流と比較して波形補正する波形補正手段と、こ
   の波形補正手段により補正された前記Ｄ／Ａ変換手段の
   出力信号をＰＷＭ変調して前記昇圧コンバータのスイッ
   チング素子をオン、オフ制御するゲート信号を作り、こ
   のゲート信号により昇圧コンバータ回路をスイッチング
   制御するゲート信号生成手段とをそれぞれ設けて前記昇
   圧コンバータの制御系を構成するようにしたことを特徴
   とするスイッチング型模擬負荷装置。
2. 【請求項２】 試験用直流電源が接続される主回路に該
   電源から入力される直流を制御する昇圧コンバータ回路
   とこの昇圧コンバータ回路より出力される直流を交流に
   変換するインバータ回路とを設けて負荷回路を構成し、 電流波形データが位相調整可能に格納された波形作成用
   ＲＯＭと、基準電圧を発生する基準電圧発生手段と、こ
   の基準電圧発生手段より発生する基準電圧に応じた周波
   数でクロック信号を発生するクロック信号発生手段と、
   このクロック信号発生手段より発生するクロック信号を
   カウントして前記波形作成用ＲＯＭのアドレスが指定さ
   れると前記波形データ作成用ＲＯＭより順次出力される
   該当するアドレスの電流基準となる波形データをアナロ
   グ信号に変換するゲイン調整可能なＤ／Ａ変換手段と、
   このＤ／Ａ変換手段の出力信号を前記昇圧コンバータ回
   路に入力される実電流と比較して波形補正する波形補正
   手段と、この波形補正手段により補正された前記Ｄ／Ａ
   変換手段の出力信号をＰＷＭ変調して前記昇圧コンバー
   タのスイッチング素子をオン、オフ制御するゲート信号
   を作り、このゲート信号により昇圧コンバータ回路をス
   イッチング制御するゲート信号生成手段とをそれぞれ設
   けて前記昇圧コンバータの制御系を構成するようにした
   ことを特徴とするスイッチング型模擬負荷装置。