JPH08140357A - インバータシステムの並列運転制御回路 - Google Patents
インバータシステムの並列運転制御回路Info
- Publication number
- JPH08140357A JPH08140357A JP6273372A JP27337294A JPH08140357A JP H08140357 A JPH08140357 A JP H08140357A JP 6273372 A JP6273372 A JP 6273372A JP 27337294 A JP27337294 A JP 27337294A JP H08140357 A JPH08140357 A JP H08140357A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- output
- output current
- control
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
時に、並列配線のリアクトル分6a,6bとフィルタコンデ
ンサ5a,5bとの共振を抑え、安定な横流制御をすること
を目的とする。 【構成】 インバータ出力電流設定値を演算する手段
と、インバータシステムに流れる横流IB1,IB2を検出
する手段と、横流検出値を増幅する制御増幅器20a,20b
と、インバータ出力電流設定値と制御増幅器20a, 20b出
力とを加算する加算器19a, 19bと、加算器出力をインバ
ータ出力電流指令値としてインバータ出力電流を制御す
るマイナーループを持つインバータシステムの並列運転
制御装置。 【効果】 並列配線リアクトルとフィルタコンデンサと
の共振を抑えることができ、安定した横流制御が可能に
なるとともに、制御増幅器12a, 12b, 14a, 14bの利得を
大きく設定できるので、出力電圧過渡特性や横流制御特
性を向上させることができる。
Description
バータシステムの制御装置に関するものである。
る並列運転の従来例を示す回路構成図である。
はスイッチング素子からなるインバータ、3は負荷装
置、4a,4bはフィルタリアクトル、5a,5bはフィルタコ
ンデンサ、6a,6b,7a,7bはそれぞれ並列配線のインピ
ーダンスのリアクトル分、抵抗分である。8a,8b,9a,
9bは電流検出器、10a, 10b, 11a, 11b, 13a, 13bは加算
器、12a, 12b, 14a, 14b, 17a, 17bは制御増幅器、15a,
15bはPWM波作成回路であって、16は差電流検出回
路、18a, 18bはインバータシステムである。
a, 18bの出力電流を電流検出器9a,9bで検出し、差電流
検出回路16に入力する。差電流検出回路16はインバータ
システム18a の出力電流と本来流すべき出力電流との差
電流IB1(以後横流と呼ぶ)を出力する。例えばインバ
ータシステム18a, 18bが同じ容量であるならば、インバ
ータシステム18a の横流IB1は、電流検出器9aで検出さ
れる電流と負荷装置3を流れる電流IL の半分の電流と
の差電流となる。
器17a で増幅したものとの偏差を加算器10a で演算し、
出力電圧指令信号V1* とする。また出力電圧指令信号V1
* と出力電圧VC1との偏差を加算器11a で演算し、その
結果を制御増幅器12a で増幅しインバータ電流指令信号
II1 * とする。更にインバータ電流指令信号II1 * と電
流検出器8aで検出されたインバータ出力電流II1との偏
差を加算器13a で演算し、その結果を制御増幅器14a で
増幅して、制御信号m1としてPWM波作成回路15a に出
力される。
号m1を三角波キャリア信号と比較してゲート信号を出力
し、このゲート信号によりインバータ2aはスイッチング
されて、インバータシステム18a の横流IB1が0になる
ように制御される。
明したが、インバータシステム18bにおいても同じ動作
なので説明は省略する。
バータシステムにおいては、並列配線インピーダンス6a
や7aの値によっては、並列配線リアクトル6aとフィルタ
コンデンサ5aとが共振することがあり、安定な並列制御
ができないことがある。制御増幅器12a, 14aの利得を小
さく設定するか、並列配線インピーダンスを大きくすれ
ば共振は抑えられるが、制御増幅器の利得を小さくする
と出力電圧過渡特性や横流制御特性が悪化し、また並列
配線インピーダンスを大きくすると並列配線での損失が
大きくなるという問題があった。本発明はこれらの問題
点を解決することを目的とするものである。
システムの並列運転制御装置は、並列に接続され、共通
な負荷に電力を供給するインバータシステムにおいて、
直流電力を交流電力に変換するインバータと、前記イン
バータの交流側に設けられたフィルタリアクトルとフィ
ルタコンデンサとから成る出力フィルタと、インバータ
出力電流設定信号を演算する手段と、前記インバータシ
ステムの出力電流と本来流すべき出力電流との差電流を
検出する差電流検出回路と、前記差電流検出回路の出力
を増幅する制御増幅器と、前記インバータ出力電流設定
信号と前記制御増幅器の出力とを正の符号で加算する加
算器と、前記加算器の出力をインバータ出力電流指令と
して前記インバータの前記フィルタリアクトルを流れる
インバータ出力電流を制御するマイナーループを有する
ように構成したものである。
スを等価的に大きくすることができ、制御増幅器の利得
を小さくしたり、配線インピーダンスを大きくしたりし
なくても、並列配線リアクトルとフィルタコンデンサと
の共振を抑えることができる。
ータシステムの並列運転時の回路構成図である。図中の
符号1〜18は先に示した図3の従来装置と同様の部分を
示している。図1において、19a, 19bは加算器、20a, 2
0bは制御増幅器を示している。
では図3と同じであるから説明を省略する。制御増幅器
12a の出力をインバータ2aの出力電流設定信号とする。
また横流IB1を制御増幅器20a で増幅し、加算器19a で
出力電流設定信号と制御増幅器20a の出力とを正の符号
で加算し、その加算結果をインバータ出力電流指令信号
II1 * とする。更にインバータ出力電流指令信号II1 *
に電流検出器8aで検出されたインバータ出力電流II1が
追従するように図3の従来例と同様に制御するものであ
る。
器17a の利得をKB とし、制御増幅器20a の利得をKF
として、フィルタコンデンサ5aの容量をCF 、並列配線
6a,6b, 7a, 7bの合成インピーダンスをZB 、負荷装置
3に流れる電流をIL 、フィルタコンデンサ5aを流れる
電流をIC1、ラプラス演算子をsとする。更にインバー
タシステム18a, 18bが同じ容量で、インバータ出力電流
指令信号II1 * に対して、フィルタリアクトル4aを流れ
るインバータ出力電流II1が完全に追従しているとし
て、以上の制御動作を式で表すと、
ゲインとすると、(5)式の左辺第3項と右辺第3項と
をそれぞれ(6)式の左辺第3項と右辺第3項と比べた
場合に、(5)式の分子が(6)式の分子よりも小さく
なっていることがわかる。つまり、合成インピーダンス
をZB を大きくすることと同じ効果があり、並列配線リ
アクトル6aとフィルタコンデンサ5aとの共振を抑えるこ
とができる。
ンデンサ5aとの共振周波数をf0とすると、制御増幅器20
a の利得KF は図2に示すような周波数特性を持つ高域
通過フィルタ構成でも上記実施例と同様の効果を示す。
すなわち遮断周波数を共振周波数f0より低く設定した高
域通過フィルタを制御増幅器20a に使用すると、上記実
施例と同様の理由により、遮断周波数以上の周波数に対
しての並列配線インピーダンスを等価的に増加させるこ
とができ、その結果並列配線リアクトル6aとフィルタコ
ンデンサ5aとの共振を抑えることができる。
2台で並列運転される場合について説明したが、インバ
ータシステムの並列台数は2台に限られるものではな
い。
並列配線インピーダンスを制御により等価的に大きくす
ることができるので、並列配線リアクトルとフィルタコ
ンデンサとの共振を抑えることができ、安定した横流制
御が可能になる。また制御増幅器12a, 12b, 14a, 14bの
利得を大きく設定できるので、出力電圧過渡特性や横流
制御特性を向上させることができる。
列運転の回路構成図である。
したときの周波数特性を示す図である。
の回路構成図である。
力電流 II1 * , II2 * インバータ出力電流指令信号 IL 負荷装置に流れる電流 KF 制御増幅器20a の利得 m1,m2 制御信号 V1,V2 出力電圧設定信号 V1* , V2* 出力電圧指令信号 VC1,VC2 出力電圧
器17a で増幅したものとの偏差を加算器10a で演算し、
出力電圧指令信号V1* とする。また出力電圧指令信号V1
* と出力電圧VC1との偏差を加算器11a で演算し、その
結果を制御増幅器12a で増幅しインバータ電流指令信号
II1 * とする。更にインバータ電流指令信号II1 * と電
流検出器8aで検出されたインバータ出力電流II1との偏
差を加算器13a で演算し、その結果を制御増幅器14a で
増幅して、制御信号m1としてPWM波作成回路15a に出
力される。
Claims (1)
- 【請求項1】 並列に接続され、共通な負荷に電力を供
給するインバータシステムにおいて、直流電力を交流電
力に変換するインバータと、前記インバータの交流側に
設けられたフィルタリアクトルとフィルタコンデンサと
から成る出力フィルタと、インバータ出力電流設定信号
を演算する手段と、前記インバータシステムの出力電流
と本来流すべき出力電流との差電流を検出する差電流検
出回路と、前記差電流検出回路の出力を増幅する制御増
幅器と、前記インバータ出力電流設定信号と前記制御増
幅器の出力とを正の符号で加算する加算器と、前記加算
器の出力をインバータ出力電流指令として前記インバー
タの前記フィルタリアクトルを流れるインバータ出力電
流を制御するマイナーループを有することを特徴とする
インバータシステムの並列運転制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27337294A JP3394100B2 (ja) | 1994-11-08 | 1994-11-08 | インバータシステムの並列運転制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27337294A JP3394100B2 (ja) | 1994-11-08 | 1994-11-08 | インバータシステムの並列運転制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08140357A true JPH08140357A (ja) | 1996-05-31 |
JP3394100B2 JP3394100B2 (ja) | 2003-04-07 |
Family
ID=17526988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27337294A Expired - Fee Related JP3394100B2 (ja) | 1994-11-08 | 1994-11-08 | インバータシステムの並列運転制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3394100B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303419A (ja) * | 2008-06-16 | 2009-12-24 | Toshiba Mitsubishi-Electric Industrial System Corp | 無停電電源システム |
JP2019097345A (ja) * | 2017-11-27 | 2019-06-20 | 富士電機株式会社 | 電力変換装置 |
-
1994
- 1994-11-08 JP JP27337294A patent/JP3394100B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009303419A (ja) * | 2008-06-16 | 2009-12-24 | Toshiba Mitsubishi-Electric Industrial System Corp | 無停電電源システム |
JP2019097345A (ja) * | 2017-11-27 | 2019-06-20 | 富士電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3394100B2 (ja) | 2003-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910000874B1 (ko) | 액티브 필터 장치 | |
JP2001286150A (ja) | 電力変換装置 | |
JP2893882B2 (ja) | アクティブフィルタ装置 | |
JP3394100B2 (ja) | インバータシステムの並列運転制御回路 | |
JP2000031759A (ja) | 差動増幅回路 | |
US10847334B2 (en) | Apparatus and method for controlling current | |
CN113162417B (zh) | 直流变换电路、电流纹波优化方法及车载充电机 | |
JPH11341815A (ja) | 電力変換装置 | |
JPH09215315A (ja) | スイッチング方式直流電源 | |
JPH0491628A (ja) | インバータ装置 | |
JP2000166240A (ja) | Pwmコンバータの直流電圧制御回路 | |
US20220069783A1 (en) | Class d amplifier with current mode control | |
JPH078112B2 (ja) | アクテイブフイルタ | |
JPH10256838A (ja) | 電流帰還回路 | |
JPH08251911A (ja) | 定電圧制御回路 | |
JP3133772B2 (ja) | インバータ装置 | |
JPH0777491B2 (ja) | 障害電流補償装置 | |
JP3231953B2 (ja) | 電力変換装置 | |
JP2002034153A (ja) | 電力用アクティブフィルタの制御方法 | |
JPS6031126B2 (ja) | Btl増巾回路 | |
JP2001327084A (ja) | インバータ並列運転装置 | |
JPH0865890A (ja) | 力率改善用コンデンサの高調波電流抑制方法 | |
CN114710056A (zh) | 解耦控制器、方法、功率变换装置及电机驱动器 | |
JPH0583856A (ja) | アクテイブフイルタ | |
JPH1063360A (ja) | アクティブフィルタの制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |