JP3231953B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP3231953B2 JP3231953B2 JP18252094A JP18252094A JP3231953B2 JP 3231953 B2 JP3231953 B2 JP 3231953B2 JP 18252094 A JP18252094 A JP 18252094A JP 18252094 A JP18252094 A JP 18252094A JP 3231953 B2 JP3231953 B2 JP 3231953B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- output
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、直流電力を交流電力或
いは交流電力を直流電力に変換する電力変換装置に関す
る。
いは交流電力を直流電力に変換する電力変換装置に関す
る。
【０００２】
【従来の技術】図５は、従来の無停電電源装置の主回路
の一例を示す図である。同図に示すように、交流電源１
には、交流リアクトル２の一端が接続されており、この
交流リアクトル２の他端には、三相ＰＷＭコンバータ３
の入力側が接続されている。
の一例を示す図である。同図に示すように、交流電源１
には、交流リアクトル２の一端が接続されており、この
交流リアクトル２の他端には、三相ＰＷＭコンバータ３
の入力側が接続されている。
【０００３】三相ＰＷＭコンバータ３は、例えば、ＩＧ
ＢＴ（絶縁ゲートバイポーラトランジスタ）からなる自
己消弧型半導体素子（以下、単に「素子」と称する。）
Ｓ21〜Ｓ26及び各素子にそれぞれ並列に接続されたダイ
オードＤ21〜Ｄ26で構成される。
ＢＴ（絶縁ゲートバイポーラトランジスタ）からなる自
己消弧型半導体素子（以下、単に「素子」と称する。）
Ｓ21〜Ｓ26及び各素子にそれぞれ並列に接続されたダイ
オードＤ21〜Ｄ26で構成される。
【０００４】三相ＰＷＭコンバータ３の出力側には、平
滑コンデンサ４を並列に接続すると共に三相ＰＷＭイン
バータ５の入力側が接続されている。三相ＰＷＭインバ
ータ５は、例えば、ＩＧＢＴ（絶縁ゲートバイポーラト
ランジスタ）からなる自己消弧型半導体素子（以下、単
に「素子」と称する。）Ｓ11〜Ｓ16及び各素子にそれぞ
れ並列に接続されたダイオードＤ11〜Ｄ16で構成され
る。
滑コンデンサ４を並列に接続すると共に三相ＰＷＭイン
バータ５の入力側が接続されている。三相ＰＷＭインバ
ータ５は、例えば、ＩＧＢＴ（絶縁ゲートバイポーラト
ランジスタ）からなる自己消弧型半導体素子（以下、単
に「素子」と称する。）Ｓ11〜Ｓ16及び各素子にそれぞ
れ並列に接続されたダイオードＤ11〜Ｄ16で構成され
る。
【０００５】三相ＰＷＭインバータ５の出力側には、イ
ンバータトランス６の一次側が接続されており、このイ
ンバータトランス６の二次側には、フィルタコンデンサ
７及び負荷８が接続されている。
ンバータトランス６の一次側が接続されており、このイ
ンバータトランス６の二次側には、フィルタコンデンサ
７及び負荷８が接続されている。
【０００６】図６に、三相ＰＷＭインバータ５の制御回
路の構成を示す。同図に示すように、この三相ＰＷＭイ
ンバータ５の制御回路には、負荷への三相出力電圧
（Ｕ，Ｖ，Ｗ相）それぞれをデジタル量に変換するため
のＡ／Ｄ変換器１１〜１３が設けられており、このＡ／
Ｄ変換器１１〜１３の出力側には、Ａ／Ｄ変換器１１〜
１３からの出力デジタル信号を電源電圧と同相成分Ｖd
及び直交成分Ｖq に変換するための共通の座標変換回路
１４の入力側が接続されている。
路の構成を示す。同図に示すように、この三相ＰＷＭイ
ンバータ５の制御回路には、負荷への三相出力電圧
（Ｕ，Ｖ，Ｗ相）それぞれをデジタル量に変換するため
のＡ／Ｄ変換器１１〜１３が設けられており、このＡ／
Ｄ変換器１１〜１３の出力側には、Ａ／Ｄ変換器１１〜
１３からの出力デジタル信号を電源電圧と同相成分Ｖd
及び直交成分Ｖq に変換するための共通の座標変換回路
１４の入力側が接続されている。
【０００７】座標変換回路１４の出力側には、電圧指令
値Ｖo ′と座標変換後の電源と同相成分の電圧Ｖd との
差εdvを入力として、比例積分等の制御演算を行なう電
圧制御回路１５の入力側が接続されている。
値Ｖo ′と座標変換後の電源と同相成分の電圧Ｖd との
差εdvを入力として、比例積分等の制御演算を行なう電
圧制御回路１５の入力側が接続されている。
【０００８】同様に、座標変換回路１４の出力側には、
電圧位相指令値’０’と座標変換後の電源と直交成分の
電圧Ｖq との差εqvを入力として、比例積分等の制御演
算を行なう電圧制御回路１６の入力側が接続されてい
る。
電圧位相指令値’０’と座標変換後の電源と直交成分の
電圧Ｖq との差εqvを入力として、比例積分等の制御演
算を行なう電圧制御回路１６の入力側が接続されてい
る。
【０００９】電圧制御回路１５，１６の出力側には、電
圧制御回路１５，１６からの出力信号εdv，εqvを入力
として、三相の負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw
′として出力する座標変換回路１７の入力側が接続さ
れている。
圧制御回路１５，１６からの出力信号εdv，εqvを入力
として、三相の負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw
′として出力する座標変換回路１７の入力側が接続さ
れている。
【００１０】この座標変換回路１７の出力側には、座標
変換回路１７からのデジタル負荷電流指令信号Ｉu ′、
Ｉv ′、Ｉw ′をアナログ量に変換するためのＤ／Ａ変
換器１８〜２０の入力側がそれぞれ接続されている。
変換回路１７からのデジタル負荷電流指令信号Ｉu ′、
Ｉv ′、Ｉw ′をアナログ量に変換するためのＤ／Ａ変
換器１８〜２０の入力側がそれぞれ接続されている。
【００１１】Ｄ／Ａ変換器１８〜２０の出力側には、ア
ナログ負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw ′と三相
電流Ｉu 、Ｉv 、Ｉw との差εIU、εIV、εIWを入力と
し、この入力に比例した出力信号εIU′、εIV′、εI
W′を出力する電流制御回路２１〜２３の入力側がそれ
ぞれ接続されている。
ナログ負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw ′と三相
電流Ｉu 、Ｉv 、Ｉw との差εIU、εIV、εIWを入力と
し、この入力に比例した出力信号εIU′、εIV′、εI
W′を出力する電流制御回路２１〜２３の入力側がそれ
ぞれ接続されている。
【００１２】電流制御回路２１〜２３の出力側には、電
流制御回路２１〜２３の出力信号εIU′、εIV′、εI
W′と、三角波発生器２４から出力される三角波Ｖａと
の比較結果に基づいて、インバータの素子Ｓ11〜Ｓ16を
制御するゲート回路２５〜２７がそれぞれ接続されてい
る。
流制御回路２１〜２３の出力信号εIU′、εIV′、εI
W′と、三角波発生器２４から出力される三角波Ｖａと
の比較結果に基づいて、インバータの素子Ｓ11〜Ｓ16を
制御するゲート回路２５〜２７がそれぞれ接続されてい
る。
【００１３】次に、三相ＰＷＭインバータ５の制御回路
の動作について説明する。まず、負荷８への三相出力電
圧（Ｕ，Ｖ，Ｗ相）は、電圧検出器によって検出され、
Ａ／Ｄ変換器１１〜１３によってデジタル量に変換され
る。
の動作について説明する。まず、負荷８への三相出力電
圧（Ｕ，Ｖ，Ｗ相）は、電圧検出器によって検出され、
Ａ／Ｄ変換器１１〜１３によってデジタル量に変換され
る。
【００１４】この変換された三相出力電圧のデジタル量
は、座標変換回路１４によって、電源電圧と同相成分の
Ｖd 及び電源電圧と直交成分のＶq に変換される。そし
て、電圧指令値Ｖo ′と座標変換後の電圧Ｖd との差分
信号εdV＝Ｖ′−Ｖd が電圧制御回路１５に入力され、
電圧制御回路１５にて比例積分制御演算が行なわれεd
V′として出力される。
は、座標変換回路１４によって、電源電圧と同相成分の
Ｖd 及び電源電圧と直交成分のＶq に変換される。そし
て、電圧指令値Ｖo ′と座標変換後の電圧Ｖd との差分
信号εdV＝Ｖ′−Ｖd が電圧制御回路１５に入力され、
電圧制御回路１５にて比例積分制御演算が行なわれεd
V′として出力される。
【００１５】同様に、電圧位相指令値’０’と、座標変
換後の電圧Ｖq との差分信号εqV＝０−Ｖq が電圧制御
回路１６に入力され、電圧制御回路１６にて比例積分等
の制御演算が行なわれεqV′として出力される。
換後の電圧Ｖq との差分信号εqV＝０−Ｖq が電圧制御
回路１６に入力され、電圧制御回路１６にて比例積分等
の制御演算が行なわれεqV′として出力される。
【００１６】上記電圧制御回路１５，１６からの差分出
力信号εdV′、εqV′は、座標変換回路１７に出力さ
れ、この差分出力信号εdV′、εqV′は、座標変換回路
１７によって三相の負荷電流指令信号Ｉu ′、Ｉv ′、
Ｉw ′として出力される。
力信号εdV′、εqV′は、座標変換回路１７に出力さ
れ、この差分出力信号εdV′、εqV′は、座標変換回路
１７によって三相の負荷電流指令信号Ｉu ′、Ｉv ′、
Ｉw ′として出力される。
【００１７】負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw ′
は、Ｄ／Ａ変換器１８〜２０によって、それぞれアナロ
グ量に変換されて出力される。上述のＡ／Ｄ変換器１１
〜１３による三相出力電圧のＡ／Ｄ変換処理からＤ／Ａ
変換器１８〜２０によるＤ／Ａ変換処理は、図７に示す
ように、１６６μｓ毎に発生する割り込みパルスによっ
てデジタル制御演算により行なわれる。
は、Ｄ／Ａ変換器１８〜２０によって、それぞれアナロ
グ量に変換されて出力される。上述のＡ／Ｄ変換器１１
〜１３による三相出力電圧のＡ／Ｄ変換処理からＤ／Ａ
変換器１８〜２０によるＤ／Ａ変換処理は、図７に示す
ように、１６６μｓ毎に発生する割り込みパルスによっ
てデジタル制御演算により行なわれる。
【００１８】すなわち、この割り込み発生後、上述のよ
うに、Ａ／Ｄ変換処理３１、比例積分制御演算３２、シ
ーケンス制御３３、Ｄ／Ａ変換処理３４が行なわれて、
アナログ量の負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw ′
が出力される。
うに、Ａ／Ｄ変換処理３１、比例積分制御演算３２、シ
ーケンス制御３３、Ｄ／Ａ変換処理３４が行なわれて、
アナログ量の負荷電流指令信号Ｉu ′、Ｉv ′、Ｉw ′
が出力される。
【００１９】上記処理のための演算遅れ時間ｔd は、ほ
ぼ１３０［μｓ］である。以下の動作は、三相（Ｕ、
Ｖ、Ｗ相）の内、Ｕ相について説明する。Ｄ／Ａ変換器
１８から出力されたアナログ量の負荷電流指令信号Ｉu
′と、Ｕ相電流Ｉu との差εIU＝Ｉu ′−Ｉu が電流
制御回路２１に入力される。
ぼ１３０［μｓ］である。以下の動作は、三相（Ｕ、
Ｖ、Ｗ相）の内、Ｕ相について説明する。Ｄ／Ａ変換器
１８から出力されたアナログ量の負荷電流指令信号Ｉu
′と、Ｕ相電流Ｉu との差εIU＝Ｉu ′−Ｉu が電流
制御回路２１に入力される。
【００２０】電流制御回路２１は、比例増幅器だけで構
成され、入力信号εIUに比例した出力信号εIU′を出力
する。なお、電流制御回路には、積分要素や微分要素を
加えて、電流制御系の最適化を図っても良い。
成され、入力信号εIUに比例した出力信号εIU′を出力
する。なお、電流制御回路には、積分要素や微分要素を
加えて、電流制御系の最適化を図っても良い。
【００２１】三角波発生器２４は、いわゆるＰＷＭイン
バータの搬送波となる一定振幅一定周波数の三角波Ｖａ
を発生する。そして、この三角波Ｖａと電流制御回路２
１の出力信号εIU′を比較し、εIU′≧Ｖａのとき出力
信号’１’をεIU′＜Ｖａのとき出力信号’０’をゲー
ト回路２５に出力する。
バータの搬送波となる一定振幅一定周波数の三角波Ｖａ
を発生する。そして、この三角波Ｖａと電流制御回路２
１の出力信号εIU′を比較し、εIU′≧Ｖａのとき出力
信号’１’をεIU′＜Ｖａのとき出力信号’０’をゲー
ト回路２５に出力する。
【００２２】ゲート回路２５は、インバータの素子Ｓ11
とＳ14を制御するもので、上記出力信号が’１’のとき
は、Ｓ11を「オン」とし、Ｓ14を「オフ」とする。ま
た、出力信号が’０’のときは、Ｓ11を「オフとし、Ｓ
14を「オン」とする。
とＳ14を制御するもので、上記出力信号が’１’のとき
は、Ｓ11を「オン」とし、Ｓ14を「オフ」とする。ま
た、出力信号が’０’のときは、Ｓ11を「オフとし、Ｓ
14を「オン」とする。
【００２３】したがって、出力信号が’１’の期間が’
０’の期間より大きいときは、Ｕ相電流ＩU を正方向に
増加させ、’０’の期間が’１’の期間より大きいとき
は、Ｕ相電流ＩU を負方向に増加させる。
０’の期間より大きいときは、Ｕ相電流ＩU を正方向に
増加させ、’０’の期間が’１’の期間より大きいとき
は、Ｕ相電流ＩU を負方向に増加させる。
【００２４】すなわち、電流制御回路２１の出力信号ε
IU′に比例した電圧が負荷８に印加される。例えば、Ｕ
相電流の指令値Ｉu ′が検出値Ｉu より大きくなった場
合、εIU＝Ｉu ′−Ｉu は正の値となり、出力信号εI
U′、すなわち、Ｕ相出力電圧Ｖu を増加させる。
IU′に比例した電圧が負荷８に印加される。例えば、Ｕ
相電流の指令値Ｉu ′が検出値Ｉu より大きくなった場
合、εIU＝Ｉu ′−Ｉu は正の値となり、出力信号εI
U′、すなわち、Ｕ相出力電圧Ｖu を増加させる。
【００２５】従って、検出値Ｉu が増加し、最終的にＩ
u ＝Ｉu ′となるように制御される。逆に、Ｕ相電流の
指令値Ｉu ′が検出値Ｉu より小さくなった場合、εIU
＝Ｉu ′−Ｉu は負の値となり、出力信号εIU′、すな
わち、Ｕ相出力電圧Ｖu を減少させる。
u ＝Ｉu ′となるように制御される。逆に、Ｕ相電流の
指令値Ｉu ′が検出値Ｉu より小さくなった場合、εIU
＝Ｉu ′−Ｉu は負の値となり、出力信号εIU′、すな
わち、Ｕ相出力電圧Ｖu を減少させる。
【００２６】従って、検出値Ｉu が減少し、最終的にＩ
u ＝Ｉu ′となるように制御される。ここで、指令値Ｉ
u ′を正弦波状に変化させれば、この正弦波状の変化に
追従して検出値Ｉu も正弦波状に制御される。
u ＝Ｉu ′となるように制御される。ここで、指令値Ｉ
u ′を正弦波状に変化させれば、この正弦波状の変化に
追従して検出値Ｉu も正弦波状に制御される。
【００２７】なお、Ｕ相電流の場合と同様に、Ｖ相及び
Ｗ相の負荷電流Ｉv ，Ｉw もそれぞれの指令値Ｉv ′，
Ｉw ′に応じて制御される。次に、三相ＰＷＭコンバー
タによる交流電源からの供給電流Ｉs の制御方法につい
て説明する。
Ｗ相の負荷電流Ｉv ，Ｉw もそれぞれの指令値Ｉv ′，
Ｉw ′に応じて制御される。次に、三相ＰＷＭコンバー
タによる交流電源からの供給電流Ｉs の制御方法につい
て説明する。
【００２８】図８に、従来の三相ＰＷＭコンバータ制御
回路の構成を示す。同図に示すように、この三相ＰＷＭ
コンバータ制御回路は、Ａ／Ｄ変換器４１、電圧制御回
路４２、電流制御回路４３、４４、座標変換器４５，４
６、三角波発生器４７、Ｄ／Ａ変換器４８〜５０、Ａ／
Ｄ変換器５１〜５３、を主体に構成されている。
回路の構成を示す。同図に示すように、この三相ＰＷＭ
コンバータ制御回路は、Ａ／Ｄ変換器４１、電圧制御回
路４２、電流制御回路４３、４４、座標変換器４５，４
６、三角波発生器４７、Ｄ／Ａ変換器４８〜５０、Ａ／
Ｄ変換器５１〜５３、を主体に構成されている。
【００２９】Ａ／Ｄ変換器４１は、アナログ量の電圧検
出値Ｖdcをデジタル量に変換するものである。電圧制御
回路４２は、Ａ／Ｄ変換器４１によってデジタル量に変
換された電圧検出値Ｖdcと、平滑コンデンサの直流電圧
指令値Ｖdc′との差εdc＝Ｖdc′−Ｖdcを増幅あるいは
積分して電源電流波高値指令Ｉd ′として出力するもの
である。
出値Ｖdcをデジタル量に変換するものである。電圧制御
回路４２は、Ａ／Ｄ変換器４１によってデジタル量に変
換された電圧検出値Ｖdcと、平滑コンデンサの直流電圧
指令値Ｖdc′との差εdc＝Ｖdc′−Ｖdcを増幅あるいは
積分して電源電流波高値指令Ｉd ′として出力するもの
である。
【００３０】Ａ／Ｄ変換器５１〜５３は、アナログ量の
電源電流ＩR ，ＩS ，ＩT をデジタル量に変換するため
のものである。座標変換器４６は、Ａ／Ｄ変換器５１〜
５３によってデジタル量に変換された電源電流ＩR ，Ｉ
S ，ＩT を、電源電流と同相成分をＩds、直交成分をＩ
qsとして出力するものである。
電源電流ＩR ，ＩS ，ＩT をデジタル量に変換するため
のものである。座標変換器４６は、Ａ／Ｄ変換器５１〜
５３によってデジタル量に変換された電源電流ＩR ，Ｉ
S ，ＩT を、電源電流と同相成分をＩds、直交成分をＩ
qsとして出力するものである。
【００３１】電流制御回路４３は、電流波高値指令Ｉd
′と座標変換器４６からの出力信号Ｉdsとの差εdI＝
Ｉd ′−Ｉdsを入力とし、増幅するものである。電流制
御回路４４は、電流位相指令値’０’と座標変換器４６
からの出力信号Ｉqsとの差εqI＝０−Ｉqsを入力とし、
比例積分等の制御演算を行なうものである。なお、電流
制御回路４３，４４は、簡単な比例増幅器だけで構成さ
れているが、積分要素あるいは微分要素が加わり、電流
制御系の最適化を図ることもある。
′と座標変換器４６からの出力信号Ｉdsとの差εdI＝
Ｉd ′−Ｉdsを入力とし、増幅するものである。電流制
御回路４４は、電流位相指令値’０’と座標変換器４６
からの出力信号Ｉqsとの差εqI＝０−Ｉqsを入力とし、
比例積分等の制御演算を行なうものである。なお、電流
制御回路４３，４４は、簡単な比例増幅器だけで構成さ
れているが、積分要素あるいは微分要素が加わり、電流
制御系の最適化を図ることもある。
【００３２】座標変換器４５は、電流制御回路４３，４
４からの出力εdI′及びεqI′を三相の電源電流指令Ｉ
R ′，Ｉs ′，ＩT ′として出力するものである。三角
波発生器４７は、一定振幅一定周波数の三角波Ｖb を発
生するものである。
４からの出力εdI′及びεqI′を三相の電源電流指令Ｉ
R ′，Ｉs ′，ＩT ′として出力するものである。三角
波発生器４７は、一定振幅一定周波数の三角波Ｖb を発
生するものである。
【００３３】Ｄ／Ａ変換器４８〜５０は、座標変換器４
５からの電源電流指令ＩR ′，Ｉs′，ＩT ′と三角波
発生器４７から出力される三角波Ｖａとの比較結果に基
づいて、コンバータの自己消弧型半導体電力素子Ｓ21〜
Ｓ26を制御する出力信号を出力するものである。
５からの電源電流指令ＩR ′，Ｉs′，ＩT ′と三角波
発生器４７から出力される三角波Ｖａとの比較結果に基
づいて、コンバータの自己消弧型半導体電力素子Ｓ21〜
Ｓ26を制御する出力信号を出力するものである。
【００３４】上記構成において、まず、アナログ量の電
圧検出値Ｖdcが、Ａ／Ｄ変換器４１によってデジタル量
に変換されて出力される。そして、Ａ／Ｄ変換器４１か
ら出力されたデジタル量の電圧検出値Ｖdcと平滑コンデ
ンサの直流電圧指令値Ｖdc′との差εdc＝Ｖdc′−Ｖdc
が、電圧制御回路４２に入力され、増幅あるいは積分さ
れて、電源電流波高値指令Ｉd ′として出力される。
圧検出値Ｖdcが、Ａ／Ｄ変換器４１によってデジタル量
に変換されて出力される。そして、Ａ／Ｄ変換器４１か
ら出力されたデジタル量の電圧検出値Ｖdcと平滑コンデ
ンサの直流電圧指令値Ｖdc′との差εdc＝Ｖdc′−Ｖdc
が、電圧制御回路４２に入力され、増幅あるいは積分さ
れて、電源電流波高値指令Ｉd ′として出力される。
【００３５】一方、アナログ量の電源電流ＩR ，ＩS ，
ＩT を検出し、Ａ／Ｄ変換器５１〜５３によってデジタ
ル量に変換し、座標変換器４６によって、電源電流と同
相成分を出力信号Ｉds、直交成分を出力信号Ｉqsに変換
して出力する。
ＩT を検出し、Ａ／Ｄ変換器５１〜５３によってデジタ
ル量に変換し、座標変換器４６によって、電源電流と同
相成分を出力信号Ｉds、直交成分を出力信号Ｉqsに変換
して出力する。
【００３６】そして、電流波高値指令Ｉd ′と座標変換
器４６からの出力信号Ｉdsとの差εdI＝Ｉd ′−Ｉdsが
電流制御回路４３に入力されて増幅された後にεdI′と
して出力される。
器４６からの出力信号Ｉdsとの差εdI＝Ｉd ′−Ｉdsが
電流制御回路４３に入力されて増幅された後にεdI′と
して出力される。
【００３７】同様に、電流位相指令値’０’と座標変換
器４６からの出力信号Ｉqsとの差εqI＝０−Ｉqsが電流
制御回路４４に入力されて比例積分等の制御演算が行な
わた後にεqI′として出力される。
器４６からの出力信号Ｉqsとの差εqI＝０−Ｉqsが電流
制御回路４４に入力されて比例積分等の制御演算が行な
わた後にεqI′として出力される。
【００３８】座標変換器４５は、電流制御回路４３，４
４からの出力信号εdI′及びεqI′を三相の電源電流指
令ＩR ′，ＩS ′，ＩT ′に変換してして出力する。以
下の動作は、三相（Ｒ、Ｓ、Ｔ相）の内、Ｒ相について
説明する。
４からの出力信号εdI′及びεqI′を三相の電源電流指
令ＩR ′，ＩS ′，ＩT ′に変換してして出力する。以
下の動作は、三相（Ｒ、Ｓ、Ｔ相）の内、Ｒ相について
説明する。
【００３９】三角発生波４７は、いわゆるＰＷＭインバ
ータの搬送波となる一定振幅一定周波数の三角波Ｖａを
発生する。そして、この三角波Ｖａと座標変換器４５の
出力信号ＩR ′を比較し、ＩR ′≧Ｖａのとき出力信
号’１’をＩR ′＜Ｖａのとき出力信号’０’をゲート
回路４８に出力する。
ータの搬送波となる一定振幅一定周波数の三角波Ｖａを
発生する。そして、この三角波Ｖａと座標変換器４５の
出力信号ＩR ′を比較し、ＩR ′≧Ｖａのとき出力信
号’１’をＩR ′＜Ｖａのとき出力信号’０’をゲート
回路４８に出力する。
【００４０】ゲート回路４８は、コンバータの自己消弧
型半導体電力素子Ｓ21とＳ24を制御するもので、上記出
力信号が’１’のときは、Ｓ21を「オン」とし、Ｓ24を
「オフ」とする。
型半導体電力素子Ｓ21とＳ24を制御するもので、上記出
力信号が’１’のときは、Ｓ21を「オン」とし、Ｓ24を
「オフ」とする。
【００４１】また、出力信号が’０’のときは、Ｓ21を
「オフ」とし、Ｓ24を「オン」とする。電源電流Ｉs
は、交流リアクトルＬs に付加される電圧ＶL によって
決定される。
「オフ」とし、Ｓ24を「オン」とする。電源電流Ｉs
は、交流リアクトルＬs に付加される電圧ＶL によって
決定される。
【００４２】また、リアクトル電圧ＶL は、電源電圧Ｖ
ｓと三相ＰＷＭコンバータが発生する電圧Ｖdcによって
決定される。上記処理のための演算遅れ時間も、上述の
ように、ほぼ１３０［μｓ］である。
ｓと三相ＰＷＭコンバータが発生する電圧Ｖdcによって
決定される。上記処理のための演算遅れ時間も、上述の
ように、ほぼ１３０［μｓ］である。
【００４３】
【発明が解決しようとする課題】上述のような電力変換
装置において、電流制御回路４３，４４、電圧制御回路
１５，１６をデジタル制御系によって構築する場合、デ
ジタル演算による遅れ無駄時間によって制御応答性が悪
くなるという欠点があった。
装置において、電流制御回路４３，４４、電圧制御回路
１５，１６をデジタル制御系によって構築する場合、デ
ジタル演算による遅れ無駄時間によって制御応答性が悪
くなるという欠点があった。
【００４４】本発明は、上記実情に鑑みてなされたもの
であり、制御応答性を高めるために、デジタル制御回路
内で、過渡応答に影響を及ぼすものを取り出し、該部分
を検出後直ちに演算し、出力する回路を備えた電力変換
装置を提供することを目的とする。
であり、制御応答性を高めるために、デジタル制御回路
内で、過渡応答に影響を及ぼすものを取り出し、該部分
を検出後直ちに演算し、出力する回路を備えた電力変換
装置を提供することを目的とする。
【００４５】
【課題を解決するための手段】上記目的を達成するため
に、まず、請求項１の発明の電力変換装置によれば、導
通制御端子を有する複数の半導体素子で構成され、電源
から供給される直流電力を交流電力或いは交流電力を直
流電力に変換する変換部と、この変換部の導通制御端子
の入力を一定のサンプリング間隔でデジタル制御を行な
うことにより制御する制御部と、を備えた電力変換装置
において、電源電圧をデジタル信号電圧に変換するデジ
タル変換器と、このデジタル変換器から出力されるデジ
タル信号電圧を前記電源電圧と同相成分を持つ同相デジ
タル電圧信号と、前記電源電圧と直交成分を持つ直交デ
ジタル電圧信号に変換する第１の座標変換回路と、この
第１の座標変換回路から出力される同相デジタル電圧信
号と電圧指令値信号の演算結果を示す第１の演算出力信
号に対して比例演算を行なう第１のデジタル比例増幅器
と、前記第１の座標変換回路から出力される直交デジタ
ル電圧信号と電圧位相指令値信号の演算結果を示す第２
の演算出力信号に対して比例演算を行なう第２のデジタ
ル比例増幅器と、前記第１の演算出力信号に対して積分
演算を行なう第１の積分回路と、この第１の積分回路か
ら出力される前回の導通制御時における演算結果を保持
するための第１の保持回路と、前記第２の演算出力信号
に対して積分演算を行なう第２の積分回路と、この第２
の積分回路から出力される前回の導通制御時における演
算結果を保持するための第２の保持回路と、前記第１の
保持回路に保持されている前回導通制御時の演算結果
と、前記第１のデジタル比例増幅器から出力される比例
演算結果を演算して得られる第１のデジタル演算信号
と、前記第２の保持回路に保持されている前回の導通制
御時の演算結果と、前記第２のデジタル比例増幅器から
出力される比例演算結果を演算して得られる第２のデジ
タル演算信号を入力として、負荷電流デジタル指令信号
を出力する第２の座標変換回路と、この第２の座標変換
回路から出力される前記負荷電流デジタル指令信号を前
記半導体素子に対する負荷電流アナログ指令信号に変換
して出力するアナログ変換器と、を備えたことを特徴と
する。
に、まず、請求項１の発明の電力変換装置によれば、導
通制御端子を有する複数の半導体素子で構成され、電源
から供給される直流電力を交流電力或いは交流電力を直
流電力に変換する変換部と、この変換部の導通制御端子
の入力を一定のサンプリング間隔でデジタル制御を行な
うことにより制御する制御部と、を備えた電力変換装置
において、電源電圧をデジタル信号電圧に変換するデジ
タル変換器と、このデジタル変換器から出力されるデジ
タル信号電圧を前記電源電圧と同相成分を持つ同相デジ
タル電圧信号と、前記電源電圧と直交成分を持つ直交デ
ジタル電圧信号に変換する第１の座標変換回路と、この
第１の座標変換回路から出力される同相デジタル電圧信
号と電圧指令値信号の演算結果を示す第１の演算出力信
号に対して比例演算を行なう第１のデジタル比例増幅器
と、前記第１の座標変換回路から出力される直交デジタ
ル電圧信号と電圧位相指令値信号の演算結果を示す第２
の演算出力信号に対して比例演算を行なう第２のデジタ
ル比例増幅器と、前記第１の演算出力信号に対して積分
演算を行なう第１の積分回路と、この第１の積分回路か
ら出力される前回の導通制御時における演算結果を保持
するための第１の保持回路と、前記第２の演算出力信号
に対して積分演算を行なう第２の積分回路と、この第２
の積分回路から出力される前回の導通制御時における演
算結果を保持するための第２の保持回路と、前記第１の
保持回路に保持されている前回導通制御時の演算結果
と、前記第１のデジタル比例増幅器から出力される比例
演算結果を演算して得られる第１のデジタル演算信号
と、前記第２の保持回路に保持されている前回の導通制
御時の演算結果と、前記第２のデジタル比例増幅器から
出力される比例演算結果を演算して得られる第２のデジ
タル演算信号を入力として、負荷電流デジタル指令信号
を出力する第２の座標変換回路と、この第２の座標変換
回路から出力される前記負荷電流デジタル指令信号を前
記半導体素子に対する負荷電流アナログ指令信号に変換
して出力するアナログ変換器と、を備えたことを特徴と
する。
【００４６】また、請求項２の発明の電力変換装置によ
れば、導通制御素子を有する複数の半導体素子で構成さ
れ、各素子をデジタル制御することにより、直流電力を
交流電力或いは交流電力を直流電力に一定のサンプリン
グ間隔で変換する電力変換装置において、電源電圧をデ
ジタル信号電圧に変換するデジタル変換器と、このデジ
タル変換器から出力されるデジタル信号電圧を前記電源
電圧と同相成分を持つ同相デジタル電圧信号と、前記電
源電圧と直交成分を持つ直交デジタル電圧信号に変換す
る第１の座標変換回路と、この第１の座標変換回路から
出力される同相デジタル電圧信号と電圧指令値信号の演
算結果を示す第１の演算出力信号に対して積分演算を行
なう第１の積分回路と、前記第１の座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果である第２の演算出力信号に対して積分演算を
行なう第２の積分回路と、前記第１の積分回路と前記第
２の積分回路の演算結果を入力として、負荷電流デジタ
ル指令信号を出力する第２の座標変換回路と、前記第２
の座標変換回路から出力される前回の電流制御時におけ
る負荷電流デジタル指令信号を保持する保持回路と、こ
の保持回路に保持されている負荷電流デジタル指令信号
を負荷電流アナログ指令信号に変換して出力するアナロ
グ変換器と、前記電力変換装置の出力電圧基準値を出力
する基準発生回路と、この基準発生回路から出力される
出力電圧目標値と前記電源電圧の偏差を比例増幅して出
力するアナログ比例増幅器と、前記アナログ変換器から
出力される前回の電流制御時における演算結果と、前記
基準発生回路から出力される出力電圧目標値と前記電源
電圧の偏差を演算して前記半導体素子に対する負荷電流
アナログ指令信号を出力する回路と、を備えたことを特
徴とする。
れば、導通制御素子を有する複数の半導体素子で構成さ
れ、各素子をデジタル制御することにより、直流電力を
交流電力或いは交流電力を直流電力に一定のサンプリン
グ間隔で変換する電力変換装置において、電源電圧をデ
ジタル信号電圧に変換するデジタル変換器と、このデジ
タル変換器から出力されるデジタル信号電圧を前記電源
電圧と同相成分を持つ同相デジタル電圧信号と、前記電
源電圧と直交成分を持つ直交デジタル電圧信号に変換す
る第１の座標変換回路と、この第１の座標変換回路から
出力される同相デジタル電圧信号と電圧指令値信号の演
算結果を示す第１の演算出力信号に対して積分演算を行
なう第１の積分回路と、前記第１の座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果である第２の演算出力信号に対して積分演算を
行なう第２の積分回路と、前記第１の積分回路と前記第
２の積分回路の演算結果を入力として、負荷電流デジタ
ル指令信号を出力する第２の座標変換回路と、前記第２
の座標変換回路から出力される前回の電流制御時におけ
る負荷電流デジタル指令信号を保持する保持回路と、こ
の保持回路に保持されている負荷電流デジタル指令信号
を負荷電流アナログ指令信号に変換して出力するアナロ
グ変換器と、前記電力変換装置の出力電圧基準値を出力
する基準発生回路と、この基準発生回路から出力される
出力電圧目標値と前記電源電圧の偏差を比例増幅して出
力するアナログ比例増幅器と、前記アナログ変換器から
出力される前回の電流制御時における演算結果と、前記
基準発生回路から出力される出力電圧目標値と前記電源
電圧の偏差を演算して前記半導体素子に対する負荷電流
アナログ指令信号を出力する回路と、を備えたことを特
徴とする。
【００４７】あらに、請求項３の発明の電力変換装置に
よれば、導通制御端子を有する複数の半導体素子で構成
され、電源から供給される直流電力を交流電力或いは交
流電力を直流電力に変換する変換部と、この変換部の導
通制御端子の入力を一定のサンプリング間隔でデジタル
制御を行なうことにより制御する制御部と、を備えた電
力変換装置において、電源電圧をデジタル信号電圧に変
換するデジタル変換器と、このデジタル変換器から出力
されるデジタル信号電圧を電源電圧と同相成分を持つ同
相デジタル電圧信号と、前記電源電圧と直交成分を持つ
直交デジタル電圧信号に変換する第１の座標変換回路
と、この第１の座標変換回路から出力される同相デジタ
ル電圧信号と電圧指令値信号の演算結果を示す第１の演
算出力信号に対して比例演算を行なう第１のデジタル比
例増幅器と、前記第１の演算出力信号に対して微分演算
を行なう第１の微分演算器と、前記座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果を示す第２の演算出力信号に対して比例演算を
行なう第２のデジタル比例増幅器と、前記第２の演算出
力信号に対して微分演算を行なう第２の微分演算器と、
前記第１の演算出力信号に対して積分演算を行なう第１
の積分回路と、この第１の積分回路から出力される前回
の導通制御時における演算結果を保持するための第１の
保持回路と、前記第２の差分出力信号に対して積分演算
を行なう第２の積分回路と、この第２の積分回路から出
力される前回の導通制御時における演算結果を保持する
ための第２の保持回路と、前記第１の保持回路に保持さ
れている前回導通制御時における演算結果と、前記第１
のデジタル比例増幅器から出力される比例演算結果と、
前記第１の微分演算器から出力される微分演算結果を演
算して得られる第１のデジタル演算信号と、前記第２の
保持回路に保持されている前回の導通制御時における演
算結果と、前記第２のデジタル比例増幅器から出力され
る比例演算結果と、前記第２の微分演算器から出力され
る微分演算結果を演算して得られる第２のデジタル演算
信号を入力として、負荷電流デジタル指令信号として出
力する第２の座標変換回路と、この第２の座標変換回路
から出力される負荷電流デジタル指令信号を前記半導体
素子に対する負荷電流アナログ指令信号に変換して出力
するアナログ変換器と、を備えたことを特徴とする。
よれば、導通制御端子を有する複数の半導体素子で構成
され、電源から供給される直流電力を交流電力或いは交
流電力を直流電力に変換する変換部と、この変換部の導
通制御端子の入力を一定のサンプリング間隔でデジタル
制御を行なうことにより制御する制御部と、を備えた電
力変換装置において、電源電圧をデジタル信号電圧に変
換するデジタル変換器と、このデジタル変換器から出力
されるデジタル信号電圧を電源電圧と同相成分を持つ同
相デジタル電圧信号と、前記電源電圧と直交成分を持つ
直交デジタル電圧信号に変換する第１の座標変換回路
と、この第１の座標変換回路から出力される同相デジタ
ル電圧信号と電圧指令値信号の演算結果を示す第１の演
算出力信号に対して比例演算を行なう第１のデジタル比
例増幅器と、前記第１の演算出力信号に対して微分演算
を行なう第１の微分演算器と、前記座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果を示す第２の演算出力信号に対して比例演算を
行なう第２のデジタル比例増幅器と、前記第２の演算出
力信号に対して微分演算を行なう第２の微分演算器と、
前記第１の演算出力信号に対して積分演算を行なう第１
の積分回路と、この第１の積分回路から出力される前回
の導通制御時における演算結果を保持するための第１の
保持回路と、前記第２の差分出力信号に対して積分演算
を行なう第２の積分回路と、この第２の積分回路から出
力される前回の導通制御時における演算結果を保持する
ための第２の保持回路と、前記第１の保持回路に保持さ
れている前回導通制御時における演算結果と、前記第１
のデジタル比例増幅器から出力される比例演算結果と、
前記第１の微分演算器から出力される微分演算結果を演
算して得られる第１のデジタル演算信号と、前記第２の
保持回路に保持されている前回の導通制御時における演
算結果と、前記第２のデジタル比例増幅器から出力され
る比例演算結果と、前記第２の微分演算器から出力され
る微分演算結果を演算して得られる第２のデジタル演算
信号を入力として、負荷電流デジタル指令信号として出
力する第２の座標変換回路と、この第２の座標変換回路
から出力される負荷電流デジタル指令信号を前記半導体
素子に対する負荷電流アナログ指令信号に変換して出力
するアナログ変換器と、を備えたことを特徴とする。
【００４８】
【作用】従って、まず、請求項１，２に係る発明の電力
変換装置においては、過渡応答に影響を及ぼす比例演算
のみを選択して演算し、積分演算については、前回導通
制御時の値を使用して演算を行ない、演算終了後、直ち
に半導体素子に対して負荷電流アナログ指令信号を出力
するので、電力変換装置の制御応答性を高めることがで
き、その結果、高性能な電力変換装置を提供することが
できる。
変換装置においては、過渡応答に影響を及ぼす比例演算
のみを選択して演算し、積分演算については、前回導通
制御時の値を使用して演算を行ない、演算終了後、直ち
に半導体素子に対して負荷電流アナログ指令信号を出力
するので、電力変換装置の制御応答性を高めることがで
き、その結果、高性能な電力変換装置を提供することが
できる。
【００４９】また、請求項３に係る発明の電力変換装置
においては、過渡応答に影響を及ぼす微分演算を行なう
微分回路を、更に、電力変換装置に加えることによっ
て、比例制御のみでなく、微分制御を行なうことも可能
な制御応答性の高い電力変換装置を提供することができ
る。
においては、過渡応答に影響を及ぼす微分演算を行なう
微分回路を、更に、電力変換装置に加えることによっ
て、比例制御のみでなく、微分制御を行なうことも可能
な制御応答性の高い電力変換装置を提供することができ
る。
【００５０】
【実施例】以下、図面を参照して本発明の実施例に係る
電力変換装置について説明する。 ＜第１の実施例＞図１に、本発明の第１の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
６と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
電力変換装置について説明する。 ＜第１の実施例＞図１に、本発明の第１の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
６と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
【００５１】すなわち、本発明の第１の実施例に係る三
相ＰＷＭインバータ制御回路においては、図１に示すよ
うに、座標変換回路１４の出力側に、電圧指令値Ｖo ′
と座標変換回路１４から出力される電源と同相成分の電
圧Ｖd との差を示す出力信号εdv＝Ｖo ′−Ｖd に対し
て、比例演算を行なうデジタル比例増幅器６１の入力側
が接続されている。
相ＰＷＭインバータ制御回路においては、図１に示すよ
うに、座標変換回路１４の出力側に、電圧指令値Ｖo ′
と座標変換回路１４から出力される電源と同相成分の電
圧Ｖd との差を示す出力信号εdv＝Ｖo ′−Ｖd に対し
て、比例演算を行なうデジタル比例増幅器６１の入力側
が接続されている。
【００５２】また、積分演算を行なうための積分回路６
３と、積分回路６３の演算結果を保持する保持回路６５
で構成される直列回路が、デジタル比例増幅器６１と並
列に接続されている。
３と、積分回路６３の演算結果を保持する保持回路６５
で構成される直列回路が、デジタル比例増幅器６１と並
列に接続されている。
【００５３】そして、デジタル比例増幅器６１と保持回
路６５の出力側には、保持回路６５に保持されている積
分回路６３の出力と、デジタル比例増幅器６１の演算結
果を加算した信号εdv′の座標変換を行ない三相の負荷
電流指令信号Ｉu ′、Ｉv ′、Ｉw ′として出力する座
標変換回路１７の入力側が接続されている。
路６５の出力側には、保持回路６５に保持されている積
分回路６３の出力と、デジタル比例増幅器６１の演算結
果を加算した信号εdv′の座標変換を行ない三相の負荷
電流指令信号Ｉu ′、Ｉv ′、Ｉw ′として出力する座
標変換回路１７の入力側が接続されている。
【００５４】同様に、座標変換回路１４の出力側には、
電圧位相指令値’０’と座標変換回路１４から出力され
る電源と直交成分の電圧Ｖq との差を示す出力信号εqv
＝０−Ｖq に対して、比例演算を行なうデジタル比例増
幅器６２の入力側が接続されている。
電圧位相指令値’０’と座標変換回路１４から出力され
る電源と直交成分の電圧Ｖq との差を示す出力信号εqv
＝０−Ｖq に対して、比例演算を行なうデジタル比例増
幅器６２の入力側が接続されている。
【００５５】また、積分演算を行なうための積分回路６
４と、積分回路６４の演算結果を保持する保持回路６６
で構成される直列回路が、デジタル比例増幅器６２と並
列に接続されている。
４と、積分回路６４の演算結果を保持する保持回路６６
で構成される直列回路が、デジタル比例増幅器６２と並
列に接続されている。
【００５６】そして、デジタル比例増幅器６２と保持回
路６６の出力側には、保持回路６６に保持されている積
分回路６４の出力と、デジタル比例増幅器６２の演算結
果を加算した信号εqv′の座標変換を行ない三相の負荷
電流指令信号Ｉu ′、Ｉv ′、Ｉw ′として出力する座
標変換回路１７の入力側が接続されている。
路６６の出力側には、保持回路６６に保持されている積
分回路６４の出力と、デジタル比例増幅器６２の演算結
果を加算した信号εqv′の座標変換を行ない三相の負荷
電流指令信号Ｉu ′、Ｉv ′、Ｉw ′として出力する座
標変換回路１７の入力側が接続されている。
【００５７】なお、図５に、デジタル比例増幅器６１、
三角波発生器２４、積分回路６３の位置的関係を示す。
次に、上記のように構成した三相ＰＷＭインバータ制御
回路の動作について説明する。
三角波発生器２４、積分回路６３の位置的関係を示す。
次に、上記のように構成した三相ＰＷＭインバータ制御
回路の動作について説明する。
【００５８】まず、図５の負荷８への三相出力電圧
（Ｕ，Ｖ，Ｗ相）は、電圧検出器によって検出され、Ａ
／Ｄ変換器１１〜１３によってデジタル量に変換され
る。この変換された三相出力電圧のデジタル量は、座標
変換回路１４によって、電源電圧と同相成分のＶd 及び
電源電圧と直交成分のＶq に変換される。
（Ｕ，Ｖ，Ｗ相）は、電圧検出器によって検出され、Ａ
／Ｄ変換器１１〜１３によってデジタル量に変換され
る。この変換された三相出力電圧のデジタル量は、座標
変換回路１４によって、電源電圧と同相成分のＶd 及び
電源電圧と直交成分のＶq に変換される。
【００５９】そして、電圧指令値Ｖo ′と座標変換後の
電圧Ｖd との差分出力信号εdV＝Ｖ′−Ｖd は、デジタ
ル比例増幅器６１に入力され、デジタル比例増幅器６１
にて直ちに比例演算が行なわれる。
電圧Ｖd との差分出力信号εdV＝Ｖ′−Ｖd は、デジタ
ル比例増幅器６１に入力され、デジタル比例増幅器６１
にて直ちに比例演算が行なわれる。
【００６０】次に、このデジタル比例増幅器６１の演算
結果と、保持回路６５に保持されている積分回路６３の
出力を加算して得られる加算出力信号εdv′を、座標変
換回路１７に出力する。
結果と、保持回路６５に保持されている積分回路６３の
出力を加算して得られる加算出力信号εdv′を、座標変
換回路１７に出力する。
【００６１】同様に、電圧位相指令値’０’と座標変換
後の電圧Ｖq との差分出力信号εqv＝０−Ｖq は、デジ
タル比例増幅器６２に入力され、デジタル比例増幅器６
２にて直ちに比例演算が行なわれる。
後の電圧Ｖq との差分出力信号εqv＝０−Ｖq は、デジ
タル比例増幅器６２に入力され、デジタル比例増幅器６
２にて直ちに比例演算が行なわれる。
【００６２】そして、このデジタル比例増幅器６２の演
算結果と、保持回路６６に保持されている積分回路６４
の出力を加算して得られる加算出力信号εqv′を、座標
変換回路１７に出力する。
算結果と、保持回路６６に保持されている積分回路６４
の出力を加算して得られる加算出力信号εqv′を、座標
変換回路１７に出力する。
【００６３】以後の座標変換回路１７及びＤ／Ａ変換器
１８〜２０の動作は、上述の通りである。Ｄ／Ａ変換器
１８〜２０によるＤ／Ａ変換処理終了後、次回の電流制
御に備えて積分回路６３，６４にて積分演算を行ない、
この結果を、保持回路６５，６６に保持しておく。
１８〜２０の動作は、上述の通りである。Ｄ／Ａ変換器
１８〜２０によるＤ／Ａ変換処理終了後、次回の電流制
御に備えて積分回路６３，６４にて積分演算を行ない、
この結果を、保持回路６５，６６に保持しておく。
【００６４】図２に、上記三相ＰＷＭインバータ制御回
路のタイムチャートを示す。上述のＡ／Ｄ変換器１１〜
１３による三相出力電圧のＡ／Ｄ変換処理から、Ｄ／Ａ
変換器１８〜２０によるＤ／Ａ変換処理は、図２に示す
ように、例えば１６６［μｓ］毎に発生する割り込みパ
ルスによりデジタル制御演算によって行なわれる。
路のタイムチャートを示す。上述のＡ／Ｄ変換器１１〜
１３による三相出力電圧のＡ／Ｄ変換処理から、Ｄ／Ａ
変換器１８〜２０によるＤ／Ａ変換処理は、図２に示す
ように、例えば１６６［μｓ］毎に発生する割り込みパ
ルスによりデジタル制御演算によって行なわれる。
【００６５】すなわち、この割り込み発生後、Ａ／Ｄ変
換処理７１、比例制御演算及びこの比例制御演算結果と
前回積分の保持回路の出力値との加算処理７２、Ｄ／Ａ
変換処理７３が行なわれて、アナログ量の負荷電流指令
信号Ｉu ′、Ｉv ′、Ｉw ′が出力される。
換処理７１、比例制御演算及びこの比例制御演算結果と
前回積分の保持回路の出力値との加算処理７２、Ｄ／Ａ
変換処理７３が行なわれて、アナログ量の負荷電流指令
信号Ｉu ′、Ｉv ′、Ｉw ′が出力される。
【００６６】Ｄ／Ａ変換処理７３終了後、残った積分制
御演算７４、シーケンス処理演算７５が行なわれる。従
って、Ａ／Ｄ変換処理開始から負荷電流指令信号Ｉu
′、Ｉv ′、Ｉw ′の出力までの演算遅れ時間ｔdf
は、例えば、１５［μｓ］に短縮することができる。
御演算７４、シーケンス処理演算７５が行なわれる。従
って、Ａ／Ｄ変換処理開始から負荷電流指令信号Ｉu
′、Ｉv ′、Ｉw ′の出力までの演算遅れ時間ｔdf
は、例えば、１５［μｓ］に短縮することができる。
【００６７】この結果、電力変換装置の制御応答性を高
めることができ、高性能な電力変換装置を提供すること
ができる。 ＜第２の実施例＞図３に、本発明の第２の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
１と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
めることができ、高性能な電力変換装置を提供すること
ができる。 ＜第２の実施例＞図３に、本発明の第２の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
１と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
【００６８】すなわち、本発明の第２の実施例に係る三
相ＰＷＭインバータ制御回路においては、デジタル比例
増幅器６１，６２の代わりに、インバータの出力電圧目
標値を出力する基準発生回路８１と、この基準発生回路
８１から出力されるインバータの出力電圧目標値と出力
電圧の偏差を比例増幅するアナログ比例増幅器８２〜８
４を付加する。
相ＰＷＭインバータ制御回路においては、デジタル比例
増幅器６１，６２の代わりに、インバータの出力電圧目
標値を出力する基準発生回路８１と、この基準発生回路
８１から出力されるインバータの出力電圧目標値と出力
電圧の偏差を比例増幅するアナログ比例増幅器８２〜８
４を付加する。
【００６９】また、保持回路６５，６６に代えて、座標
変換回路１７の出力側に前回電流制御時における負荷電
流デジタル指令信号Ｉu ′、Ｉv ′、Ｉw ′を保持する
保持回路８５〜８７を接続する。
変換回路１７の出力側に前回電流制御時における負荷電
流デジタル指令信号Ｉu ′、Ｉv ′、Ｉw ′を保持する
保持回路８５〜８７を接続する。
【００７０】このように構成することによっても、前述
の第１の実施例と同様に、Ａ／Ｄ変換処理開始から負荷
電流デジタル指令信号Ｉu ′、Ｉv ′、Ｉw ′の出力ま
での演算遅れ時間を短縮することができ、電力変換装置
の制御ゲインを向上させることができる。 ＜第３の実施例＞図４に、本発明の第３の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
１と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
の第１の実施例と同様に、Ａ／Ｄ変換処理開始から負荷
電流デジタル指令信号Ｉu ′、Ｉv ′、Ｉw ′の出力ま
での演算遅れ時間を短縮することができ、電力変換装置
の制御ゲインを向上させることができる。 ＜第３の実施例＞図４に、本発明の第３の実施例に係る
三相ＰＷＭインバータ制御回路の構成を示す。なお、図
１と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
【００７１】すなわち、本発明の第３の実施例に係る三
相ＰＷＭインバータ制御回路においては、図１の構成に
加えて、更に、微分回路９１をデジタル比例増幅器６２
と並列に、微分回路９２をデジタル比例増幅器６１と並
列に接続している。
相ＰＷＭインバータ制御回路においては、図１の構成に
加えて、更に、微分回路９１をデジタル比例増幅器６２
と並列に、微分回路９２をデジタル比例増幅器６１と並
列に接続している。
【００７２】このように構成することによって、比例制
御のみではなく、過渡応答に影響を及ぼす微分制御を付
加することができ、その結果、上述の第１の実施例と同
様にＡ／Ｄ変換処理開始から負荷電流指令信号Ｉu ′、
Ｉv ′、Ｉw ′の出力までの演算遅れ時間を短縮するこ
とができ、電力変換装置の制御ゲインを向上させること
ができる。
御のみではなく、過渡応答に影響を及ぼす微分制御を付
加することができ、その結果、上述の第１の実施例と同
様にＡ／Ｄ変換処理開始から負荷電流指令信号Ｉu ′、
Ｉv ′、Ｉw ′の出力までの演算遅れ時間を短縮するこ
とができ、電力変換装置の制御ゲインを向上させること
ができる。
【００７３】なお、上述の第１〜第３の実施例において
は、インバータの制御回路について説明を行ったが、コ
ンバータの制御回路についても同様の手法を適用するこ
とができる。
は、インバータの制御回路について説明を行ったが、コ
ンバータの制御回路についても同様の手法を適用するこ
とができる。
【００７４】
【発明の効果】以上詳記したように、本発明に係る電力
変換装置によれば、デジタル制御系で構成された電力変
換装置に補償回路を付加することにより、電力変換装置
の制御応答性を高めることができ、その結果、高性能な
電力変換装置を提供することができる。
変換装置によれば、デジタル制御系で構成された電力変
換装置に補償回路を付加することにより、電力変換装置
の制御応答性を高めることができ、その結果、高性能な
電力変換装置を提供することができる。
【図１】本発明の第１の実施例に係る三相ＰＷＭインバ
ータ制御回路の構成を示す図。
ータ制御回路の構成を示す図。
【図２】同第１の実施例に係る三相ＰＷＭインバータ制
御回路のタイムチャートを示す図。
御回路のタイムチャートを示す図。
【図３】同第２の実施例に係る三相ＰＷＭインバータ制
御回路の構成を示す図。
御回路の構成を示す図。
【図４】同第３の実施例に係る三相ＰＷＭインバータ制
御回路の構成を示す図。
御回路の構成を示す図。
【図５】従来の無停電電源装置の主回路の構成を示す
図。
図。
【図６】従来の三相ＰＷＭインバータの制御回路の構成
を示す図。
を示す図。
【図７】従来の三相ＰＷＭインバータの制御回路のタイ
ムチャートを示す図。
ムチャートを示す図。
【図８】従来の三相ＰＷＭコンバータ制御回路の構成を
示す図。
示す図。
１…交流電源、２…交流リアクトル、３…三相ＰＷＭコ
ンバータ、４…平滑コンデンサ、５…三相ＰＷＭインバ
ータ、６…インバータトランス、７…フィルタコンデン
サ、８…負荷、１１〜１３…Ａ／Ｄ変換器、１４…座標
変換回路、１５，１６…電圧制御回路、１７…座標変換
回路、１８〜２０…Ｄ／Ａ変換器、２１〜２３…電流制
御回路、２４…三角波発生器、２５〜２７…ゲート回
路、３１…Ａ／Ｄ変換処理、３２…比例積分制御演算、
３３…シーケンス制御、３４…Ｄ／Ａ変換処理、４１…
Ａ／Ｄ変換器、４２…電圧制御回路、４３，４４…電流
制御回路、４５，４６…座標変換器、４７…三角波発生
器、４８〜５０…Ｄ／Ａ変換器、５１〜５３…Ａ／Ｄ変
換器、６１，６２…デジタル比例増幅器、６３，６４…
積分回路、６５，６６…保持回路、７１…Ａ／Ｄ変換処
理、７２…比例制御演算及び加算処理時間、７３…Ｄ／
Ａ変換処理、７４…積分制御演算、７５…シーケンス処
理演算、８１…基準発生回路、８２〜８４…アナログ比
例増幅器、８５〜８７…保持回路、９１，９２…微分回
路。
ンバータ、４…平滑コンデンサ、５…三相ＰＷＭインバ
ータ、６…インバータトランス、７…フィルタコンデン
サ、８…負荷、１１〜１３…Ａ／Ｄ変換器、１４…座標
変換回路、１５，１６…電圧制御回路、１７…座標変換
回路、１８〜２０…Ｄ／Ａ変換器、２１〜２３…電流制
御回路、２４…三角波発生器、２５〜２７…ゲート回
路、３１…Ａ／Ｄ変換処理、３２…比例積分制御演算、
３３…シーケンス制御、３４…Ｄ／Ａ変換処理、４１…
Ａ／Ｄ変換器、４２…電圧制御回路、４３，４４…電流
制御回路、４５，４６…座標変換器、４７…三角波発生
器、４８〜５０…Ｄ／Ａ変換器、５１〜５３…Ａ／Ｄ変
換器、６１，６２…デジタル比例増幅器、６３，６４…
積分回路、６５，６６…保持回路、７１…Ａ／Ｄ変換処
理、７２…比例制御演算及び加算処理時間、７３…Ｄ／
Ａ変換処理、７４…積分制御演算、７５…シーケンス処
理演算、８１…基準発生回路、８２〜８４…アナログ比
例増幅器、８５〜８７…保持回路、９１，９２…微分回
路。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 G05F 1/10 H02M 7/219
Claims (3)
- 【請求項１】 導通制御端子を有する複数の半導体素子
で構成され、電源から供給される直流電力を交流電力或
いは交流電力を直流電力に変換する変換部と、 この変換部の導通制御端子の入力を一定のサンプリング
間隔でデジタル制御を行なうことにより制御する制御部
と、 を備えた電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
前記電源電圧と同相成分を持つ同相デジタル電圧信号
と、前記電源電圧と直交成分を持つ直交デジタル電圧信
号に変換する第１の座標変換回路と、 この第１の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第１の演算出
力信号に対して比例演算を行なう第１のデジタル比例増
幅器と、 前記第１の座標変換回路から出力される直交デジタル電
圧信号と電圧位相指令値信号の演算結果を示す第２の演
算出力信号に対して比例演算を行なう第２のデジタル比
例増幅器と、 前記第１の演算出力信号に対して積分演算を行なう第１
の積分回路と、 この第１の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第１の保持回路と、 前記第２の演算出力信号に対して積分演算を行なう第２
の積分回路と、 この第２の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第２の保持回路と、 前記第１の保持回路に保持されている前回導通制御時の
演算結果と、前記第１のデジタル比例増幅器から出力さ
れる比例演算結果を演算して得られる第１のデジタル演
算信号と、前記第２の保持回路に保持されている前回の
導通制御時の演算結果と、前記第２のデジタル比例増幅
器から出力される比例演算結果を演算して得られる第２
のデジタル演算信号を入力として、負荷電流デジタル指
令信号を出力する第２の座標変換回路と、 この第２の座標変換回路から出力される前記負荷電流デ
ジタル指令信号を前記半導体素子に対する負荷電流アナ
ログ指令信号に変換して出力するアナログ変換器と、 を備えたことを特徴とする電力変換装置。 - 【請求項２】 導通制御素子を有する複数の半導体素子
で構成され、各素子をデジタル制御することにより、直
流電力を交流電力或いは交流電力を直流電力に一定のサ
ンプリング間隔で変換する電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
前記電源電圧と同相成分を持つ同相デジタル電圧信号
と、前記電源電圧と直交成分を持つ直交デジタル電圧信
号に変換する第１の座標変換回路と、 この第１の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第１の演算出
力信号に対して積分演算を行なう第１の積分回路と、 前記第１の座標変換回路から出力される直交デジタル電
圧信号と電圧位相指令値信号の演算結果である第２の演
算出力信号に対して積分演算を行なう第２の積分回路
と、 前記第１の積分回路と前記第２の積分回路の演算結果を
入力として、負荷電流デジタル指令信号を出力する第２
の座標変換回路と、 前記第２の座標変換回路から出力される前回の電流制御
時における負荷電流デジタル指令信号を保持する保持回
路と、 この保持回路に保持されている負荷電流デジタル指令信
号を負荷電流アナログ指令信号に変換して出力するアナ
ログ変換器と、 前記電力変換装置の出力電圧基準値を出力する基準発生
回路と、 この基準発生回路から出力される出力電圧目標値と前記
電源電圧の偏差を比例増幅して出力するアナログ比例増
幅器と、 前記アナログ変換器から出力される前回の電流制御時に
おける演算結果と、前記基準発生回路から出力される出
力電圧目標値と前記電源電圧の偏差を演算して前記半導
体素子に対する負荷電流アナログ指令信号を出力する回
路と、 を備えたことを特徴とする電力変換装置。 - 【請求項３】 導通制御端子を有する複数の半導体素子
で構成され、電源から供給される直流電力を交流電力或
いは交流電力を直流電力に変換する変換部と、 この変換部の導通制御端子の入力を一定のサンプリング
間隔でデジタル制御を行なうことにより制御する制御部
と、 を備えた電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
電源電圧と同相成分を持つ同相デジタル電圧信号と、前
記電源電圧と直交成分を持つ直交デジタル電圧信号に変
換する第１の座標変換回路と、 この第１の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第１の演算出
力信号に対して比例演算を行なう第１のデジタル比例増
幅器と、 前記第１の演算出力信号に対して微分演算を行なう第１
の微分演算器と、 前記座標変換回路から出力される直交デジタル電圧信号
と電圧位相指令値信号の演算結果を示す第２の演算出力
信号に対して比例演算を行なう第２のデジタル比例増幅
器と、 前記第２の演算出力信号に対して微分演算を行なう第２
の微分演算器と、 前記第１の演算出力信号に対して積分演算を行なう第１
の積分回路と、 この第１の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第１の保持回路と、 前記第２の差分出力信号に対して積分演算を行なう第２
の積分回路と、 この第２の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第２の保持回路と、 前記第１の保持回路に保持されている前回導通制御時に
おける演算結果と、前記第１のデジタル比例増幅器から
出力される比例演算結果と、前記第１の微分演算器から
出力される微分演算結果を演算して得られる第１のデジ
タル演算信号と、前記第２の保持回路に保持されている
前回の導通制御時における演算結果と、前記第２のデジ
タル比例増幅器から出力される比例演算結果と、前記第
２の微分演算器から出力される微分演算結果を演算して
得られる第２のデジタル演算信号を入力として、負荷電
流デジタル指令信号として出力する第２の座標変換回路
と、 この第２の座標変換回路から出力される負荷電流デジタ
ル指令信号を前記半導体素子に対する負荷電流アナログ
指令信号に変換して出力するアナログ変換器と、 を備えたことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18252094A JP3231953B2 (ja) | 1994-08-03 | 1994-08-03 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18252094A JP3231953B2 (ja) | 1994-08-03 | 1994-08-03 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847258A JPH0847258A (ja) | 1996-02-16 |
| JP3231953B2 true JP3231953B2 (ja) | 2001-11-26 |
Family
ID=16119743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18252094A Expired - Lifetime JP3231953B2 (ja) | 1994-08-03 | 1994-08-03 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231953B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114217542A (zh) * | 2021-12-16 | 2022-03-22 | 杭州和利时自动化有限公司 | 一种输出通道控制方法及相关组件 |
-
1994
- 1994-08-03 JP JP18252094A patent/JP3231953B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0847258A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679411B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| EP2020740B1 (en) | Power converter | |
| JP2728575B2 (ja) | 電力変換方法及び装置 | |
| JPH0556648A (ja) | Ｐｗｍインバータの並列運転制御装置 | |
| JPH04275059A (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPH0614555A (ja) | 電力変換器の並列運転制御装置 | |
| JP2007221902A (ja) | 電力変換装置 | |
| JP2708648B2 (ja) | 並列運転制御装置 | |
| JP3231953B2 (ja) | 電力変換装置 | |
| JP3296065B2 (ja) | Ｐｗｍコンバータの制御回路 | |
| JP2003189474A (ja) | 系統連系電力変換装置 | |
| JP3222489B2 (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP2002359976A (ja) | 正弦波入力整流装置 | |
| JPH07107744A (ja) | 電力変換装置 | |
| JP2926931B2 (ja) | 高調波抑制装置 | |
| JP4279520B2 (ja) | 自励式電力変換装置用制御装置 | |
| KR930010644B1 (ko) | 인버터 전류제어장치 | |
| JPS5819169A (ja) | Ｐｗｍ制御変換器の制御方法 | |
| JPH105189A (ja) | 磁気共鳴イメージング装置用電源装置 | |
| JPH0744841B2 (ja) | 電力変換器の制御回路 | |
| JP3396126B2 (ja) | 電力変換器の制御装置 | |
| JPH02142356A (ja) | コンバータの制御装置 | |
| JP2658620B2 (ja) | 電力変換器の制御回路 | |
| JP2024017192A (ja) | 電力変換装置、制御方法、および制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |