JP3231953B2 - Power converter - Google Patents

Power converter

Info

Publication number
JP3231953B2
JP3231953B2 JP18252094A JP18252094A JP3231953B2 JP 3231953 B2 JP3231953 B2 JP 3231953B2 JP 18252094 A JP18252094 A JP 18252094A JP 18252094 A JP18252094 A JP 18252094A JP 3231953 B2 JP3231953 B2 JP 3231953B2
Authority
JP
Japan
Prior art keywords
digital
signal
output
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18252094A
Other languages
Japanese (ja)
Other versions
JPH0847258A (en
Inventor
一正 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18252094A priority Critical patent/JP3231953B2/en
Publication of JPH0847258A publication Critical patent/JPH0847258A/en
Application granted granted Critical
Publication of JP3231953B2 publication Critical patent/JP3231953B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直流電力を交流電力或
いは交流電力を直流電力に変換する電力変換装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter for converting DC power into AC power or AC power into DC power.

【0002】[0002]

【従来の技術】図5は、従来の無停電電源装置の主回路
の一例を示す図である。同図に示すように、交流電源1
には、交流リアクトル2の一端が接続されており、この
交流リアクトル2の他端には、三相PWMコンバータ3
の入力側が接続されている。
2. Description of the Related Art FIG. 5 is a diagram showing an example of a main circuit of a conventional uninterruptible power supply. As shown in FIG.
Is connected to one end of an AC reactor 2. The other end of the AC reactor 2 is connected to a three-phase PWM converter 3.
Input side is connected.

【0003】三相PWMコンバータ3は、例えば、IG
BT(絶縁ゲートバイポーラトランジスタ)からなる自
己消弧型半導体素子(以下、単に「素子」と称する。)
S21〜S26及び各素子にそれぞれ並列に接続されたダイ
オードD21〜D26で構成される。
The three-phase PWM converter 3 is, for example, an IG
Self-extinguishing type semiconductor device (hereinafter simply referred to as “device”) composed of BT (insulated gate bipolar transistor)
S21 to S26 and diodes D21 to D26 connected in parallel to the respective elements.

【0004】三相PWMコンバータ3の出力側には、平
滑コンデンサ4を並列に接続すると共に三相PWMイン
バータ5の入力側が接続されている。三相PWMインバ
ータ5は、例えば、IGBT(絶縁ゲートバイポーラト
ランジスタ)からなる自己消弧型半導体素子(以下、単
に「素子」と称する。)S11〜S16及び各素子にそれぞ
れ並列に接続されたダイオードD11〜D16で構成され
る。
The output side of the three-phase PWM converter 3 is connected to a smoothing capacitor 4 in parallel and the input side of a three-phase PWM inverter 5. The three-phase PWM inverter 5 includes, for example, self-extinguishing type semiconductor elements (hereinafter, simply referred to as “elements”) S11 to S16 each formed of an IGBT (insulated gate bipolar transistor) and a diode D11 connected in parallel to each element. To D16.

【0005】三相PWMインバータ5の出力側には、イ
ンバータトランス6の一次側が接続されており、このイ
ンバータトランス6の二次側には、フィルタコンデンサ
7及び負荷8が接続されている。
[0005] The primary side of an inverter transformer 6 is connected to the output side of the three-phase PWM inverter 5, and a filter capacitor 7 and a load 8 are connected to the secondary side of the inverter transformer 6.

【0006】図6に、三相PWMインバータ5の制御回
路の構成を示す。同図に示すように、この三相PWMイ
ンバータ5の制御回路には、負荷への三相出力電圧
(U,V,W相)それぞれをデジタル量に変換するため
のA/D変換器11〜13が設けられており、このA/
D変換器11〜13の出力側には、A/D変換器11〜
13からの出力デジタル信号を電源電圧と同相成分Vd
及び直交成分Vq に変換するための共通の座標変換回路
14の入力側が接続されている。
FIG. 6 shows a configuration of a control circuit of the three-phase PWM inverter 5. As shown in the figure, the control circuit of the three-phase PWM inverter 5 includes A / D converters 11 to 11 for converting each of the three-phase output voltages (U, V, W phases) to a load into a digital quantity. 13 are provided, and this A /
On the output side of the D converters 11 to 13, the A / D converters 11 to
13 is converted into a common mode component Vd with the power supply voltage.
And an input side of a common coordinate conversion circuit 14 for converting into an orthogonal component Vq.

【0007】座標変換回路14の出力側には、電圧指令
値Vo ′と座標変換後の電源と同相成分の電圧Vd との
差εdvを入力として、比例積分等の制御演算を行なう電
圧制御回路15の入力側が接続されている。
On the output side of the coordinate conversion circuit 14, a voltage control circuit 15 for performing a control operation such as proportional integration with a difference .epsilon.dv between the voltage command value Vo 'and the voltage Vd of the in-phase component of the power supply after the coordinate conversion is input. Input side is connected.

【0008】同様に、座標変換回路14の出力側には、
電圧位相指令値’0’と座標変換後の電源と直交成分の
電圧Vq との差εqvを入力として、比例積分等の制御演
算を行なう電圧制御回路16の入力側が接続されてい
る。
Similarly, on the output side of the coordinate conversion circuit 14,
An input side of a voltage control circuit 16 for performing a control operation such as a proportional integration is connected to a voltage phase command value '0' and a difference εqv between a power source after the coordinate conversion and a voltage Vq of the orthogonal component as inputs.

【0009】電圧制御回路15,16の出力側には、電
圧制御回路15,16からの出力信号εdv,εqvを入力
として、三相の負荷電流指令信号Iu ′、Iv ′、Iw
′として出力する座標変換回路17の入力側が接続さ
れている。
On the output sides of the voltage control circuits 15 and 16, the output signals .epsilon.dv and .epsilon.qv from the voltage control circuits 15 and 16 are input, and three-phase load current command signals Iu ', Iv' and Iw.
′ Is connected to the input side of the coordinate conversion circuit 17.

【0010】この座標変換回路17の出力側には、座標
変換回路17からのデジタル負荷電流指令信号Iu ′、
Iv ′、Iw ′をアナログ量に変換するためのD/A変
換器18〜20の入力側がそれぞれ接続されている。
On the output side of the coordinate conversion circuit 17, a digital load current command signal Iu 'from the coordinate conversion circuit 17 is output.
The input sides of D / A converters 18 to 20 for converting Iv 'and Iw' into analog quantities are respectively connected.

【0011】D/A変換器18〜20の出力側には、ア
ナログ負荷電流指令信号Iu ′、Iv ′、Iw ′と三相
電流Iu 、Iv 、Iw との差εIU、εIV、εIWを入力と
し、この入力に比例した出力信号εIU′、εIV′、εI
W′を出力する電流制御回路21〜23の入力側がそれ
ぞれ接続されている。
The outputs of the D / A converters 18 to 20 receive the differences .epsilon.IU, .epsilon.IV and .epsilon.IW between the analog load current command signals Iu ', Iv' and Iw 'and the three-phase currents Iu, Iv and Iw. , The output signals εIU ′, εIV ′, εI proportional to this input.
The input sides of the current control circuits 21 to 23 for outputting W 'are connected respectively.

【0012】電流制御回路21〜23の出力側には、電
流制御回路21〜23の出力信号εIU′、εIV′、εI
W′と、三角波発生器24から出力される三角波Vaと
の比較結果に基づいて、インバータの素子S11〜S16を
制御するゲート回路25〜27がそれぞれ接続されてい
る。
Output signals εIU ′, εIV ′, εI of the current control circuits 21 to 23 are provided on the output sides of the current control circuits 21 to 23, respectively.
Gate circuits 25 to 27 that control the inverter elements S11 to S16 are connected based on the comparison result of W 'and the triangular wave Va output from the triangular wave generator 24, respectively.

【0013】次に、三相PWMインバータ5の制御回路
の動作について説明する。まず、負荷8への三相出力電
圧(U,V,W相)は、電圧検出器によって検出され、
A/D変換器11〜13によってデジタル量に変換され
る。
Next, the operation of the control circuit of the three-phase PWM inverter 5 will be described. First, three-phase output voltages (U, V, W phases) to the load 8 are detected by a voltage detector,
It is converted into a digital quantity by A / D converters 11 to 13.

【0014】この変換された三相出力電圧のデジタル量
は、座標変換回路14によって、電源電圧と同相成分の
Vd 及び電源電圧と直交成分のVq に変換される。そし
て、電圧指令値Vo ′と座標変換後の電圧Vd との差分
信号εdV=V′−Vd が電圧制御回路15に入力され、
電圧制御回路15にて比例積分制御演算が行なわれεd
V′として出力される。
The converted digital amount of the three-phase output voltage is converted by the coordinate conversion circuit 14 into a power supply voltage in-phase component Vd and a power supply voltage and a quadrature component Vq. Then, a difference signal εdV = V′−Vd between the voltage command value Vo ′ and the voltage Vd after coordinate conversion is input to the voltage control circuit 15,
The proportional integral control operation is performed by the voltage control circuit 15 and εd
It is output as V '.

【0015】同様に、電圧位相指令値’0’と、座標変
換後の電圧Vq との差分信号εqV=0−Vq が電圧制御
回路16に入力され、電圧制御回路16にて比例積分等
の制御演算が行なわれεqV′として出力される。
Similarly, a difference signal εqV = 0−Vq between the voltage phase command value “0” and the voltage Vq after the coordinate conversion is input to the voltage control circuit 16, and the voltage control circuit 16 controls the proportional integration and the like. The operation is performed and output as εqV ′.

【0016】上記電圧制御回路15,16からの差分出
力信号εdV′、εqV′は、座標変換回路17に出力さ
れ、この差分出力信号εdV′、εqV′は、座標変換回路
17によって三相の負荷電流指令信号Iu ′、Iv ′、
Iw ′として出力される。
The difference output signals .epsilon.dV 'and .epsilon.qV' from the voltage control circuits 15 and 16 are output to a coordinate conversion circuit 17, and the difference output signals .epsilon.dV 'and .epsilon.qV' The current command signals Iu ', Iv',
It is output as Iw '.

【0017】負荷電流指令信号Iu ′、Iv ′、Iw ′
は、D/A変換器18〜20によって、それぞれアナロ
グ量に変換されて出力される。上述のA/D変換器11
〜13による三相出力電圧のA/D変換処理からD/A
変換器18〜20によるD/A変換処理は、図7に示す
ように、166μs毎に発生する割り込みパルスによっ
てデジタル制御演算により行なわれる。
Load current command signals Iu ', Iv', Iw '
Are respectively converted into analog quantities by D / A converters 18 to 20 and output. A / D converter 11 described above
To A / D conversion processing of three-phase output voltage by D / A
As shown in FIG. 7, the D / A conversion processing by the converters 18 to 20 is performed by a digital control operation using an interrupt pulse generated every 166 μs.

【0018】すなわち、この割り込み発生後、上述のよ
うに、A/D変換処理31、比例積分制御演算32、シ
ーケンス制御33、D/A変換処理34が行なわれて、
アナログ量の負荷電流指令信号Iu ′、Iv ′、Iw ′
が出力される。
That is, after the interruption, the A / D conversion processing 31, the proportional integration control operation 32, the sequence control 33, and the D / A conversion processing 34 are performed as described above.
Analog amount load current command signals Iu ', Iv', Iw '
Is output.

【0019】上記処理のための演算遅れ時間td は、ほ
ぼ130[μs]である。以下の動作は、三相(U、
V、W相)の内、U相について説明する。D/A変換器
18から出力されたアナログ量の負荷電流指令信号Iu
′と、U相電流Iu との差εIU=Iu ′−Iu が電流
制御回路21に入力される。
The operation delay time td for the above processing is approximately 130 [μs]. The following operation is a three-phase (U,
(U, V, W phases) will be described. The analog current load current command signal Iu output from the D / A converter 18
And the difference εIU = Iu′−Iu between the current control circuit 21 and the U-phase current Iu.

【0020】電流制御回路21は、比例増幅器だけで構
成され、入力信号εIUに比例した出力信号εIU′を出力
する。なお、電流制御回路には、積分要素や微分要素を
加えて、電流制御系の最適化を図っても良い。
The current control circuit 21 comprises only a proportional amplifier, and outputs an output signal εIU ′ proportional to the input signal εIU. It should be noted that the current control circuit may be added with an integral element or a differential element to optimize the current control system.

【0021】三角波発生器24は、いわゆるPWMイン
バータの搬送波となる一定振幅一定周波数の三角波Va
を発生する。そして、この三角波Vaと電流制御回路2
1の出力信号εIU′を比較し、εIU′≧Vaのとき出力
信号’1’をεIU′<Vaのとき出力信号’0’をゲー
ト回路25に出力する。
The triangular wave generator 24 generates a triangular wave Va having a constant amplitude and a constant frequency, which is a carrier of a so-called PWM inverter.
Occurs. The triangular wave Va and the current control circuit 2
The output signal '1' is output to the gate circuit 25 when εIU '≧ Va, and the output signal' 0 'is output when εIU'<Va.

【0022】ゲート回路25は、インバータの素子S11
とS14を制御するもので、上記出力信号が’1’のとき
は、S11を「オン」とし、S14を「オフ」とする。ま
た、出力信号が’0’のときは、S11を「オフとし、S
14を「オン」とする。
The gate circuit 25 includes an inverter element S11.
And S14. When the output signal is "1", S11 is turned on and S14 is turned off. When the output signal is "0", S11 is turned off and S11 is turned off.
14 is turned on.

【0023】したがって、出力信号が’1’の期間が’
0’の期間より大きいときは、U相電流IU を正方向に
増加させ、’0’の期間が’1’の期間より大きいとき
は、U相電流IU を負方向に増加させる。
Therefore, the period when the output signal is “1” is “
When the period is greater than 0, the U-phase current IU is increased in the positive direction. When the period of 0 is greater than the period of 1, the U-phase current IU is increased in the negative direction.

【0024】すなわち、電流制御回路21の出力信号ε
IU′に比例した電圧が負荷8に印加される。例えば、U
相電流の指令値Iu ′が検出値Iu より大きくなった場
合、εIU=Iu ′−Iu は正の値となり、出力信号εI
U′、すなわち、U相出力電圧Vu を増加させる。
That is, the output signal ε of the current control circuit 21
A voltage proportional to IU 'is applied to the load 8. For example, U
When the phase current command value Iu 'is larger than the detection value Iu, εIU = Iu'-Iu becomes a positive value and the output signal εI
U ', that is, the U-phase output voltage Vu is increased.

【0025】従って、検出値Iu が増加し、最終的にI
u =Iu ′となるように制御される。逆に、U相電流の
指令値Iu ′が検出値Iu より小さくなった場合、εIU
=Iu ′−Iu は負の値となり、出力信号εIU′、すな
わち、U相出力電圧Vu を減少させる。
Therefore, the detected value Iu increases, and finally I
Control is performed so that u = Iu '. Conversely, when the command value Iu 'of the U-phase current becomes smaller than the detection value Iu, εIU
= Iu '-Iu becomes a negative value and decreases the output signal εIU', that is, the U-phase output voltage Vu.

【0026】従って、検出値Iu が減少し、最終的にI
u =Iu ′となるように制御される。ここで、指令値I
u ′を正弦波状に変化させれば、この正弦波状の変化に
追従して検出値Iu も正弦波状に制御される。
Therefore, the detection value Iu decreases, and finally I
Control is performed so that u = Iu '. Here, the command value I
If u 'is changed in a sinusoidal manner, the detection value Iu is also controlled in a sinusoidal manner following the sinusoidal change.

【0027】なお、U相電流の場合と同様に、V相及び
W相の負荷電流Iv ,Iw もそれぞれの指令値Iv ′,
Iw ′に応じて制御される。次に、三相PWMコンバー
タによる交流電源からの供給電流Is の制御方法につい
て説明する。
As in the case of the U-phase current, the load currents Iv and Iw of the V-phase and W-phase also have respective command values Iv ',
It is controlled according to Iw '. Next, a method of controlling the supply current Is from the AC power supply by the three-phase PWM converter will be described.

【0028】図8に、従来の三相PWMコンバータ制御
回路の構成を示す。同図に示すように、この三相PWM
コンバータ制御回路は、A/D変換器41、電圧制御回
路42、電流制御回路43、44、座標変換器45,4
6、三角波発生器47、D/A変換器48〜50、A/
D変換器51〜53、を主体に構成されている。
FIG. 8 shows a configuration of a conventional three-phase PWM converter control circuit. As shown in the figure, this three-phase PWM
The converter control circuit includes an A / D converter 41, a voltage control circuit 42, current control circuits 43 and 44, and coordinate converters 45 and 4.
6, triangular wave generator 47, D / A converters 48 to 50, A /
The D converters 51 to 53 are mainly configured.

【0029】A/D変換器41は、アナログ量の電圧検
出値Vdcをデジタル量に変換するものである。電圧制御
回路42は、A/D変換器41によってデジタル量に変
換された電圧検出値Vdcと、平滑コンデンサの直流電圧
指令値Vdc′との差εdc=Vdc′−Vdcを増幅あるいは
積分して電源電流波高値指令Id ′として出力するもの
である。
The A / D converter 41 converts an analog voltage detection value Vdc into a digital value. The voltage control circuit 42 amplifies or integrates a difference εdc = Vdc′−Vdc between a voltage detection value Vdc converted into a digital amount by the A / D converter 41 and a DC voltage command value Vdc ′ of the smoothing capacitor, and a power supply This is output as the current peak value command Id '.

【0030】A/D変換器51〜53は、アナログ量の
電源電流IR ,IS ,IT をデジタル量に変換するため
のものである。座標変換器46は、A/D変換器51〜
53によってデジタル量に変換された電源電流IR ,I
S ,IT を、電源電流と同相成分をIds、直交成分をI
qsとして出力するものである。
The A / D converters 51 to 53 are for converting analog power supply currents IR, IS, IT into digital quantities. The coordinate converter 46 includes A / D converters 51-51.
53, the power supply currents IR, I
S and IT are represented by Ids for the in-phase component and Ids for the power supply current and I
Output as qs.

【0031】電流制御回路43は、電流波高値指令Id
′と座標変換器46からの出力信号Idsとの差εdI=
Id ′−Idsを入力とし、増幅するものである。電流制
御回路44は、電流位相指令値’0’と座標変換器46
からの出力信号Iqsとの差εqI=0−Iqsを入力とし、
比例積分等の制御演算を行なうものである。なお、電流
制御回路43,44は、簡単な比例増幅器だけで構成さ
れているが、積分要素あるいは微分要素が加わり、電流
制御系の最適化を図ることもある。
The current control circuit 43 receives a current peak value command Id.
'And the output signal Ids from the coordinate converter 46, εdI =
Id'-Ids is input and amplified. The current control circuit 44 determines the current phase command value “0” and the coordinate converter 46.
ΕqI = 0−Iqs from the output signal Iqs from
A control operation such as proportional integration is performed. Although the current control circuits 43 and 44 are composed of simple proportional amplifiers only, an integral element or a differential element may be added to optimize the current control system.

【0032】座標変換器45は、電流制御回路43,4
4からの出力εdI′及びεqI′を三相の電源電流指令I
R ′,Is ′,IT ′として出力するものである。三角
波発生器47は、一定振幅一定周波数の三角波Vb を発
生するものである。
The coordinate converter 45 includes current control circuits 43 and 4
The outputs .epsilon.dI 'and .epsilon.qI' are output from the three-phase
It is output as R ', Is', IT'. The triangular wave generator 47 generates a triangular wave Vb having a constant amplitude and a constant frequency.

【0033】D/A変換器48〜50は、座標変換器4
5からの電源電流指令IR ′,Is′,IT ′と三角波
発生器47から出力される三角波Vaとの比較結果に基
づいて、コンバータの自己消弧型半導体電力素子S21〜
S26を制御する出力信号を出力するものである。
The D / A converters 48 to 50 are coordinate converters 4
5 based on the result of comparison between the power supply current commands IR ', Is', IT' and the triangular wave Va output from the triangular wave generator 47.
An output signal for controlling S26 is output.

【0034】上記構成において、まず、アナログ量の電
圧検出値Vdcが、A/D変換器41によってデジタル量
に変換されて出力される。そして、A/D変換器41か
ら出力されたデジタル量の電圧検出値Vdcと平滑コンデ
ンサの直流電圧指令値Vdc′との差εdc=Vdc′−Vdc
が、電圧制御回路42に入力され、増幅あるいは積分さ
れて、電源電流波高値指令Id ′として出力される。
In the above configuration, first, the analog detected voltage value Vdc is converted into a digital value by the A / D converter 41 and output. Then, the difference εdc between the voltage detection value Vdc of the digital amount output from the A / D converter 41 and the DC voltage command value Vdc ′ of the smoothing capacitor is εdc = Vdc′−Vdc.
Is input to the voltage control circuit 42, amplified or integrated, and output as the power supply current peak value command Id '.

【0035】一方、アナログ量の電源電流IR ,IS ,
IT を検出し、A/D変換器51〜53によってデジタ
ル量に変換し、座標変換器46によって、電源電流と同
相成分を出力信号Ids、直交成分を出力信号Iqsに変換
して出力する。
On the other hand, the analog power supply currents IR, IS,
It is detected and converted into digital quantities by the A / D converters 51 to 53, and the coordinate converter 46 converts the power supply current and the in-phase component into the output signal Ids and the quadrature component into the output signal Iqs and outputs them.

【0036】そして、電流波高値指令Id ′と座標変換
器46からの出力信号Idsとの差εdI=Id ′−Idsが
電流制御回路43に入力されて増幅された後にεdI′と
して出力される。
The difference .epsilon.dI = Id'-Ids between the current peak value command Id 'and the output signal Ids from the coordinate converter 46 is input to the current control circuit 43, amplified and output as .epsilon.dI'.

【0037】同様に、電流位相指令値’0’と座標変換
器46からの出力信号Iqsとの差εqI=0−Iqsが電流
制御回路44に入力されて比例積分等の制御演算が行な
わた後にεqI′として出力される。
Similarly, after the difference εqI = 0−Iqs between the current phase command value “0” and the output signal Iqs from the coordinate converter 46 is input to the current control circuit 44 and the control operation such as proportional integration is performed. Output as εqI ′.

【0038】座標変換器45は、電流制御回路43,4
4からの出力信号εdI′及びεqI′を三相の電源電流指
令IR ′,IS ′,IT ′に変換してして出力する。以
下の動作は、三相(R、S、T相)の内、R相について
説明する。
The coordinate converter 45 includes current control circuits 43 and 4
The output signals .epsilon.dI 'and .epsilon.qI' are converted into three-phase power supply current commands IR ', IS', and IT 'and output. The following operation will be described for the R phase among the three phases (R, S, T phases).

【0039】三角発生波47は、いわゆるPWMインバ
ータの搬送波となる一定振幅一定周波数の三角波Vaを
発生する。そして、この三角波Vaと座標変換器45の
出力信号IR ′を比較し、IR ′≧Vaのとき出力信
号’1’をIR ′<Vaのとき出力信号’0’をゲート
回路48に出力する。
The triangular wave 47 generates a triangular wave Va having a constant amplitude and a constant frequency, which is a carrier of a so-called PWM inverter. The triangular wave Va is compared with the output signal IR 'of the coordinate converter 45, and the output signal' 1 'is output to the gate circuit 48 when IR'≥Va, and the output signal' 0 'is output when IR'<Va.

【0040】ゲート回路48は、コンバータの自己消弧
型半導体電力素子S21とS24を制御するもので、上記出
力信号が’1’のときは、S21を「オン」とし、S24を
「オフ」とする。
The gate circuit 48 controls the self-extinguishing type semiconductor power elements S21 and S24 of the converter. When the output signal is "1", S21 is turned on and S24 is turned off. I do.

【0041】また、出力信号が’0’のときは、S21を
「オフ」とし、S24を「オン」とする。電源電流Is
は、交流リアクトルLs に付加される電圧VL によって
決定される。
When the output signal is "0", S21 is turned "off" and S24 is turned "on". Power supply current Is
Is determined by the voltage VL applied to the AC reactor Ls.

【0042】また、リアクトル電圧VL は、電源電圧V
sと三相PWMコンバータが発生する電圧Vdcによって
決定される。上記処理のための演算遅れ時間も、上述の
ように、ほぼ130[μs]である。
The reactor voltage VL is equal to the power supply voltage V
s and the voltage Vdc generated by the three-phase PWM converter. The calculation delay time for the above processing is also approximately 130 [μs] as described above.

【0043】[0043]

【発明が解決しようとする課題】上述のような電力変換
装置において、電流制御回路43,44、電圧制御回路
15,16をデジタル制御系によって構築する場合、デ
ジタル演算による遅れ無駄時間によって制御応答性が悪
くなるという欠点があった。
In the above-described power converter, when the current control circuits 43 and 44 and the voltage control circuits 15 and 16 are constructed by a digital control system, the control responsiveness is reduced by a delay time caused by digital operation. Had the drawback that it became worse.

【0044】本発明は、上記実情に鑑みてなされたもの
であり、制御応答性を高めるために、デジタル制御回路
内で、過渡応答に影響を及ぼすものを取り出し、該部分
を検出後直ちに演算し、出力する回路を備えた電力変換
装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and in order to enhance control responsiveness, a digital control circuit takes out an element which affects the transient response and calculates the part immediately after detecting the part. It is an object of the present invention to provide a power conversion device provided with a circuit for outputting.

【0045】[0045]

【課題を解決するための手段】上記目的を達成するため
に、まず、請求項1の発明の電力変換装置によれば、導
通制御端子を有する複数の半導体素子で構成され、電源
から供給される直流電力を交流電力或いは交流電力を直
流電力に変換する変換部と、この変換部の導通制御端子
の入力を一定のサンプリング間隔でデジタル制御を行な
うことにより制御する制御部と、を備えた電力変換装置
において、電源電圧をデジタル信号電圧に変換するデジ
タル変換器と、このデジタル変換器から出力されるデジ
タル信号電圧を前記電源電圧と同相成分を持つ同相デジ
タル電圧信号と、前記電源電圧と直交成分を持つ直交デ
ジタル電圧信号に変換する第1の座標変換回路と、この
第1の座標変換回路から出力される同相デジタル電圧信
号と電圧指令値信号の演算結果を示す第1の演算出力信
号に対して比例演算を行なう第1のデジタル比例増幅器
と、前記第1の座標変換回路から出力される直交デジタ
ル電圧信号と電圧位相指令値信号の演算結果を示す第2
の演算出力信号に対して比例演算を行なう第2のデジタ
ル比例増幅器と、前記第1の演算出力信号に対して積分
演算を行なう第1の積分回路と、この第1の積分回路か
ら出力される前回の導通制御時における演算結果を保持
するための第1の保持回路と、前記第2の演算出力信号
に対して積分演算を行なう第2の積分回路と、この第2
の積分回路から出力される前回の導通制御時における演
算結果を保持するための第2の保持回路と、前記第1の
保持回路に保持されている前回導通制御時の演算結果
と、前記第1のデジタル比例増幅器から出力される比例
演算結果を演算して得られる第1のデジタル演算信号
と、前記第2の保持回路に保持されている前回の導通制
御時の演算結果と、前記第2のデジタル比例増幅器から
出力される比例演算結果を演算して得られる第2のデジ
タル演算信号を入力として、負荷電流デジタル指令信号
を出力する第2の座標変換回路と、この第2の座標変換
回路から出力される前記負荷電流デジタル指令信号を前
記半導体素子に対する負荷電流アナログ指令信号に変換
して出力するアナログ変換器と、を備えたことを特徴と
する。
According to a first aspect of the present invention, there is provided a power converter comprising a plurality of semiconductor elements having a conduction control terminal and supplied from a power supply. A power converter comprising: a converter for converting DC power to AC power or AC power to DC power; and a controller for controlling input of a conduction control terminal of the converter by performing digital control at a constant sampling interval. In the device, a digital converter that converts a power supply voltage into a digital signal voltage, a digital signal voltage output from the digital converter, an in-phase digital voltage signal having an in-phase component with the power supply voltage, and a quadrature component with the power supply voltage A first coordinate conversion circuit for converting the signal into a quadrature digital voltage signal having the same, a common-mode digital voltage signal and a voltage command value signal output from the first coordinate conversion circuit. A first digital proportional amplifier for performing a proportional operation on a first operation output signal indicating the operation result of the above, and an operation result of a quadrature digital voltage signal and a voltage phase command value signal output from the first coordinate conversion circuit The second showing
A second digital proportional amplifier that performs a proportional operation on the operation output signal, a first integration circuit that performs an integration operation on the first operation output signal, and an output from the first integration circuit. A first holding circuit for holding an operation result at the time of the previous conduction control; a second integration circuit for performing an integration operation on the second operation output signal;
A second holding circuit for holding the calculation result at the time of the previous conduction control output from the integration circuit of the above, the calculation result at the time of the previous conduction control held by the first holding circuit, A first digital operation signal obtained by calculating the proportional operation result output from the digital proportional amplifier, the operation result at the time of the previous conduction control held in the second holding circuit, and the second A second coordinate conversion circuit that receives a second digital operation signal obtained by calculating a proportional operation result output from the digital proportional amplifier and outputs a load current digital command signal, and a second coordinate conversion circuit An analog converter that converts the output load current digital command signal to a load current analog command signal for the semiconductor element and outputs the analog signal.

【0046】また、請求項2の発明の電力変換装置によ
れば、導通制御素子を有する複数の半導体素子で構成さ
れ、各素子をデジタル制御することにより、直流電力を
交流電力或いは交流電力を直流電力に一定のサンプリン
グ間隔で変換する電力変換装置において、電源電圧をデ
ジタル信号電圧に変換するデジタル変換器と、このデジ
タル変換器から出力されるデジタル信号電圧を前記電源
電圧と同相成分を持つ同相デジタル電圧信号と、前記電
源電圧と直交成分を持つ直交デジタル電圧信号に変換す
る第1の座標変換回路と、この第1の座標変換回路から
出力される同相デジタル電圧信号と電圧指令値信号の演
算結果を示す第1の演算出力信号に対して積分演算を行
なう第1の積分回路と、前記第1の座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果である第2の演算出力信号に対して積分演算を
行なう第2の積分回路と、前記第1の積分回路と前記第
2の積分回路の演算結果を入力として、負荷電流デジタ
ル指令信号を出力する第2の座標変換回路と、前記第2
の座標変換回路から出力される前回の電流制御時におけ
る負荷電流デジタル指令信号を保持する保持回路と、こ
の保持回路に保持されている負荷電流デジタル指令信号
を負荷電流アナログ指令信号に変換して出力するアナロ
グ変換器と、前記電力変換装置の出力電圧基準値を出力
する基準発生回路と、この基準発生回路から出力される
出力電圧目標値と前記電源電圧の偏差を比例増幅して出
力するアナログ比例増幅器と、前記アナログ変換器から
出力される前回の電流制御時における演算結果と、前記
基準発生回路から出力される出力電圧目標値と前記電源
電圧の偏差を演算して前記半導体素子に対する負荷電流
アナログ指令信号を出力する回路と、を備えたことを特
徴とする。
Further, according to the power converter of the second aspect of the present invention, the power converter is constituted by a plurality of semiconductor elements having a conduction control element, and each element is digitally controlled to convert DC power to AC power or AC power to DC power. In a power conversion device that converts power into power at a constant sampling interval, a digital converter that converts a power supply voltage into a digital signal voltage, and a digital signal voltage output from the digital converter is in-phase digital having a component in phase with the power supply voltage. A voltage signal, a first coordinate conversion circuit for converting the power supply voltage into a quadrature digital voltage signal having a quadrature component, and an operation result of the in-phase digital voltage signal and the voltage command value signal output from the first coordinate conversion circuit A first integration circuit for performing an integration operation on a first operation output signal indicating the following, and a quadrature digital signal output from the first coordinate conversion circuit. A second integration circuit that performs an integration operation on a second operation output signal that is an operation result of the voltage signal and the voltage phase command value signal, and an operation result of the first integration circuit and the second integration circuit. A second coordinate conversion circuit that outputs a load current digital command signal by using
A holding circuit for holding the load current digital command signal at the time of the previous current control output from the coordinate conversion circuit of the above, and converting the load current digital command signal held in the holding circuit into a load current analog command signal and outputting An analog converter that outputs a reference value of an output voltage of the power converter, and an analog proportional circuit that proportionally amplifies and outputs a deviation between an output voltage target value output from the reference generation circuit and the power supply voltage. An amplifier, a calculation result at the time of the previous current control output from the analog converter, and a deviation between the output voltage target value output from the reference generation circuit and the power supply voltage, and a load current analog for the semiconductor element. And a circuit for outputting a command signal.

【0047】あらに、請求項3の発明の電力変換装置に
よれば、導通制御端子を有する複数の半導体素子で構成
され、電源から供給される直流電力を交流電力或いは交
流電力を直流電力に変換する変換部と、この変換部の導
通制御端子の入力を一定のサンプリング間隔でデジタル
制御を行なうことにより制御する制御部と、を備えた電
力変換装置において、電源電圧をデジタル信号電圧に変
換するデジタル変換器と、このデジタル変換器から出力
されるデジタル信号電圧を電源電圧と同相成分を持つ同
相デジタル電圧信号と、前記電源電圧と直交成分を持つ
直交デジタル電圧信号に変換する第1の座標変換回路
と、この第1の座標変換回路から出力される同相デジタ
ル電圧信号と電圧指令値信号の演算結果を示す第1の演
算出力信号に対して比例演算を行なう第1のデジタル比
例増幅器と、前記第1の演算出力信号に対して微分演算
を行なう第1の微分演算器と、前記座標変換回路から出
力される直交デジタル電圧信号と電圧位相指令値信号の
演算結果を示す第2の演算出力信号に対して比例演算を
行なう第2のデジタル比例増幅器と、前記第2の演算出
力信号に対して微分演算を行なう第2の微分演算器と、
前記第1の演算出力信号に対して積分演算を行なう第1
の積分回路と、この第1の積分回路から出力される前回
の導通制御時における演算結果を保持するための第1の
保持回路と、前記第2の差分出力信号に対して積分演算
を行なう第2の積分回路と、この第2の積分回路から出
力される前回の導通制御時における演算結果を保持する
ための第2の保持回路と、前記第1の保持回路に保持さ
れている前回導通制御時における演算結果と、前記第1
のデジタル比例増幅器から出力される比例演算結果と、
前記第1の微分演算器から出力される微分演算結果を演
算して得られる第1のデジタル演算信号と、前記第2の
保持回路に保持されている前回の導通制御時における演
算結果と、前記第2のデジタル比例増幅器から出力され
る比例演算結果と、前記第2の微分演算器から出力され
る微分演算結果を演算して得られる第2のデジタル演算
信号を入力として、負荷電流デジタル指令信号として出
力する第2の座標変換回路と、この第2の座標変換回路
から出力される負荷電流デジタル指令信号を前記半導体
素子に対する負荷電流アナログ指令信号に変換して出力
するアナログ変換器と、を備えたことを特徴とする。
According to the power converter of the third aspect of the present invention, the power converter comprises a plurality of semiconductor elements having a conduction control terminal, and converts DC power supplied from a power supply to AC power or AC power to DC power. And a control unit for controlling the input of the conduction control terminal of the conversion unit by performing digital control at a constant sampling interval. Converter, and a first coordinate conversion circuit for converting a digital signal voltage output from the digital converter into an in-phase digital voltage signal having an in-phase component with a power supply voltage and a quadrature digital voltage signal having a quadrature component with the power supply voltage And a first calculation output signal indicating the calculation result of the in-phase digital voltage signal and the voltage command value signal output from the first coordinate conversion circuit. A first digital proportional amplifier for performing an operation, a first differential operation unit for performing a differential operation on the first operation output signal, a quadrature digital voltage signal output from the coordinate conversion circuit, and a voltage phase command A second digital proportional amplifier that performs a proportional operation on a second operation output signal indicating an operation result of the value signal, a second differential operation unit that performs a differential operation on the second operation output signal,
A first operation for performing an integration operation on the first operation output signal;
An integration circuit, a first holding circuit for holding an operation result at the time of the previous conduction control output from the first integration circuit, and an integration circuit for performing an integration operation on the second difference output signal. A second integration circuit, a second holding circuit for holding an operation result output from the second integration circuit during the previous conduction control, and a previous conduction control held by the first holding circuit. Calculation result at the time and the first
Proportional operation result output from the digital proportional amplifier of
A first digital operation signal obtained by calculating a differential operation result output from the first differential operation unit, an operation result at a previous conduction control held in the second holding circuit, A load current digital command signal is input to a proportional operation result output from a second digital proportional amplifier and a second digital operation signal obtained by calculating a differential operation result output from the second differential operation unit. A second coordinate conversion circuit for outputting the load current digital command signal output from the second coordinate conversion circuit to a load current analog command signal for the semiconductor element, and outputting the analog signal. It is characterized by having.

【0048】[0048]

【作用】従って、まず、請求項1,2に係る発明の電力
変換装置においては、過渡応答に影響を及ぼす比例演算
のみを選択して演算し、積分演算については、前回導通
制御時の値を使用して演算を行ない、演算終了後、直ち
に半導体素子に対して負荷電流アナログ指令信号を出力
するので、電力変換装置の制御応答性を高めることがで
き、その結果、高性能な電力変換装置を提供することが
できる。
Therefore, first, in the power converter according to the first and second aspects of the present invention, only the proportional operation which affects the transient response is selected and operated. The load current analog command signal is output to the semiconductor device immediately after the operation is performed, and the control responsiveness of the power converter can be enhanced. As a result, a high-performance power converter can be provided. Can be provided.

【0049】また、請求項3に係る発明の電力変換装置
においては、過渡応答に影響を及ぼす微分演算を行なう
微分回路を、更に、電力変換装置に加えることによっ
て、比例制御のみでなく、微分制御を行なうことも可能
な制御応答性の高い電力変換装置を提供することができ
る。
In the power converter according to the third aspect of the present invention, a differential circuit for performing a differential operation affecting the transient response is further added to the power converter so that not only the proportional control but also the differential control is performed. And a power conversion device with high control responsiveness that can perform the following.

【0050】[0050]

【実施例】以下、図面を参照して本発明の実施例に係る
電力変換装置について説明する。 <第1の実施例>図1に、本発明の第1の実施例に係る
三相PWMインバータ制御回路の構成を示す。なお、図
6と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A power conversion device according to an embodiment of the present invention will be described below with reference to the drawings. <First Embodiment> FIG. 1 shows a configuration of a three-phase PWM inverter control circuit according to a first embodiment of the present invention. The same parts as those in FIG. 6 are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described here.

【0051】すなわち、本発明の第1の実施例に係る三
相PWMインバータ制御回路においては、図1に示すよ
うに、座標変換回路14の出力側に、電圧指令値Vo ′
と座標変換回路14から出力される電源と同相成分の電
圧Vd との差を示す出力信号εdv=Vo ′−Vd に対し
て、比例演算を行なうデジタル比例増幅器61の入力側
が接続されている。
That is, in the three-phase PWM inverter control circuit according to the first embodiment of the present invention, as shown in FIG.
The input side of a digital proportional amplifier 61 for performing a proportional operation is connected to an output signal .epsilon.dv = Vo'-Vd indicating a difference between the power supply output from the coordinate conversion circuit 14 and the voltage Vd of the in-phase component.

【0052】また、積分演算を行なうための積分回路6
3と、積分回路63の演算結果を保持する保持回路65
で構成される直列回路が、デジタル比例増幅器61と並
列に接続されている。
An integration circuit 6 for performing an integration operation
3 and a holding circuit 65 for holding the operation result of the integrating circuit 63
Are connected in parallel with the digital proportional amplifier 61.

【0053】そして、デジタル比例増幅器61と保持回
路65の出力側には、保持回路65に保持されている積
分回路63の出力と、デジタル比例増幅器61の演算結
果を加算した信号εdv′の座標変換を行ない三相の負荷
電流指令信号Iu ′、Iv ′、Iw ′として出力する座
標変換回路17の入力側が接続されている。
On the output side of the digital proportional amplifier 61 and the holding circuit 65, the output of the integrating circuit 63 held in the holding circuit 65 and the coordinate conversion of the signal εdv 'obtained by adding the operation result of the digital proportional amplifier 61 are performed. And the input side of a coordinate conversion circuit 17 for outputting three-phase load current command signals Iu ', Iv', Iw 'is connected.

【0054】同様に、座標変換回路14の出力側には、
電圧位相指令値’0’と座標変換回路14から出力され
る電源と直交成分の電圧Vq との差を示す出力信号εqv
=0−Vq に対して、比例演算を行なうデジタル比例増
幅器62の入力側が接続されている。
Similarly, on the output side of the coordinate conversion circuit 14,
An output signal εqv indicating the difference between the voltage phase command value “0” and the voltage Vq of the power supply and the quadrature component output from the coordinate conversion circuit 14
= 0-Vq, the input side of a digital proportional amplifier 62 for performing a proportional operation is connected.

【0055】また、積分演算を行なうための積分回路6
4と、積分回路64の演算結果を保持する保持回路66
で構成される直列回路が、デジタル比例増幅器62と並
列に接続されている。
An integration circuit 6 for performing an integration operation
4 and a holding circuit 66 for holding the operation result of the integrating circuit 64
Are connected in parallel with the digital proportional amplifier 62.

【0056】そして、デジタル比例増幅器62と保持回
路66の出力側には、保持回路66に保持されている積
分回路64の出力と、デジタル比例増幅器62の演算結
果を加算した信号εqv′の座標変換を行ない三相の負荷
電流指令信号Iu ′、Iv ′、Iw ′として出力する座
標変換回路17の入力側が接続されている。
On the output side of the digital proportional amplifier 62 and the holding circuit 66, the output of the integrating circuit 64 held in the holding circuit 66 and the coordinate conversion of the signal εqv 'obtained by adding the operation result of the digital proportional amplifier 62 are performed. And the input side of a coordinate conversion circuit 17 for outputting three-phase load current command signals Iu ', Iv', Iw 'is connected.

【0057】なお、図5に、デジタル比例増幅器61、
三角発生器24、積分回路63の位置的関係を示す。
次に、上記のように構成した三相PWMインバータ制御
回路の動作について説明する。
FIG. 5 shows a digital proportional amplifier 61,
Triangular wave generator 24, showing the positional relationship of the integration circuit 63.
Next, the operation of the three-phase PWM inverter control circuit configured as described above will be described.

【0058】まず、図5の負荷8への三相出力電圧
(U,V,W相)は、電圧検出器によって検出され、A
/D変換器11〜13によってデジタル量に変換され
る。この変換された三相出力電圧のデジタル量は、座標
変換回路14によって、電源電圧と同相成分のVd 及び
電源電圧と直交成分のVq に変換される。
First, the three-phase output voltages (U, V, W phases) to the load 8 in FIG.
They are converted into digital quantities by the / D converters 11 to 13. The converted digital amount of the three-phase output voltage is converted by the coordinate conversion circuit 14 into Vd having the same phase component as the power supply voltage and Vq having the quadrature component with the power supply voltage.

【0059】そして、電圧指令値Vo ′と座標変換後の
電圧Vd との差分出力信号εdV=V′−Vd は、デジタ
ル比例増幅器61に入力され、デジタル比例増幅器61
にて直ちに比例演算が行なわれる。
The difference output signal .epsilon.dV = V'-Vd between the voltage command value Vo 'and the voltage Vd after coordinate conversion is input to the digital proportional amplifier 61.
, A proportional operation is immediately performed.

【0060】次に、このデジタル比例増幅器61の演算
結果と、保持回路65に保持されている積分回路63の
出力を加算して得られる加算出力信号εdv′を、座標変
換回路17に出力する。
Next, an output signal εdv ′ obtained by adding the operation result of the digital proportional amplifier 61 and the output of the integration circuit 63 held in the holding circuit 65 is output to the coordinate conversion circuit 17.

【0061】同様に、電圧位相指令値’0’と座標変換
後の電圧Vq との差分出力信号εqv=0−Vq は、デジ
タル比例増幅器62に入力され、デジタル比例増幅器6
2にて直ちに比例演算が行なわれる。
Similarly, a difference output signal εqv = 0−Vq between the voltage phase command value “0” and the voltage Vq after coordinate conversion is input to the digital proportional amplifier 62,
At 2, the proportional operation is immediately performed.

【0062】そして、このデジタル比例増幅器62の演
算結果と、保持回路66に保持されている積分回路64
の出力を加算して得られる加算出力信号εqv′を、座標
変換回路17に出力する。
The operation result of the digital proportional amplifier 62 and the integration circuit 64 held in the holding circuit 66
Is output to the coordinate conversion circuit 17.

【0063】以後の座標変換回路17及びD/A変換器
18〜20の動作は、上述の通りである。D/A変換器
18〜20によるD/A変換処理終了後、次回の電流制
御に備えて積分回路63,64にて積分演算を行ない、
この結果を、保持回路65,66に保持しておく。
The subsequent operations of the coordinate conversion circuit 17 and the D / A converters 18 to 20 are as described above. After the end of the D / A conversion processing by the D / A converters 18 to 20, integration operations are performed by the integration circuits 63 and 64 in preparation for the next current control.
This result is held in the holding circuits 65 and 66.

【0064】図2に、上記三相PWMインバータ制御回
路のタイムチャートを示す。上述のA/D変換器11〜
13による三相出力電圧のA/D変換処理から、D/A
変換器18〜20によるD/A変換処理は、図2に示す
ように、例えば166[μs]毎に発生する割り込みパ
ルスによりデジタル制御演算によって行なわれる。
FIG. 2 is a time chart of the three-phase PWM inverter control circuit. A / D converters 11 to 11 described above
13 from the A / D conversion processing of the three-phase output voltage
As shown in FIG. 2, the D / A conversion processing by the converters 18 to 20 is performed by a digital control operation using, for example, an interrupt pulse generated every 166 [μs].

【0065】すなわち、この割り込み発生後、A/D変
換処理71、比例制御演算及びこの比例制御演算結果と
前回積分の保持回路の出力値との加算処理72、D/A
変換処理73が行なわれて、アナログ量の負荷電流指令
信号Iu ′、Iv ′、Iw ′が出力される。
That is, after the interruption, the A / D conversion processing 71, the proportional control calculation, and the addition processing 72 of the result of the proportional control calculation and the output value of the previous integration holding circuit, the D / A
Conversion processing 73 is performed to output analog amount load current command signals Iu ', Iv', Iw '.

【0066】D/A変換処理73終了後、残った積分制
御演算74、シーケンス処理演算75が行なわれる。従
って、A/D変換処理開始から負荷電流指令信号Iu
′、Iv ′、Iw ′の出力までの演算遅れ時間tdf
は、例えば、15[μs]に短縮することができる。
After the end of the D / A conversion processing 73, the remaining integral control operation 74 and sequence processing operation 75 are performed. Therefore, from the start of the A / D conversion process, the load current command signal Iu
′, Iv ′, Iw ′ calculation delay time tdf
Can be reduced to, for example, 15 [μs].

【0067】この結果、電力変換装置の制御応答性を高
めることができ、高性能な電力変換装置を提供すること
ができる。 <第2の実施例>図3に、本発明の第2の実施例に係る
三相PWMインバータ制御回路の構成を示す。なお、図
1と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
As a result, the control responsiveness of the power converter can be improved, and a high-performance power converter can be provided. <Second Embodiment> FIG. 3 shows a configuration of a three-phase PWM inverter control circuit according to a second embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described here.

【0068】すなわち、本発明の第2の実施例に係る三
相PWMインバータ制御回路においては、デジタル比例
増幅器61,62の代わりに、インバータの出力電圧目
標値を出力する基準発生回路81と、この基準発生回路
81から出力されるインバータの出力電圧目標値と出力
電圧の偏差を比例増幅するアナログ比例増幅器82〜8
4を付加する。
That is, in the three-phase PWM inverter control circuit according to the second embodiment of the present invention, instead of the digital proportional amplifiers 61 and 62, a reference generation circuit 81 for outputting an output voltage target value of the inverter, and Analog proportional amplifiers 82 to 8 for proportionally amplifying the deviation between the output voltage target value of the inverter output from reference generation circuit 81 and the output voltage.
4 is added.

【0069】また、保持回路65,66に代えて、座標
変換回路17の出力側に前回電流制御時における負荷電
流デジタル指令信号Iu ′、Iv ′、Iw ′を保持する
保持回路85〜87を接続する。
Instead of the holding circuits 65 and 66, holding circuits 85 to 87 for holding the load current digital command signals Iu ', Iv' and Iw 'in the previous current control are connected to the output side of the coordinate conversion circuit 17. I do.

【0070】このように構成することによっても、前述
の第1の実施例と同様に、A/D変換処理開始から負荷
電流デジタル指令信号Iu ′、Iv ′、Iw ′の出力ま
での演算遅れ時間を短縮することができ、電力変換装置
の制御ゲインを向上させることができる。 <第3の実施例>図4に、本発明の第3の実施例に係る
三相PWMインバータ制御回路の構成を示す。なお、図
1と同一部分には、同一符号を付し、その説明を省略
し、ここでは異なる部分についてのみ述べる。
With this configuration, the operation delay time from the start of the A / D conversion processing to the output of the load current digital command signals Iu ', Iv', Iw 'is also made, as in the first embodiment. Can be shortened, and the control gain of the power converter can be improved. Third Embodiment FIG. 4 shows a configuration of a three-phase PWM inverter control circuit according to a third embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Only different parts will be described here.

【0071】すなわち、本発明の第3の実施例に係る三
相PWMインバータ制御回路においては、図1の構成に
加えて、更に、微分回路91をデジタル比例増幅器62
と並列に、微分回路92をデジタル比例増幅器61と並
列に接続している。
That is, in the three-phase PWM inverter control circuit according to the third embodiment of the present invention, in addition to the configuration shown in FIG.
The differential circuit 92 is connected in parallel with the digital proportional amplifier 61.

【0072】このように構成することによって、比例制
御のみではなく、過渡応答に影響を及ぼす微分制御を付
加することができ、その結果、上述の第1の実施例と同
様にA/D変換処理開始から負荷電流指令信号Iu ′、
Iv ′、Iw ′の出力までの演算遅れ時間を短縮するこ
とができ、電力変換装置の制御ゲインを向上させること
ができる。
With this configuration, it is possible to add not only the proportional control but also the differential control that affects the transient response. As a result, the A / D conversion processing is performed in the same manner as in the first embodiment. From the start, the load current command signal Iu ',
The operation delay time until the output of Iv 'and Iw' can be reduced, and the control gain of the power converter can be improved.

【0073】なお、上述の第1〜第3の実施例において
は、インバータの制御回路について説明を行ったが、コ
ンバータの制御回路についても同様の手法を適用するこ
とができる。
In the first to third embodiments described above, the control circuit of the inverter has been described. However, the same method can be applied to the control circuit of the converter.

【0074】[0074]

【発明の効果】以上詳記したように、本発明に係る電力
変換装置によれば、デジタル制御系で構成された電力変
換装置に補償回路を付加することにより、電力変換装置
の制御応答性を高めることができ、その結果、高性能な
電力変換装置を提供することができる。
As described above in detail, according to the power converter according to the present invention, the control responsiveness of the power converter is improved by adding the compensation circuit to the power converter constituted by the digital control system. As a result, a high-performance power converter can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係る三相PWMインバ
ータ制御回路の構成を示す図。
FIG. 1 is a diagram showing a configuration of a three-phase PWM inverter control circuit according to a first embodiment of the present invention.

【図2】同第1の実施例に係る三相PWMインバータ制
御回路のタイムチャートを示す図。
FIG. 2 is a diagram showing a time chart of the three-phase PWM inverter control circuit according to the first embodiment.

【図3】同第2の実施例に係る三相PWMインバータ制
御回路の構成を示す図。
FIG. 3 is a diagram showing a configuration of a three-phase PWM inverter control circuit according to the second embodiment.

【図4】同第3の実施例に係る三相PWMインバータ制
御回路の構成を示す図。
FIG. 4 is a diagram showing a configuration of a three-phase PWM inverter control circuit according to the third embodiment.

【図5】従来の無停電電源装置の主回路の構成を示す
図。
FIG. 5 is a diagram showing a configuration of a main circuit of a conventional uninterruptible power supply.

【図6】従来の三相PWMインバータの制御回路の構成
を示す図。
FIG. 6 is a diagram showing a configuration of a control circuit of a conventional three-phase PWM inverter.

【図7】従来の三相PWMインバータの制御回路のタイ
ムチャートを示す図。
FIG. 7 is a diagram showing a time chart of a control circuit of a conventional three-phase PWM inverter.

【図8】従来の三相PWMコンバータ制御回路の構成を
示す図。
FIG. 8 is a diagram showing a configuration of a conventional three-phase PWM converter control circuit.

【符号の説明】[Explanation of symbols]

1…交流電源、2…交流リアクトル、3…三相PWMコ
ンバータ、4…平滑コンデンサ、5…三相PWMインバ
ータ、6…インバータトランス、7…フィルタコンデン
サ、8…負荷、11〜13…A/D変換器、14…座標
変換回路、15,16…電圧制御回路、17…座標変換
回路、18〜20…D/A変換器、21〜23…電流制
御回路、24…三角波発生器、25〜27…ゲート回
路、31…A/D変換処理、32…比例積分制御演算、
33…シーケンス制御、34…D/A変換処理、41…
A/D変換器、42…電圧制御回路、43,44…電流
制御回路、45,46…座標変換器、47…三角波発生
器、48〜50…D/A変換器、51〜53…A/D変
換器、61,62…デジタル比例増幅器、63,64…
積分回路、65,66…保持回路、71…A/D変換処
理、72…比例制御演算及び加算処理時間、73…D/
A変換処理、74…積分制御演算、75…シーケンス処
理演算、81…基準発生回路、82〜84…アナログ比
例増幅器、85〜87…保持回路、91,92…微分回
路。
DESCRIPTION OF SYMBOLS 1 ... AC power supply, 2 ... AC reactor, 3 ... 3-phase PWM converter, 4 ... Smoothing capacitor, 5 ... 3-phase PWM inverter, 6 ... Inverter transformer, 7 ... Filter capacitor, 8 ... Load, 11-13 ... A / D Converter, 14: coordinate conversion circuit, 15, 16: voltage control circuit, 17: coordinate conversion circuit, 18 to 20: D / A converter, 21 to 23: current control circuit, 24: triangular wave generator, 25 to 27 ... gate circuit, 31 ... A / D conversion processing, 32 ... proportional-integral control calculation,
33 ... sequence control, 34 ... D / A conversion processing, 41 ...
A / D converter, 42: voltage control circuit, 43, 44: current control circuit, 45, 46: coordinate converter, 47: triangular wave generator, 48 to 50: D / A converter, 51 to 53: A / D converter, 61, 62 ... Digital proportional amplifier, 63, 64 ...
Integrating circuit, 65, 66 holding circuit, 71 A / D conversion processing, 72 proportional control calculation and addition processing time, 73 D /
A conversion processing, 74: integration control calculation, 75: sequence processing calculation, 81: reference generation circuit, 82 to 84: analog proportional amplifier, 85 to 87: holding circuit, 91, 92: differentiation circuit.

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 G05F 1/10 H02M 7/219 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/48 G05F 1/10 H02M 7/219

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導通制御端子を有する複数の半導体素子
で構成され、電源から供給される直流電力を交流電力或
いは交流電力を直流電力に変換する変換部と、 この変換部の導通制御端子の入力を一定のサンプリング
間隔でデジタル制御を行なうことにより制御する制御部
と、 を備えた電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
前記電源電圧と同相成分を持つ同相デジタル電圧信号
と、前記電源電圧と直交成分を持つ直交デジタル電圧信
号に変換する第1の座標変換回路と、 この第1の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第1の演算出
力信号に対して比例演算を行なう第1のデジタル比例増
幅器と、 前記第1の座標変換回路から出力される直交デジタル電
圧信号と電圧位相指令値信号の演算結果を示す第2の演
算出力信号に対して比例演算を行なう第2のデジタル比
例増幅器と、 前記第1の演算出力信号に対して積分演算を行なう第1
の積分回路と、 この第1の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第1の保持回路と、 前記第2の演算出力信号に対して積分演算を行なう第2
の積分回路と、 この第2の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第2の保持回路と、 前記第1の保持回路に保持されている前回導通制御時の
演算結果と、前記第1のデジタル比例増幅器から出力さ
れる比例演算結果を演算して得られる第1のデジタル演
算信号と、前記第2の保持回路に保持されている前回の
導通制御時の演算結果と、前記第2のデジタル比例増幅
器から出力される比例演算結果を演算して得られる第2
のデジタル演算信号を入力として、負荷電流デジタル指
令信号を出力する第2の座標変換回路と、 この第2の座標変換回路から出力される前記負荷電流デ
ジタル指令信号を前記半導体素子に対する負荷電流アナ
ログ指令信号に変換して出力するアナログ変換器と、 を備えたことを特徴とする電力変換装置。
A converter configured to convert a DC power supplied from a power supply into an AC power or an AC power into a DC power; and an input to a conduction control terminal of the converter. And a control unit that controls the digital signal by performing digital control at a fixed sampling interval. A digital converter that converts a power supply voltage into a digital signal voltage in a power converter including: a digital signal output from the digital converter. A first coordinate conversion circuit that converts a voltage into an in-phase digital voltage signal having an in-phase component with the power supply voltage, and a quadrature digital voltage signal having a quadrature component with the power supply voltage; First digital proportional amplification for performing a proportional operation on a first operation output signal indicating the operation result of the in-phase digital voltage signal and the voltage command value signal A second digital proportional amplifier that performs a proportional operation on a second operation output signal indicating the operation result of the quadrature digital voltage signal and the voltage phase command value signal output from the first coordinate conversion circuit; A first operation for performing an integration operation on the first operation output signal;
An integration circuit, a first holding circuit for holding an operation result at the time of the previous conduction control output from the first integration circuit, and an integration circuit for performing an integration operation on the second operation output signal. 2
An integration circuit, a second holding circuit for holding a calculation result output from the second integration circuit at the time of the previous conduction control, and a second holding circuit held by the first holding circuit. , A first digital operation signal obtained by calculating the proportional operation result output from the first digital proportional amplifier, and a first digital operation signal held in the second holding circuit during the previous conduction control. A second calculation result obtained by calculating the calculation result and the proportional calculation result output from the second digital proportional amplifier.
A second coordinate conversion circuit which receives the digital operation signal of the above as an input and outputs a load current digital command signal; and a load current analog command for the semiconductor element which outputs the load current digital command signal output from the second coordinate conversion circuit to the semiconductor element. An analog converter that converts the signal into a signal and outputs the signal.
【請求項2】 導通制御素子を有する複数の半導体素子
で構成され、各素子をデジタル制御することにより、直
流電力を交流電力或いは交流電力を直流電力に一定のサ
ンプリング間隔で変換する電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
前記電源電圧と同相成分を持つ同相デジタル電圧信号
と、前記電源電圧と直交成分を持つ直交デジタル電圧信
号に変換する第1の座標変換回路と、 この第1の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第1の演算出
力信号に対して積分演算を行なう第1の積分回路と、 前記第1の座標変換回路から出力される直交デジタル電
圧信号と電圧位相指令値信号の演算結果である第2の演
算出力信号に対して積分演算を行なう第2の積分回路
と、 前記第1の積分回路と前記第2の積分回路の演算結果を
入力として、負荷電流デジタル指令信号を出力する第2
の座標変換回路と、 前記第2の座標変換回路から出力される前回の電流制御
時における負荷電流デジタル指令信号を保持する保持回
路と、 この保持回路に保持されている負荷電流デジタル指令信
号を負荷電流アナログ指令信号に変換して出力するアナ
ログ変換器と、 前記電力変換装置の出力電圧基準値を出力する基準発生
回路と、 この基準発生回路から出力される出力電圧目標値と前記
電源電圧の偏差を比例増幅して出力するアナログ比例増
幅器と、 前記アナログ変換器から出力される前回の電流制御時に
おける演算結果と、前記基準発生回路から出力される出
力電圧目標値と前記電源電圧の偏差を演算して前記半導
体素子に対する負荷電流アナログ指令信号を出力する回
路と、 を備えたことを特徴とする電力変換装置。
2. A power conversion device comprising a plurality of semiconductor elements having a conduction control element, and digitally controlling each element to convert DC power to AC power or AC power to DC power at a constant sampling interval. A digital converter for converting a power supply voltage into a digital signal voltage, a digital signal voltage output from the digital converter, an in-phase digital voltage signal having an in-phase component with the power supply voltage, and a quadrature having a quadrature component with the power supply voltage. A first coordinate conversion circuit for converting into a digital voltage signal; and an integration operation on a first operation output signal indicating the operation result of the in-phase digital voltage signal and the voltage command value signal output from the first coordinate conversion circuit A first integration circuit for performing the following operations: calculating a quadrature digital voltage signal and a voltage phase command value signal output from the first coordinate conversion circuit; A second integration circuit that performs an integration operation on a second operation output signal, and outputs a load current digital command signal by using the operation results of the first integration circuit and the second integration circuit as inputs. Second
A coordinate conversion circuit, a holding circuit for holding a load current digital command signal at the time of the previous current control output from the second coordinate conversion circuit, and a load current digital command signal held by the holding circuit. An analog converter that converts and outputs a current analog command signal; a reference generation circuit that outputs an output voltage reference value of the power conversion device; a deviation between the output voltage target value output from the reference generation circuit and the power supply voltage An analog proportional amplifier that proportionally amplifies and outputs a result of the previous current control output from the analog converter, and a deviation between the output voltage target value output from the reference generation circuit and the power supply voltage. And a circuit for outputting a load current analog command signal to the semiconductor element.
【請求項3】 導通制御端子を有する複数の半導体素子
で構成され、電源から供給される直流電力を交流電力或
いは交流電力を直流電力に変換する変換部と、 この変換部の導通制御端子の入力を一定のサンプリング
間隔でデジタル制御を行なうことにより制御する制御部
と、 を備えた電力変換装置において、 電源電圧をデジタル信号電圧に変換するデジタル変換器
と、 このデジタル変換器から出力されるデジタル信号電圧を
電源電圧と同相成分を持つ同相デジタル電圧信号と、前
記電源電圧と直交成分を持つ直交デジタル電圧信号に変
換する第1の座標変換回路と、 この第1の座標変換回路から出力される同相デジタル電
圧信号と電圧指令値信号の演算結果を示す第1の演算出
力信号に対して比例演算を行なう第1のデジタル比例増
幅器と、 前記第1の演算出力信号に対して微分演算を行なう第1
の微分演算器と、 前記座標変換回路から出力される直交デジタル電圧信号
と電圧位相指令値信号の演算結果を示す第2の演算出力
信号に対して比例演算を行なう第2のデジタル比例増幅
器と、 前記第2の演算出力信号に対して微分演算を行なう第2
の微分演算器と、 前記第1の演算出力信号に対して積分演算を行なう第1
の積分回路と、 この第1の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第1の保持回路と、 前記第2の差分出力信号に対して積分演算を行なう第2
の積分回路と、 この第2の積分回路から出力される前回の導通制御時に
おける演算結果を保持するための第2の保持回路と、 前記第1の保持回路に保持されている前回導通制御時に
おける演算結果と、前記第1のデジタル比例増幅器から
出力される比例演算結果と、前記第1の微分演算器から
出力される微分演算結果を演算して得られる第1のデジ
タル演算信号と、前記第2の保持回路に保持されている
前回の導通制御時における演算結果と、前記第2のデジ
タル比例増幅器から出力される比例演算結果と、前記第
2の微分演算器から出力される微分演算結果を演算して
得られる第2のデジタル演算信号を入力として、負荷電
流デジタル指令信号として出力する第2の座標変換回路
と、 この第2の座標変換回路から出力される負荷電流デジタ
ル指令信号を前記半導体素子に対する負荷電流アナログ
指令信号に変換して出力するアナログ変換器と、 を備えたことを特徴とする電力変換装置。
A converter for converting DC power supplied from a power supply to AC power or AC power to DC power; and an input of a conduction control terminal of the converter. And a control unit that controls the digital signal by performing digital control at a fixed sampling interval. A digital converter that converts a power supply voltage into a digital signal voltage in a power converter including: a digital signal output from the digital converter. A first coordinate conversion circuit for converting a voltage into a common-mode digital voltage signal having a common-mode component with a power supply voltage, and a quadrature digital voltage signal having a quadrature component with the power-supply voltage, and a common-mode output from the first coordinate conversion circuit A first digital proportional amplifier for performing a proportional operation on a first operation output signal indicating an operation result of the digital voltage signal and the voltage command value signal; First performing a differential operation on the first operation output signal
A second digital proportional amplifier that performs a proportional operation on a second operation output signal indicating the operation result of the orthogonal digital voltage signal and the voltage phase command value signal output from the coordinate conversion circuit; A second operation for performing a differential operation on the second operation output signal;
A first arithmetic unit for performing an integration operation on the first operation output signal
An integration circuit, a first holding circuit for holding an operation result at the time of the previous conduction control output from the first integration circuit, and a second operation for performing an integration operation on the second difference output signal. 2
An integration circuit, a second holding circuit for holding a calculation result output from the second integration circuit at the time of the previous conduction control, and a second holding circuit held by the first holding circuit. , A proportional operation result output from the first digital proportional amplifier, a first digital operation signal obtained by calculating a differential operation result output from the first differential operation unit, and A calculation result at the time of the previous conduction control held in the second holding circuit, a proportional calculation result output from the second digital proportional amplifier, and a differential calculation result output from the second differential calculator A second coordinate conversion circuit that receives a second digital calculation signal obtained by calculating the second coordinate conversion circuit and outputs it as a load current digital command signal; and a load current digital circuit that is output from the second coordinate conversion circuit. Power conversion apparatus characterized by comprising an analog converter for converting the Le command signal to the load current analog command signal to the semiconductor element.
JP18252094A 1994-08-03 1994-08-03 Power converter Expired - Lifetime JP3231953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18252094A JP3231953B2 (en) 1994-08-03 1994-08-03 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18252094A JP3231953B2 (en) 1994-08-03 1994-08-03 Power converter

Publications (2)

Publication Number Publication Date
JPH0847258A JPH0847258A (en) 1996-02-16
JP3231953B2 true JP3231953B2 (en) 2001-11-26

Family

ID=16119743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18252094A Expired - Lifetime JP3231953B2 (en) 1994-08-03 1994-08-03 Power converter

Country Status (1)

Country Link
JP (1) JP3231953B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217542A (en) * 2021-12-16 2022-03-22 杭州和利时自动化有限公司 Output channel control method and related assembly

Also Published As

Publication number Publication date
JPH0847258A (en) 1996-02-16

Similar Documents

Publication Publication Date Title
JP2679411B2 (en) Parallel operation control device for AC output converter
EP2020740B1 (en) Power converter
JP2728575B2 (en) Power conversion method and device
JPH0556648A (en) Controller for parallel operation of pwm inverter
JPH04275059A (en) Controller for neutral point clamp type power conversion device
JPH0614555A (en) Parallel operation controller for power converter
JP2708648B2 (en) Parallel operation control device
JP3231953B2 (en) Power converter
JP3296065B2 (en) Control circuit of PWM converter
JP2003189474A (en) System linked power converter
JP3222489B2 (en) Control method of three-phase three-wire neutral point-clamped inverter
JP2674402B2 (en) Parallel operation control device for AC output converter
JP2002359976A (en) Sine wave inputting and rectifying apparatus
JPH07107744A (en) Power converter
JP2926931B2 (en) Harmonic suppression device
JP4279520B2 (en) Control device for self-excited power converter
KR930010644B1 (en) Inverter current control device
JPS5819169A (en) Controlling method for pwm control converter
JPH105189A (en) Power power unit for magnetic resonance imaging device
JP3221807B2 (en) Inverter parallel operation device
JPH0744841B2 (en) Power converter control circuit
JP3396126B2 (en) Control device for power converter
JPH02142356A (en) Method and device for controlling converter
JP2024017192A (en) Power converter, control method, and control program
JP2658620B2 (en) Power converter control circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070914

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term