JPH08138832A - セラミックヒータ及びその制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数のサーミスタをセラミック基板上に搭載
又は印刷形成した場合の外部制御回路との最適な接続及
び外部制御回路の最適な制御をおこなうことを可能とす
ること。 【構成】 セラミック基板（１）上に複数のサーミスタ
（ＴＨ１〜ＴＨｎ）を搭載又は印刷形成し、該複数のサ
ーミスタの一端（１２〜ｎ２）は前記セラミック基板上
に印刷形成した導体パターン（３０）にて共通接続し、
共通接続しない側にダイナミック通電を行い、共通接続
した側でサーミスタ出力を検出する構成とし、サーミス
タと外部制御部４とのコネクト部を最小とし、また、制
御回路による制御を最適とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は主に画像形成装置の加熱
定着部に使用するセラミックヒータ及びその制御装置に
関する。

【０００２】

【従来の技術】近年、熱ローラ定着方式に代わる新規な
加熱定着装置として、特開昭６３−３１３１８２号公
報、特開平２−１５７８７８号公報等で昇温の速いサー
マルヒータと薄膜のフィルムを用いたものが提案されて
いる。

【０００３】

【発明が解決しようとする課題】従来はセラミックヒー
タ上にサーミスタを１個のみ配設しているものが主であ
ったが近年複数のサーミスタをセラミック基板上に搭載
又は印刷形成して、より精度の高い温度検知を行なおう
とする動きがある。

【０００４】このような複数のサーミスタを利用する場
合は、外部の制御部と接続するコネクト部が増加した
り、そのコネクト部を単に低減しようとすると制御機能
が低下する等の問題があった。

【０００５】本発明は上記のような問題を解決し、複数
のサーミスタをセラミック基板上に搭載又は印刷形成し
た場合の外部制御回路との最適な接続及び外部制御回路
の最適な制御装置を提供するものである。

【０００６】

【課題を解決するための手段及び作用】本発明はセラミ
ック基板上に複数のサーミスタを搭載又は印刷形成し、
該複数のサーミスタの一端は前記セラミック基板上に印
刷形成した導体パターンにて共通接続する事により外部
制御部とのコネクト部を最小とするものである。

【０００７】また複数のサーミスタの共通接続しない側
にダイナミック通電を行ない、共通接続した側にてサー
ミスタ出力を検出する事により誤差の少ない検出を可能
にし、マイグレーションの発生を抑生するものである。

【０００８】

【実施例】図１は本発明のセラミックヒータとその周辺
接続の例を示したものである。

【０００９】１はセラミック基板であり、１ａはセラミ
ック基板１の表面、１ｂはセラミック基板１の裏面であ
る。２はセラミック基板１の表面に印刷形成した発熱
体、ＴＨ１〜ＴＨｎはセラミック基板２の裏面に搭載又
は印刷形成したサーミスタである。

【００１０】サーミスタＴＨ１〜ＴＨｎの一端１２〜ｎ
２はセラミックヒータ上に印刷形成した導体パターン３
０により共通接続されている。サーミスタＴＨ１〜ＴＨ
ｎの他端１１〜ｎ１には独立した導体パターン３１〜３
ｎが接続されている。導体パターン３０〜３ｎはコネク
ト部ＣＮ０〜ＣＮｎにて外部制御部３と接続されてい
る。

【００１１】外部制御部３は中央制御装置（以後ＣＰＵ
と呼称する）４と発熱体２への通電を切替えるスイッチ
ング回路５を具備する。

【００１２】ＣＰＵ４はコネクト部ＣＮ１〜ＣＮｎと接
続したＰＡ１〜ＰＡｎポートにてサーミスタＴＨ１〜Ｔ
Ｈｎの検出温度を電圧にて検出し、ＰＣポートからスイ
ッチング回路５のオンオフを制御する信号を送出し、ス
イッチング回路５のオンオフにて発熱体２への通電を制
御する。

【００１３】上記の如くサーミスタＴＨ１〜ＴＨｎの一
端１２〜ｎ２を共通接続する事により外部制御部３との
接続を必要最小にする事が可能となる。

【００１４】〔他の実施例〕図２，３に本発明の第２の
実施例を示す。同実施例は請求項２に関連する。

【００１５】コネクト部ＣＮ１〜ＣＮｎはダイオードＤ
１〜Ｄｎを介してＣＰＵ４の出力ポートＰＡ１〜ＰＡｎ
に接続されている。コネクト部ＣＮ０はＣＰＵ４の入力
ポートＰＢ１に接続され、ポートＰＢ１とＧＮＤ間には
抵抗が接続されている。ヒータの表面及びスイッチング
部５は図１と同じであるため図示は省略する。

【００１６】このような接続にて図３に示す如く出力ポ
ートＰＡ１〜ＰＡｎを順番に“Ｈ”レベルにし、この時
のＣＮ０の電圧をＰＢ１ポートにて読み取る。ＰＡ１を
“Ｈ”にした時はサーミスタＴＨ１の電圧（温度）を、
ＰＡ２を“Ｈ“にした時はサーミスタＴＨ₂ の電圧（温
度）を、ＰＡｎを“Ｈ”にした時はサーミスタＴＨｎの
電圧（温度）を、それぞれＰＢ１ポートにて読み取るこ
とができる。

【００１７】このＰＢ１にて読み込んだ各サーミスタの
電圧（温度）に基づき、ＣＰＵ４は非図示のスイッチン
グ部にてヒータの通電を制御する。

【００１８】以上のように構成制御する事により検出抵
抗を１本にできる為、抵抗値の違いによる検出誤差がな
くなり、より正確な電圧（温度）検出が可能となる。

【００１９】サーミスタに常時通電するのではなく図３
の如くダイナミック通電を行う為、サーミスタ電極間及
びサーミスタパターン間のマイグレーションの発生を抑
制できる。また常時サーミスタへ通電する方式と比較す
ると、電流消費を若干量抑えることができる。

【００２０】図４に本発明の第３の実施例を示す。図４
は、図２の実施例のＰＡ１〜ＰＡｎポートをハイインピ
ーダンス出力可能なポート（入出力ポート）にて構成し
た場合の実施例を示したものである。

【００２１】図５に示す如く、ＰＡ１〜ＰＡｎの出力タ
イミング、ＰＢ１の読み込みタイミングは図３の例と同
じであるが、出力が“Ｈ”以外の時はハイインピーダン
ス出力とする。

【００２２】本実施例によれば、図２の実施例と同様の
効果があり、更にダイオードＤ１〜Ｄｎが不要になり、
より安価で構成できる効果がある。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
セラミック基材上に複数のサーミスタを搭載又は印刷形
成し、該複数のサーミスタの一端は前記セラミック基板
上に印刷形成した導体パターンにて共通接続する事によ
り外部の制御部とのコネクト部を最小とする事ができ
る。

【００２４】また、複数のサーミスタの共通接続しない
側にダイナミック通電を行ない、共通接続した側にてサ
ーミスタ出力を検出する事により検出誤差の少ない電
圧（温度）検出が可能となる、マイグレーションの発
生を抑制する、消費電流を若干量低減することができ
る、等の効果を奏することができる。

【図面の簡単な説明】

【図１】本発明によるセラミックヒータの一実施例及び
その周辺回路を示す図

【図２】本発明によるセラミックヒータの第２の実施例
を示す図

【図３】図２に示すセラミックヒータのタイミングチャ
ート

【図４】本発明によるセラミックヒータの第３の実施例
を示す図

【図５】図４に示すセラミックヒータのタイミングチャ
ート

【符号の説明】

１…セラミックヒータ ２…発熱体 ４…ＣＰＵ ５…スイッチング
部 ＴＨ１〜ＴＨｎ…サーミスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 セラミック基板上に複数のサーミスタを
   搭載又は印刷形成し、該複数のサーミスタの一端は前記
   セラミック基板上に印刷形成した導体パターンにて共通
   接続した事を特徴としたセラミックヒータ。
2. 【請求項２】 セラミック基板上に複数のサーミスタを
   搭載又は印刷形成し、該複数のサーミスタの一端は前記
   セラミック基板上に印刷形成した導体パターンにて共通
   接続し、前記複数のサーミスタの共通接続しない側にダ
   イナミック通電を行ない、共通接続した側にてサーミス
   タ出力を検出する事を特徴としたセラミックヒータ制御
   装置。
3. 【請求項３】 前記ダイナミック通電はハイインピーダ
   ンス出力モードを具備するＣＰＵのポートにて行なう事
   を特徴とした請求項２記載のセラミックヒータ制御装
   置。