JPH08130228A

JPH08130228A - 電子部品の接続構造及び接続方法

Info

Publication number: JPH08130228A
Application number: JP6287218A
Authority: JP
Inventors: Michihiko Yamamoto; 充彦山本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-10-28
Filing date: 1994-10-28
Publication date: 1996-05-21

Abstract

(57)【要約】【目的】半導体チップの突起電極を短時間で形成す
る。【構成】接続パッド１３の中央部に対応する部分に開
口部１４ａを有する第１の絶縁膜１４上には第２の絶縁
膜１５が形成されている。接続パッド１３上及び第２の
絶縁膜１５上には導電層１６が連続して形成されてい
る。そして、第２の絶縁膜１５上における導電層１６に
よって一種の突起電極が形成されている。この場合、導
電層１６はスパッタ法や真空蒸着法によって形成するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電子部品の接続構造及
び接続方法に関する。

【０００２】

【従来の技術】電子部品の接続構造には、例えば半導体
チップとフィルムキャリアとを接続したＴＡＢ方式の接
続構造がある。図１１は従来のＴＡＢ方式の接続構造を
示す断面図である。図１１において、半導体チップ１の
シリコン基板２の上面に形成された絶縁性の下地層３の
上面の所定の個所には、アルミニウムからなる接続パッ
ド４が形成されている。下地層３の上面及び接続パッド
４の周辺部の上面には酸化シリコン等からなる絶縁膜５
が形成されている。したがって、接続パッド４の中央部
に対応する部分における絶縁膜５には開口部５ａが形成
されている。接続パッド４の中央部の上面及び接続パッ
ド４の周辺部上の絶縁膜５の上面には、下地金属層６を
介して金からなる突起電極７が形成されている。一方、
フィルムキャリア（図示せず）に設けられたインナーリ
ード８の表面には、半田メッキ層９が形成されている。
そして、この半田メッキ層９を介してインナーリード８
と突起電極７とが接続されている。

【０００３】ところで、突起電極７を形成する理由は、
接続パッド４の周辺部の上面に絶縁膜５を形成している
関係から、接続パッド４の中央部がその周囲の絶縁膜５
よりも低くなり、接続パッド４とインナーリード８とを
直接接続することができないからである。なお、一般
に、突起電極７は電解金メッキ処理により高さが１５〜
２５μｍ程度となるように形成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の電子部品の接続構造では、１５〜２５μｍ程度の高
さの突起電極７を電解金メッキ処理により形成するの
に、９０分程度のかなり長い時間を必要とするため、生
産効率が悪いという問題があった。この発明の目的は、
突起電極を短時間で形成することができる電子部品の接
続構造及び接続方法を提供することにある。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、一の電子部品と他の電子部品とを接続する接続構造
であって、前記一の電子部品には、一の面に形成された
電極と、前記一の面に形成され且つ前記電極の中央部に
対応する部分に開口部を有する第１の絶縁膜と、該第１
の絶縁膜上に形成された第２の絶縁膜と、該第２の絶縁
膜上及び前記電極上に連続して形成された導電層とが備
えられ、前記他の電子部品には電極が備えられ、前記一
の電子部品の前記第２の絶縁膜上における前記導電層と
前記他の電子部品の電極とを接続したものである。

【０００６】請求項４に記載の発明は、一の電子部品と
他の電子部品とを接続する接続方法であって、前記一の
電子部品の一の面に電極を形成し、前記一の面に前記電
極の中央部に対応する部分に開口部を有する第１の絶縁
膜を形成し、該第１の絶縁膜上に第２の絶縁膜を形成
し、該第２の絶縁膜上及び前記電極上に導電層を連続し
て形成し、前記他の電子部品に形成された電極を前記第
２の絶縁膜上における前記導電層に接続するようにした
ものである。

【０００７】

【作用】請求項１及び４に記載の発明によれば、一の電
子部品の第２の絶縁膜上における導電層の上面が、第２
の絶縁層下に形成された第１の絶縁膜の上面よりも高く
なるので、第２の絶縁膜の上面に形成された導電層を一
種の突起電極とすることができる。しかも、この導電層
を通常のフォトリソグラフィ技術によって形成すること
ができ、したがって導電層からなる一種の突起電極を短
時間で形成することができる。

【０００８】

【実施例】以下、この発明の一実施例を適用した半導体
チップとフィルムキャリアとを接続するＴＡＢ方式につ
いて説明する。図１（Ａ）は半導体チップ１０とフィル
ムキャリア（図示せず）のインナーリード（電極）２０
との接続構造の断面図であり、図１（Ｂ）はそのＢ−Ｂ
線に沿う断面図である。図１（Ａ）、（Ｂ）において、
半導体チップ１０のシリコン基板１１の上面に形成され
た絶縁性の下地層１２の上面の所定の個所には、アルミ
ニウムからなる接続パッド（電極）１３が形成されてい
る。下地層１２の上面及び接続パッド１３の周辺部の上
面には第１の絶縁膜１４（パッシベーション膜）が形成
されている。したがって、接続パッド１３の中央部に対
応する部分における第１の絶縁膜１４には開口部１４ａ
が形成されている。第１の絶縁膜１４の上面にはポリイ
ミド等の耐熱性有機膜からなる第２の絶縁膜１５が形成
されている。この場合、第２の絶縁膜１５には、接続パ
ッド１３の中央部及び接続パッド１３の周辺部上の第１
の絶縁膜１４に対応する部分に、開口部１５ａが形成さ
れている。開口部１５ａの内壁面はテーパー状となって
いる。第２の絶縁膜１５の上面の所定の個所、接続パッ
ド１３の周辺部上の第１の絶縁膜１４の上面、及び、接
続パッド１３の中央部の上面には、導電層１６が連続し
て形成されている。

【０００９】半導体チップ１０をこのような構造にする
と、第２の絶縁膜１５における導電層１６の上面を、第
２の絶縁層１５下に形成されている第１の絶縁膜１４の
上面よりも高くすることができる。したがって、第２の
絶縁膜１５の上面に形成された導電層１６を一種の突起
電極とすることができる。しかも、第２の絶縁膜１５の
上面に形成された導電層１６の面積を、図１１に示す従
来の突起電極７の上面の面積と同程度又はそれ以上とす
ることができる。したがって、第２の絶縁膜１５の上面
に形成された導電層１６に、インナーリード２０をその
表面に形成された半田メッキ層２１を介して接続する
と、図１１に示す従来の場合の接続強度と同等又はそれ
以上とすることができる。

【００１０】また、インナーリード２０を導電層１６に
熱圧着により接続する際、ポリイミド等の耐熱性有機膜
からなる第２の絶縁膜１５が振動や衝撃を吸収すること
により、導電層１６にクラックが発生しないようにする
ことができる。また、半導体チップ１０の表面ほぼ全体
に第１の絶縁膜１４の他に第２の絶縁膜１５をも形成し
ているので、インナーリード２０と半導体チップ１０の
エッジ部分とのショートをより一層防止できるととも
に、半導体チップ１０の表面をきず等からより一層保護
することができる。なお、このようなことを考慮しない
ならば、導電層１６下のみに第２の絶縁膜１５を形成し
てもよい。

【００１１】なお、第２の絶縁膜１５を形成せずに、接
続パッド１３の中央部及び第１の絶縁膜１４の上面に導
電層（例えば、図１１における下地金属層６）を形成し
て、この導電層にインナーリード２０を直接接続する方
法も考えられる。しかしながら、この場合には、インナ
ーリード２０が接続パッド１３の周辺部上の第１の絶縁
膜１４上の導電層のみに接触することとなり、接触面積
が小さすぎて十分な接続強度を得ることができず、好ま
しくない。

【００１２】次に、半導体チップ１０の製造方法につい
て、図２〜図９を順に参照しながら説明する。まず、図
２に示すように、シリコン基板１１の上面に酸化シリコ
ン等からなる下地層１２を形成する。次に、下地層１２
の上面の所定の個所にアルミニウムからなる接続パッド
１３を形成する。次に、接続パッド１３の上面及び下地
層１２の上面に、接続パッド１３の中央部に対応する部
分に開口部１４ａを有する酸化シリコン等からなる第１
の絶縁膜１４を形成する。

【００１３】次に、図３に示すように、接続パッド１３
の中央部の上面及び第１の絶縁膜１４の上面にポリイミ
ド等の耐熱性絶縁膜からなる第２の絶縁膜１５をスピン
コートにより形成する。次に、第２の絶縁膜１５の上面
にポジ型のフォトレジスト１７をスピンコートにより形
成する。次に、図４に示すように、所定のフォトマスク
を用いて露光した後現像することにより、フォトレジス
ト１７の所定の個所に開口部１７ａを形成する。次に、
図５に示すように、フォトレジスト１７をマスクとして
エッチングすることにより、第２の絶縁膜１５に開口部
１５ａを形成し、この開口部１５ａを介して、接続パッ
ド１３の中央部、及び、接続パッド１３の周辺部上の第
１の絶縁膜１４を露出させる。この場合のエッチングを
ポジ型のフォトレジスト１７の現像液（例えば東京応化
（株）製のＮＭＤ−３）を用いて行なうと、フォトレジ
スト１７の現像に連続して、第２の絶縁膜１５をエッチ
ングすることができる。

【００１４】次に、フォトレジスト１７を剥離し、次い
で、不活性ガス雰囲気中で第２の絶縁膜１５のキュアー
を行なう。この場合のキュアー温度は３００℃程度と
し、キュアー時間は３０〜６０分程度とする。すると、
第２の絶縁膜１５が硬化されるとともに、第２の絶縁膜
１５の表面上に付着した水分が除去される。また、第２
の絶縁膜１５に体積変化が生じることにより、図６に示
すように、第２の絶縁膜１５の開口部１５ａの内壁面が
テーパー状になる。次に、図７に示すように、全面に、
スパッタ法や真空蒸着法等により金属層からなる導電層
１６を後で詳述するように堆積して形成する。次に、導
電層１６の上面にフォトレジスト１８をスピンコートに
より形成する。

【００１５】次に、図８に示すように、所定のフォトマ
スクを用いて露光した後現像することにより、フォトレ
ジスト１８の不要な部分を除去し、次いでこの除去によ
り露出した導電層１６を後で詳述するようにエッチング
により除去する。この後、フォトレジスト１８を剥離す
ると、図９に示すようになる。かくして、第２の絶縁膜
１５の上面に形成された導電層１６からなる一種の突起
電極を有する半導体チップ１０が製造される。なお、導
電層１６は、上記実施例に限ることなく、例えば図１０
（Ａ）、（Ｂ）に示すように、ある程度長く形成しても
よい。このようにした場合には、インナーリード２０と
導電層１６との接触面積をより一層大きくすることがで
き、この結果接続強度をより一層向上させることができ
る。

【００１６】ここで、導電層１６を形成する場合につい
て説明する。導電層１６は２層構造又は３層構造とする
が、３層構造の場合には、接着層、バリア層、表面保護
層の順に形成する。まず、接着層を、アルミニウムから
なる接続パッド１３及びポリミイド等の耐熱性有機膜か
らなる第２の絶縁膜１５との密着性の良い金属材料、例
えば、チタン、クロム、タングステン、モリブデン等の
高融点金属材料を用いて、出力パワー１〜１．５ｋＷ程
度のスパッタ法により、膜厚１０００〜２０００Å程度
に形成する。すると、クラックやしわの発生のない良好
な膜質の接着層を形成することができる。次に、バリア
層を、パラジウム、白金、銅、ニッケル等の金属材料、
特に、コスト低減等を考慮して銅を用いて、スパッタ法
により、膜厚１〜２μｍ程度に形成する。次に、表面保
護層を、金属材料として金を用い、出力パワー１ｋＷ程
度のスパッタ法により、膜厚５００〜８００Å程度に形
成する。

【００１７】次に、導電層１６をエッチングする場合に
ついて説明する。まず、バリア層（銅）のエッチング液
である硫酸及び過酸化水素系のものを用いてエッチング
を行なう。すると、表面保護層（金）の膜厚が５００〜
８００Å程度と薄いので、表面保護層に存在するピンホ
ール等を通してその下のバリア層にエッチング液が浸透
し、バリア層がエッチングされると同時に、バリア層の
上の表面保護層が剥離される。次に、接着層の金属材料
がチタンである場合には、エチレン・ジアミン・テトラ
アスティックアシドと過酸化水素とアンモニア水とから
なるエッチング液を用い、エッチング温度を３０〜４０
℃程度として、接着層のエッチングを行なう。かくし
て、３層構造の導電層１６が形成される。

【００１８】以上のように、第２の絶縁膜１５をスピン
コートにより形成し、導電層１６をスパッタ法や真空蒸
着法により形成しているので、第２の絶縁膜１５上の導
電層１６からなる一種の突起電極を、短時間で形成する
ことができる。したがって、図１１に示す従来例のよう
に電解金メッキにより突起電極７を形成する場合と比較
して、生産効率が向上しコストダウンを図ることができ
る。

【００１９】また、第２の絶縁膜１５の開口部１５ａの
内壁面をテーパー状としているので、スパッタ法や真空
蒸着法等により導電層１６を堆積する際に、開口部１５
ａの内壁面にも十分に堆積することができ、ステップカ
バレージを向上させることができる。したがって、導電
層１６を切れ目なく連続して形成することができ、接続
パッド１３とインナーリード２０との間の接続の信頼性
をより一層高めることができる。

【００２０】

【発明の効果】以上説明したように、請求項１及び４に
記載の発明によれば、一の電子部品の第２の絶縁膜上に
おける導電層の上面が、第２の絶縁層下に形成された第
１の絶縁膜の上面よりも高くなるので、第２の絶縁膜の
上面に形成された導電層を一種の突起電極とすることが
できる。しかも、この導電層を通常のフォトリソグラフ
ィ技術によって形成することができ、導電層からなる一
種の突起電極を短時間で形成することができる。したが
って、製品の生産効率を向上させてコストダウンを図る
ことができる。

【図面の簡単な説明】

【図１】（Ａ）はこの発明の一実施例を適用した半導体
チップとインナーリードとの接続構造を示す断面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図２】半導体チップの製造に際し、第１の絶縁膜を形
成した状態の断面図。

【図３】図２の製造工程後の製造工程を示す断面図。

【図４】図３の製造工程後の製造工程を示す断面図。

【図５】図４の製造工程後の製造工程を示す断面図。

【図６】図５の製造工程後の製造工程を示す断面図。

【図７】図６の製造工程後の製造工程を示す断面図。

【図８】図７の製造工程後の製造工程を示す断面図。

【図９】図８の製造工程後の製造工程を示す断面図。

【図１０】（Ａ）はこの発明の他の実施例における半導
体チップとインナーリードとの接続構造を示す平面図、
（Ｂ）はそのＢ−Ｂ線に沿う断面図。

【図１１】従来のＴＡＢ方式の接続構造を示す断面図。

【符号の説明】

１０半導体チップ１１シリコン基板１３接続パッド１４第１の絶縁膜１５第２の絶縁膜１６導電層２０インナーリード

Claims

【特許請求の範囲】

【請求項１】一の電子部品と他の電子部品とを接続す
る電子部品の接続構造であって、前記一の電子部品は、一の面に形成された電極と、前記
一の面に形成され且つ前記電極の中央部に対応する部分
に開口部を有する第１の絶縁膜と、該第１の絶縁膜上に
形成された第２の絶縁膜と、該第２の絶縁膜上及び前記
電極上に連続して形成された導電層とを備え、前記他の電子部品は電極を備え、前記一の電子部品の前記第２の絶縁膜上における前記導
電層と前記他の電子部品の電極とが接続されていること
を特徴とする電子部品の接続構造。
【請求項２】前記第２の絶縁膜は有機膜からなること
を特徴とする請求項１に記載の電子部品の接続構造。
【請求項３】前記一の電子部品は半導体チップであ
り、前記他の電子部品はフィルムキャリアであることを
特徴とする請求項１又は２に記載の電子部品の接続構
造。
【請求項４】一の電子部品と他の電子部品とを接続す
る電子部品の接続方法であって、前記一の電子部品の一の面に電極を形成し、前記一の面
に前記電極の中央部に対応する部分に開口部を有する第
１の絶縁膜を形成し、該第１の絶縁膜上に第２の絶縁膜
を形成し、該第２の絶縁膜上及び前記電極上に導電層を
連続して形成し、前記他の電子部品に形成された電極を
前記第２の絶縁膜上における前記導電層に接続すること
を特徴とする電子部品の接続方法。
【請求項５】前記第２の絶縁膜はスピンコートにより
形成された有機膜からなることを特徴とする請求項４に
記載の電子部品の接続方法。
【請求項６】前記一の電子部品は半導体チップであ
り、前記他の電子部品はフィルムキャリアであることを
特徴とする請求項４又は５に記載の電子部品の接続方
法。