JPH08126334A - Ｐｗｍ信号発生装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は複数の相補的なＰＷＭ信号が互いに
同時に変化しないように且つ周囲の環境温度の影響を受
けないようにして発生されるＰＷＭ信号発生装置を提供
する。 【構成】 本発明によるＰＷＭ信号発生装置は、出力す
べきＰＷＭ信号に関する基準時間信号と周期設定信号及
び前記基準時間信号とデューティ比設定信号とのそれぞ
れの一致を検出する第１及び第２の一致検出手段と、前
記第１及び第２の一致検出手段からの各一致出力に基い
てそれぞれ所定のデューティ比を有し互いに逆位相関係
にある第１及び第２の出力パルスを生成する出力パルス
生成手段と、前記第１及び第２の一致検出手段からの各
一致出力に基いて前記出力パルス生成手段からの第１及
び第２の出力パルスが同時に変化しないように所定時間
だけダウンカウントした時点で前記第１及び第２の出力
パルスの出力を許容するダウンカウンタを含むパルス制
御手段とを具備してなることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばオープン用，ク
ローズ用の２つのロータリーソレノイド制御に好適する
ＰＷＭ信号発生装置に関する。

【０００２】

【従来の技術】内燃機関のアイドル回転数制御方法の１
つとして、ロータリソレノイドバルブにより空気量を調
整するロータリソレノイド制御がある。このようなロー
タリソレノイド制御の駆動系の必要条件として、オープ
ン，クローズの２つのソレノイドに対し、互いに逆位相
の関係にあるデューティ信号を与え、かつオープン，ク
ローズ両者の同時オン状態における過電流の発生を防止
するため、同時オンを発生させないように各デューティ
信号の位相反転タイミングの調整を行なう必要がある。

【０００３】上述したような同時オンを回避する方法と
しては、例えば制御対象は異なるがモータ制御駆動回路
に適用された特開昭６２−２９３９８１号公報に、モー
タ駆動用のＰＷＭ信号を同時オンしないように遅延させ
るために、抵抗とコンデンサによる遅延回路を用いる技
術が開示されている。

【０００４】図７は上記公報に開示された技術をオープ
ン，クローズの２つのロータリーソレノイド制御駆動系
に転用した制御装置を示している。すなわち、図７に示
すように、この制御装置はマイクロコンピュータ等のＰ
ＷＭタイマを用いるもので、演算装置１１から出力され
る一つのＰＷＭ（パルス幅変調）信号ｅをオープン用ロ
ータリーソレノイドＲＳ１に対してトランジスタＱ１，
Ｑ２，Ｑ３及び抵抗とコンデンサによる遅延回路ＤＬ１
を介して遅延信号ｆとして供給すると共に、クローズ用
ロータリーソレノイドＲＳ２に対してトランジスタＱ
４，Ｑ５及び抵抗とコンデンサによる遅延回路ＤＬ２を
介して遅延信号ｇとして供給する。

【０００５】図８は上記ＰＷＭ信号ｅ，遅延信号ｆ，ｇ
のタイミングチャートを示すもので、遅延信号ｆの立下
りは遅延信号ｇの立上りに対してΔｔ１遅延し、且つ遅
延信号ｇの立下りは遅延信号ｆの立上りに対してΔｔ２
遅延するようなタイミング関係を有した互いに逆位相の
デューティ信号として上述した必要条件を満たすように
している。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな転用技術では、制御装置を構成する駆動回路が複雑
で部品点数も多くなり、又遅延時間を与える抵抗、コン
デンサは周囲の環境温度により変化するため、制御装置
の全使用環境下において同時オンを発生させない抵抗値
及びコンデンサ容量値を選択する場合、特定の環境温度
においては、オープン，クローズ両者の位相差が大きく
なり、制御性に悪影響を与えることが懸念されていた。

【０００７】すなわち、図７、図８に示したような転用
技術による制御装置は抵抗、コンデンサの遅延回路ＤＬ
１，ＤＬ２により、上述したようなΔｔ１，Δｔ２なる
遅延時間が招来されるが、周囲の環境温度により、Δｔ
１，Δｔ２が長くなったり、短かくなったりして制御性
を悪化させる。

【０００８】そこで、本発明は以上のような点に鑑みて
なされたもので、単一のＰＷＭ信号ではなく、相補的な
２つ以上のＰＷＭ信号を出力すると共に、この相補的な
２つのＰＷＭ信号のレベルが同時に変化しないようにす
るためにダウンカウンタを用いるようにすることによ
り、周囲の環境温度の影響を受けないようにしたＰＷＭ
信号発生装置を提供することを目的としている。

【０００９】

【課題を解決するための手段】本発明によると、上記課
題を解決するために、出力すべきＰＷＭ信号に関する基
準時間信号と周期設定信号及び前記基準時間信号とデュ
ーティ比設定信号とのそれぞれの一致を検出する第１及
び第２の一致検出手段と、前記第１及び第２のの一致検
出手段からの各一致出力に基いてそれぞれ所定のデュー
ティ比を有し互いに逆位相関係にある第１及び第２のの
出力パルスを生成する出力パルス生成手段と、前記第１
及び第２の一致検出手段からの各一致出力に基いて前記
出力パルス生成手段からの第１及び第２の出力パルスが
同時に変化しないように所定時間だけダウンカウントし
た時点で前記第１及び第２の出力パルスの出力を許容す
るダウンカウンタを含むパルス制御手段とを具備してな
ることを特徴とするＰＷＭ信号発生装置が提供される。

【００１０】また、本発明によると、前記パルス制御手
段は、それぞれ前記第１及び第２の一致検出手段から各
一致出力に基づいてダウンカウントを開始する第１及び
第２のダウンカウンタと、前記第１及び第２のダウンカ
ウンタからの各出力及び前記出力パルス生成手段からの
第１及び第２の出力パルスに基いてセット、リセットが
制御せれる第１及び第２のフリップフロップとを含むこ
とを特徴とするＰＷＭ信号発生装置が提供される。

【００１１】さらに、本発明によると、前記パルス制御
手段は、前記第１及び第２の一致検出手段からの各一致
出力の論理和をとる論理和回路と、前記論理和回路から
の出力に基いてダウンカウントを開始するダウンカウン
タと、前記ダウンカウンタからの出力と前記パルス生成
手段からの第１及び第２の出力パルスとの論理積をそれ
ぞれとる第１及び第２の論理積回路とを含むことを特徴
とするＰＷＭ信号発生装置が提供される。

【００１２】

【作用】以上のような解決手段によると、本発明では単
一のＰＷＭ信号ではなく、相補的な２つ以上のＰＷＭ信
号を出力すると共に、この補相的な２つのＰＷＭ信号の
レベルが同時に変化しないようにするためにダウンカウ
ンタを用いるようにすることにより、周囲の環境温度の
影響を受けないようにすることができる。

【００１３】

【実施例】以下図面を参照して本発明の実施例について
説明する。図１は、本発明によるＰＷＭ信号発生装置に
よる第１実施例の構成を示したものである。

【００１４】すなわち、このＰＷＭ信号発生装置の構成
要素として、図１に示すように時間の基準となる信号を
カウントして出力する基準カウンタ１００、出力パルス
（ＰＷＭ信号）の周期を設定する周期設定レジスタ１０
１、出力パルスのデューティ比を設定するデューティ比
設定レジスタ１０２、基準カウンタ１００からの出力と
設定レジスタ１０１、１０２からの出力との一致を検出
する一対の比較器１２０ａ，１２０ｂ、各比較器１２０
ａ，１２０ｂの一致タイミングを検出するエッジ検出器
１４０ａ，１４０ｂ、各エッジ検出器１４０ａ，１４０
ｂからの出力をカウントするダウンカウンタ１５０ａ，
１５０ｂ、上記各比較器１２０ａ，１２０ｂの出力が供
給されるフリップフロップ１３０、上記各ダウンカウン
タ１５０ａ，１５０ｂの出力Ｃ、Ｄがセット入力端Ｓに
供給されるフリップフロップ１６０ａ，１６０ｂ及び半
導体にて構成されるもので、フリップフロップ１６０ａ
の正相出力端Ｑからの出力Ｅとフリップフロップ１３０
の正相出力端Ｑからの出力Ａとを切換える機能切換え用
スイッチ１１０がある。

【００１５】なお、機能切換え用スイッチ１１０の出力
は第１のＰＷＭ信号出力端子ＰＷＭ１に供給され、フリ
ップフロップ１６０ｂの正相出力端Ｑからの出力は第２
のＰＷＭ信号出力端子ＰＷＭ２に供給される。

【００１６】そして、上記フリップフロップ１６０ａの
リセット入力端子Ｒにはフリップフロップ１３０の逆相
出力端Ｑバーからの出力Ｂが供給されている。また、上
記フリップフロップ１６０ｂのリセット入力端Ｒにはフ
リップフロップ１３０の正相出力端Ｑからの出力Ａが供
給されている。

【００１７】図２は図１のように構成されるＰＷＭ信号
発生装置の各部の出力Ａ〜Ｆ波形と周期設定レジスタ１
０１で設定される周期との対応関係を示している。次
に、図１、図２を基に、本発明のＰＷＭ信号発生装置を
用いてロータリソレノイド制御を行なう場合を例とし
て、本発明の動作を説明する。

【００１８】今、第１のＰＷＭ信号出力端子ＰＷＭ１に
オープン側のロータリーソレノイド（図示せず）を接続
し、且つ第２のＰＷＭ信号出力端子ＰＷＭ２にクローズ
側のロータリーソレノイド（図示せず）を接続してそれ
ぞれへの制御信号として、周期Ｔ１（一般に数ｍｓのオ
ーダーで設定される），デューティ比５０％で出力する
場合を想定とする。

【００１９】なお、前述したように、オープン側，クロ
ーズ側が同時にオンしないように、第１及び第２のＰＷ
Ｍ信号出力端子ＰＷＭ１，ＰＷＭ２からの各制御信号の
ハイレベルの状態が重ならないように、タイミング調整
を行なうものとする。

【００２０】また、第１及び第２のＰＷＭ信号出力端子
ＰＷＭ１とＰＷＭ２から出力される各制御信号とを関連
付けて制御させるため、機能切換用スイッチ１１０は、
１−１側を接続させておくものとする。

【００２１】なお、このスイッチ１１０を１−２側の接
続とした場合は、第１のＰＷＭ信号出力端子ＰＷＭ１か
らの制御信号は従来通りのＰＷＭ出力として使用するこ
とが可能となる。

【００２２】さて、周期Ｔ１，デューティ比５０％の制
御信号を出力するために、Ｔ１を周期設定レジスタ１０
１に設定すると共に、それの５０％に相当する時間をデ
ューティ比設定レジスタ１０２にストアする。

【００２３】すると、基準カウンタ１００と周期設定レ
ジスタ１０１からの各出力が比較器１２０ａで一致した
時点でフリップフロップ１３０がセットされる。また、
基準カウンタ１００とデューティ比設定レジスタ１０２
からの各出力が比較器１２０ｂで一致した時点にてフリ
ップフロップ１３０がリセットされる。

【００２４】これにより、フリップフロップ１３０の正
逆相出力端Ｑ及びＱバーからの出力Ａ，Ｂは、図２の
Ａ，Ｂのように、それぞれ周期Ｔ１，デューティ比５０
％の信号として出力される。

【００２５】次に、第１のＰＷＭ信号出力端子ＰＷＭ１
からの出力を制御するフリップフロップ１６０ａは、基
準カウンタ１００と周期設定レジスタ１０１の各出力が
比較器１２０ａで一致した時点から、エッジ検出器１４
０ａを介してダウンカウンタ１５０ａで別に設定した時
間Ｔ２（数１０μｓのオーダーで設定する）だけダウン
カウントされた時点にてセットされ、先のフリップフロ
ップ１３０の逆相出力端Ｑバーからの出力Ｂにてリセッ
トされる。

【００２６】こうして、図２のＥに示す信号が、第１の
ＰＷＭ信号出力端子ＰＷＭ１からの出力信号として生成
される。次に、第２のＰＷＭ信号出力端子ＰＷＭ２から
の出力を制御するフリップフロップ１６０ｂは、基準カ
ウンタ１００とデューティ比設定レジスタ１０２からの
各出力が比較器１２０ｂで一致した時点から、エッジ検
出器１４０ｂを介してダウンカウンタ１５０ｂで別に設
定した時間Ｔ３（数１０μｓのオーダーで設定する）だ
けダウンカウントした時点にてセットされ、先のフリッ
プフロップ１３０の正相出力端Ｑからの出力Ａにてリセ
ットされる。

【００２７】こうして、図２のＦに示す信号が、第２の
ＰＷＭ信号出力端子ＰＷＭ２からの出力信号として生成
される。このように生成された第１及び第２のＰＷＭ信
号出力端子ＰＷＭ１，２からの出力信号は、図２により
明らかなように、それぞれ周期Ｔ１，デューティ比５０
％を有すると共に、互いに逆位相でかつ、ハイレベルの
状態が重ならないという、ロータリソレノイド制御の駆
動系の必要条件を全て満足していることがわかる。

【００２８】図２では、デューティ比５０％の信号出力
のみ図示してあるが、デューティ比及び周期を可変した
場合でも、常に、駆動系の必要条件を全て満足して制御
される。

【００２９】本発明によるＰＷＭ信号発生装置を用いて
ロータリソレノイド制御を行なう場合の駆動装置の回路
構成を図３に示す。この場合、上述したようなＰＷＭ信
号発生装置に外付けされる２個の抵抗Ｒ１，Ｒ２と２個
のトランジスタＱ１１，Ｑ１２で回路が構成されるた
め、従来の転用技術で構成した図７の駆動回路に比較し
て、多大な部品点数の削減ができると共に、オープン
側，クローズ側各出力信号のデューティ比の、設定値に
対するずれが、全使用温度環境下において常に一定（数
１０μｓ）となるため、安定した制御性を得ることがで
きる。

【００３０】図４は図３に示す各部ａ〜ｄの出力波形を
示している。すなわち、第１及び第２のＰＷＭ信号出力
端ＰＷＭ１，ＰＷＭ２からの出力ａ，ｂ（図２のＥ，Ｆ
に対応）はオープン用及びクローズ用ロータリーソレノ
イドＲＳ１，ＲＳ２への出力ｃ，ｄにそれぞれ変換され
る。

【００３１】図４中のΔｔ１，Δｔ２は図２のＴ２，Ｔ
３に相当する。本発明の他の実施例を図５に示し、この
図５の構成における出力波形を図６に示す。

【００３２】図１では、第１及び第２のＰＷＭ信号出力
端子ＰＷＭ１，ＰＷＭ２からの出力は２つのフリップフ
ロップと２つのダウンカウンタとにより制御していたの
に対し、図５においては１つの論理和回路ＯＲ１，２つ
の論理積及び１つのダウンカウンタ１５０とを用いて制
御を行うことを特徴としている。

【００３３】すなわち、この実施例においては、基準カ
ウンタ１００と周期設定レジスタ１０１からの各出力及
び基準カウンタ１００とデューティ比設定レジスタ１０
２からの各出力がそれぞれ比較器１２０ａ，１２０ｂで
一致した時点から、エッジ検出（微分）器１４０ａ，１
４０ｂ及び論理和回路ＯＲ１を介してダウンカウンタ１
５０により特定タイミングだけダウンカウントされた時
間のみハイレベルとなる出力Ｇを生成すると共に、この
出力Ｇと、フリップフロップ１３０の正逆相出力端Ｑ及
びＱバーからの出力Ａ，Ｂとをそれぞれ論理積回路ＡＮ
Ｄ１，ＡＮＤ２に入力することにより、図２と同様に第
１及び第２のＰＷＭ信号出力端子ＰＷＭ１，ＰＷＭ２か
ら出力信号Ｈ，Ｉを得ることができる。

【００３４】図５において、スイッチ１１０は、図１と
同様の機能を持っており、１−１側の接続時上記動作が
得られ、１−２側の接続時においては第１のＰＷＭ信号
出力端ＰＷＭ１から従来通りのＰＷＭ出力として使用す
ることが可能となる。

【００３５】なお、図１，図５において、破線で囲んだ
ブロック２００を除いては、従来のマイクロコンピュー
タ等による演算装置としてのＰＷＭタイマの既設の回路
ブロックを利用することができる。

【００３６】

【発明の効果】従って、以上詳述したように本発明によ
れば、単一のＰＷＭ信号ではなく、相補的な２つ以上の
ＰＷＭ信号を出力すると共に、この相補的な２つのＰＷ
Ｍ信号のレベルが同時に変化しないようにするためにダ
ウンカウンタを用いるようにすることにより、周囲の環
境温度の影響を受けないようにしたＰＷＭ信号発生装置
を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示すブロック
図。

【図２】図１の各部の出力波形を示す図。

【図３】本発明をロータリーソレノイド制御駆動装置に
適用した場合の回路構成を示す図。

【図４】図３の各部の出力波形を示す図。

【図５】本発明の他の実施例を示す回路構成図。

【図６】図５の各部の出力波形を示す図。

【図７】従来のロータリーソレノイド制御駆動装置を示
す構成図。

【図８】図７の各部の出力波形を示す図。

【符号の説明】

１０１…周期設定レジスタ、１００…基準カウンタ、１
０２…デューティ比設定レジスタ、１２０ａ，１２０ｂ
…比較器、１３０，１６０ａ，１６０ｂ…フリップフロ
ップ、１４０ａ，１４０ｂ…エッジ検出（微分）器、１
５０，１５０ａ，１５０ｂ…ダウンカウンタ、ＰＷＭ
１，ＰＷＭ２…ＰＷＭ信号出力端子、ＯＲ１…論理和回
路、ＡＮＤ１，ＡＮＤ２…論理積回路、１１０…スイッ
チ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 出力すべきＰＷＭ信号に関する基準時間
   信号と周期設定信号及び前記基準時間信号とデューティ
   比設定信号とのそれぞれの一致を検出する第１及び第２
   の一致検出手段と、 前記第１及び第２の一致検出手段からの各一致出力に基
   いてそれぞれ所定のデューティ比を有し互いに逆位相関
   係にある第１及び第２の出力パルスを生成する出力パル
   ス生成手段と、 前記第１及び第２の一致検出手段からの各一致出力に基
   いて前記出力パルス生成手段からの第１及び第２の出力
   パルスが同時に変化しないように所定時間だけダウンカ
   ウントした時点で前記第１及び第２の出力パルスの出力
   を許容するダウンカウンタを含むパルス制御手段とを具
   備してなることを特徴とするＰＷＭ信号発生装置。
2. 【請求項２】 前記パルス制御手段は、 それぞれ前記第１及び第２の一致検出手段から各一致出
   力に基いてダウンカウントを開始する第１及び第２のダ
   ウンカウンタと、 前記第１及び第２のダウンカウンタからの各出力及び前
   記出力パルス生成手段からの第１及び第２の出力パルス
   に基いてセット、リセットが制御される第１及び第２の
   フリップフロップとを含むことを特徴とする請求項１に
   記載のＰＷＭ信号発生装置。
3. 【請求項３】 前記パルス制御手段は、 前記第１及び第２の一致検出手段からの各一致出力の論
   理和をとる論理和回路と、 前記論理和回路からの出力に基いてダウンカウントを開
   始するダウンカウンタと、 前記ダウンカウンタからの出力と前記パルス生成手段か
   らの第１及び第２の出力パルスとの論理積をそれぞれと
   る第１及び第２の論理積回路とを含むことを特徴とする
   請求項１に記載のＰＷＭ信号発生装置。