JPH08125922A - テレビジョンカメラ装置 - Google Patents
テレビジョンカメラ装置Info
- Publication number
- JPH08125922A JPH08125922A JP6264104A JP26410494A JPH08125922A JP H08125922 A JPH08125922 A JP H08125922A JP 6264104 A JP6264104 A JP 6264104A JP 26410494 A JP26410494 A JP 26410494A JP H08125922 A JPH08125922 A JP H08125922A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- write
- read
- pulse
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】ＣＣＵ側にアスペクト変換器を設けてもＣＣＵ
の最終出力における映像信号とＣＣＵ内の同期信号との
同期状態を維持することができるようにする。 【構成】カメラヘッド１１からＣＣＵ１２に送る信号を
デジタル信号とし、ＣＣＵ１２側でアスペクト変換を行
っている。このアスペクト変換にＦＩＦＯメモリ１２３
を利用して、ＦＩＦＯメモリ１２３の読出し位相をＣＣ
Ｕ１２の基準位相信号（ＣＣＵクロック）に合わせるこ
とにより、無調整でＣＣＵ出力のビデオ信号を基準同期
信号に合わせることができる。
の最終出力における映像信号とＣＣＵ内の同期信号との
同期状態を維持することができるようにする。 【構成】カメラヘッド１１からＣＣＵ１２に送る信号を
デジタル信号とし、ＣＣＵ１２側でアスペクト変換を行
っている。このアスペクト変換にＦＩＦＯメモリ１２３
を利用して、ＦＩＦＯメモリ１２３の読出し位相をＣＣ
Ｕ１２の基準位相信号（ＣＣＵクロック）に合わせるこ
とにより、無調整でＣＣＵ出力のビデオ信号を基準同期
信号に合わせることができる。
Description
【０００１】
【産業上の利用分野】この発明は、主に放送用に用いら
れるテレビジョンカメラ装置に係り、特にアスペクト比
変換機能を有するものに関する。
れるテレビジョンカメラ装置に係り、特にアスペクト比
変換機能を有するものに関する。
【０００２】
【従来の技術】周知のように、テレビジョン放送は高品
位な映像を提供すべくＥＤＴＶ−II方式の採用が決定さ
れ、ワイドアスペクト時代へと移り変わりつつある。そ
こで、テレビジョンカメラ装置にあっては、現行ＮＴＳ
Ｃ方式のアスペクト比４：３のみならず、ＥＤＴＶ−II
方式のアスペクト比１６：９に対応させることが必須の
要件となっている。
位な映像を提供すべくＥＤＴＶ−II方式の採用が決定さ
れ、ワイドアスペクト時代へと移り変わりつつある。そ
こで、テレビジョンカメラ装置にあっては、現行ＮＴＳ
Ｃ方式のアスペクト比４：３のみならず、ＥＤＴＶ−II
方式のアスペクト比１６：９に対応させることが必須の
要件となっている。
【０００３】ところで、放送用テレビジョンカメラ装置
は、カメラヘッドとカメラコントロールユニット（ＣＣ
Ｕ）からなり、カメラヘッド側で撮影した映像信号をＣ
ＣＵで所定のプロセス処理を施すようになっている。そ
こで、ＥＤＴＶ−II方式への移行に伴い、一般的にはＣ
ＣＵ側にアスペクト変換器を設け、いずれのアスペクト
比の映像信号を取り出せるようになされている。
は、カメラヘッドとカメラコントロールユニット（ＣＣ
Ｕ）からなり、カメラヘッド側で撮影した映像信号をＣ
ＣＵで所定のプロセス処理を施すようになっている。そ
こで、ＥＤＴＶ−II方式への移行に伴い、一般的にはＣ
ＣＵ側にアスペクト変換器を設け、いずれのアスペクト
比の映像信号を取り出せるようになされている。
【０００４】ここで、ＣＣＵは外部システムと同期した
ＳＹＮＣシンセサイザによって各種同期パルスを発生
し、これらのパルスを基準に動作するが、その同期パル
スとカメラヘッドから送られてくる映像信号の位相は一
致していなければならない。
ＳＹＮＣシンセサイザによって各種同期パルスを発生
し、これらのパルスを基準に動作するが、その同期パル
スとカメラヘッドから送られてくる映像信号の位相は一
致していなければならない。
【０００５】これを実現するために、従来では、ＣＣＵ
の水平同期パルス（ＨＤ）とカメラヘッドから映像信号
のブランキング期間に重畳されて送られてくるリターン
ＨＤパルスとの位相を比較し、常に一定の位相となるよ
うにＣＣＵから信号をカメラヘッドに送ってＡＰＣ（自
動位相制御）をかけるようにしている。
の水平同期パルス（ＨＤ）とカメラヘッドから映像信号
のブランキング期間に重畳されて送られてくるリターン
ＨＤパルスとの位相を比較し、常に一定の位相となるよ
うにＣＣＵから信号をカメラヘッドに送ってＡＰＣ（自
動位相制御）をかけるようにしている。
【０００６】しかしながら、このような従来の方式で
は、ＣＣＵの最終出力における映像信号とＣＣＵ内の同
期信号との位相が完全に同期していなければならない
が、回路のばらつきやオフセットのみならず、アスペク
ト変換器の処理が加わるために、従来ではＣＣＵ内で位
相制御器を用いて出力映像信号の位相を調整しなければ
ならなかった。
は、ＣＣＵの最終出力における映像信号とＣＣＵ内の同
期信号との位相が完全に同期していなければならない
が、回路のばらつきやオフセットのみならず、アスペク
ト変換器の処理が加わるために、従来ではＣＣＵ内で位
相制御器を用いて出力映像信号の位相を調整しなければ
ならなかった。
【０００７】
【発明が解決しようとする課題】以上述べたように、従
来のテレビジョンカメラ装置では、ワイドアスペクト移
行に際し、ＣＣＵ側にアスペクト変換器を設けると、Ｃ
ＣＵの最終出力における映像信号とＣＣＵ内の同期信号
との同期がくずれるため、ＣＣＵ内で位相制御器を用い
て出力映像信号の位相を調整しなければならなかった。
来のテレビジョンカメラ装置では、ワイドアスペクト移
行に際し、ＣＣＵ側にアスペクト変換器を設けると、Ｃ
ＣＵの最終出力における映像信号とＣＣＵ内の同期信号
との同期がくずれるため、ＣＣＵ内で位相制御器を用い
て出力映像信号の位相を調整しなければならなかった。
【０００８】この発明は上記の課題を解決するためにな
されたもので、ＣＣＵ側にアスペクト変換器を設けても
ＣＣＵの最終出力における映像信号とＣＣＵ内の同期信
号との同期状態を維持することができ、出力映像信号の
位相を調整する必要のないテレビジョンカメラ装置を提
供することを目的とする。
されたもので、ＣＣＵ側にアスペクト変換器を設けても
ＣＣＵの最終出力における映像信号とＣＣＵ内の同期信
号との同期状態を維持することができ、出力映像信号の
位相を調整する必要のないテレビジョンカメラ装置を提
供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係るテレビジョンカメラ装置は、カメラ
ヘッドで得られる第１のアスペクト比の映像信号をデジ
タル信号に変換して前記第１のアスペクト比に対応する
ヘッドクロックと共にカメラコントロールユニットに伝
送するデジタル伝送手段と、前記カメラコントロールユ
ニット側に設けられ、前記ヘッドクロックに基づいてデ
ジタル映像信号を第２のアスペクト比の映像期間の先頭
位置からメモリに順に書込み、前記カメラコントロール
ユニット側の基準クロックから生成される前記第２のア
スペクト比に対応する同期クロックに基づいて前記メモ
リに書き込まれたデジタル映像信号を書込み順に読み出
すことでアスペクト変換を行うアスペクト変換器とを具
備して構成される。
に、この発明に係るテレビジョンカメラ装置は、カメラ
ヘッドで得られる第１のアスペクト比の映像信号をデジ
タル信号に変換して前記第１のアスペクト比に対応する
ヘッドクロックと共にカメラコントロールユニットに伝
送するデジタル伝送手段と、前記カメラコントロールユ
ニット側に設けられ、前記ヘッドクロックに基づいてデ
ジタル映像信号を第２のアスペクト比の映像期間の先頭
位置からメモリに順に書込み、前記カメラコントロール
ユニット側の基準クロックから生成される前記第２のア
スペクト比に対応する同期クロックに基づいて前記メモ
リに書き込まれたデジタル映像信号を書込み順に読み出
すことでアスペクト変換を行うアスペクト変換器とを具
備して構成される。
【００１０】
【作用】上記構成によるテレビジョンカメラ装置では、
カメラヘッドからＣＣＵに送る信号をデジタル信号と
し、ＣＣＵ側でアスペクト変換を行うものとし、このア
スペクト変換にメモリを利用して、メモリの読出し位相
をＣＣＵの基準位相に合わせることにより、無調整でＣ
ＣＵ出力のビデオ信号を基準同期信号に合わせるように
している。
カメラヘッドからＣＣＵに送る信号をデジタル信号と
し、ＣＣＵ側でアスペクト変換を行うものとし、このア
スペクト変換にメモリを利用して、メモリの読出し位相
をＣＣＵの基準位相に合わせることにより、無調整でＣ
ＣＵ出力のビデオ信号を基準同期信号に合わせるように
している。
【００１１】
【実施例】以下、図１及び図２を参照してこの発明の一
実施例を詳細に説明する。図１はこの発明に係るテレビ
ジョンカメラ装置の構成を示すもので、１１はカメラヘ
ッド、１２はカメラコントロールユニット（ＣＣＵ）で
あり、両者はビデオケーブル１３によって接続されてい
る。
実施例を詳細に説明する。図１はこの発明に係るテレビ
ジョンカメラ装置の構成を示すもので、１１はカメラヘ
ッド、１２はカメラコントロールユニット（ＣＣＵ）で
あり、両者はビデオケーブル１３によって接続されてい
る。
【００１２】カメラヘッド１１において、撮影によって
得られた１６：９の高品位ビデオ信号は、Ａ／Ｄ（アナ
ログ／デジタル）変換器１１１でデジタル化され、加算
器１１２でＳＹＮＣ１１６からのパルスが多重された
後、そのサンプリングクロック（以下、ヘッドクロック
と称する）と共にカメラケーブル１３を介してＣＣＵ１
２のビデオ／リターンＨＤ分離回路１２１に送られる。
得られた１６：９の高品位ビデオ信号は、Ａ／Ｄ（アナ
ログ／デジタル）変換器１１１でデジタル化され、加算
器１１２でＳＹＮＣ１１６からのパルスが多重された
後、そのサンプリングクロック（以下、ヘッドクロック
と称する）と共にカメラケーブル１３を介してＣＣＵ１
２のビデオ／リターンＨＤ分離回路１２１に送られる。
【００１３】この分離回路１２１は入力信号からビデオ
信号とリターンＨＤパルスを分離すると共に、同時に送
られてくるヘッドクロックを書込み制御回路１２２に送
る。分離されたビデオ信号はＦＩＦＯ（ファースト・イ
ン・ファースト・アウト）メモリ１２３に送られる。
信号とリターンＨＤパルスを分離すると共に、同時に送
られてくるヘッドクロックを書込み制御回路１２２に送
る。分離されたビデオ信号はＦＩＦＯ（ファースト・イ
ン・ファースト・アウト）メモリ１２３に送られる。
【００１４】上記分離回路１２１で分離されたリターン
ＨＤパルスは書込み制御回路１２２及び位相検波器１２
５に送られ、ＳＹＮＣシンセサイザ１２６からのＨＤパ
ルスと位相比較される。ここで、ＳＹＮＣシンセサイザ
１２６は、外部からのシステムクロック（図示せず）に
同期したＨＤパルス及び上記ＦＩＦＯメモリ１２３の読
出しに供するＣＣＵクロックを生成する。このＨＤパル
ス及びＣＣＵクロックは読出し制御回路１２７に送られ
る。
ＨＤパルスは書込み制御回路１２２及び位相検波器１２
５に送られ、ＳＹＮＣシンセサイザ１２６からのＨＤパ
ルスと位相比較される。ここで、ＳＹＮＣシンセサイザ
１２６は、外部からのシステムクロック（図示せず）に
同期したＨＤパルス及び上記ＦＩＦＯメモリ１２３の読
出しに供するＣＣＵクロックを生成する。このＨＤパル
ス及びＣＣＵクロックは読出し制御回路１２７に送られ
る。
【００１５】上記位相検波器１２５で得られた位相誤差
信号はループフィルタ１２８で電圧化され、周波数制御
信号としてＶＣＯ１２９に供給される。このＶＣＯ１２
９は水平同期パルス、垂直同期パルスの元となるクロッ
クを生成するもので、その出力は同期パルス発生器１２
ａに供給される。この同期パルス発生器１２ａは入力ク
ロックパルスに基づいて水平同期パルスＨＤ及び垂直同
期パルスＶＤを生成するもので、これらの同期パルスは
カメラケーブル１３を介してカメラヘッド１１のＨＤ／
ＶＤ分離回路１１４に供給される。
信号はループフィルタ１２８で電圧化され、周波数制御
信号としてＶＣＯ１２９に供給される。このＶＣＯ１２
９は水平同期パルス、垂直同期パルスの元となるクロッ
クを生成するもので、その出力は同期パルス発生器１２
ａに供給される。この同期パルス発生器１２ａは入力ク
ロックパルスに基づいて水平同期パルスＨＤ及び垂直同
期パルスＶＤを生成するもので、これらの同期パルスは
カメラケーブル１３を介してカメラヘッド１１のＨＤ／
ＶＤ分離回路１１４に供給される。
【００１６】この分離回路１１４はＣＣＵ１２からの入
力信号から水平同期パルスＨＤ及び垂直同期パルスＶＤ
を分離するもので、水平同期パルスＨＤは位相検波器１
１５に供給され、垂直同期パルスＶＤはＳＹＮＣシンセ
サイザ１１６に供給される。このＳＹＮＣシンセサイザ
１１６は入力パルスＶＤに同期した水平同期パルスＨ
Ｄ′を生成するもので、その出力ＨＤ′は上記位相検波
器１１５に供給され、分離回路１１４からの水平同期パ
ルスＨＤと位相比較される。
力信号から水平同期パルスＨＤ及び垂直同期パルスＶＤ
を分離するもので、水平同期パルスＨＤは位相検波器１
１５に供給され、垂直同期パルスＶＤはＳＹＮＣシンセ
サイザ１１６に供給される。このＳＹＮＣシンセサイザ
１１６は入力パルスＶＤに同期した水平同期パルスＨ
Ｄ′を生成するもので、その出力ＨＤ′は上記位相検波
器１１５に供給され、分離回路１１４からの水平同期パ
ルスＨＤと位相比較される。
【００１７】ここで得られた位相誤差信号はループフィ
ルタ１１７で電圧化され、周波数制御信号としてＶＣＯ
１１８に送られる。このＶＣＯ１１８はリターンＨＤパ
ルスの元となるクロックを生成するもので、その出力は
ＳＹＮＣシンセサイザ１１６に送られる。
ルタ１１７で電圧化され、周波数制御信号としてＶＣＯ
１１８に送られる。このＶＣＯ１１８はリターンＨＤパ
ルスの元となるクロックを生成するもので、その出力は
ＳＹＮＣシンセサイザ１１６に送られる。
【００１８】一方、ＣＣＵ１２において、ＦＩＦＯメモ
リ１２３、書込み制御回路１２２及び読出し制御回路１
２７はアスペクト変換器を構成するものである。書込み
制御回路１２２はヘッドクロック及びリターンＨＤから
ＦＩＦＯメモリ１２３に対する書込みクロックパルスＷ
ＣＫ及び書込みリセットパルスＷＲＣＫを生成し、読出
し制御回路１２７はＣＣＵクロック及びリターンＨＤか
らＦＩＦＯメモリ１２３に対する読出しクロックパルス
ＲＣＫ及び読出しリセットパルスＲＲＣＫを生成する。
リ１２３、書込み制御回路１２２及び読出し制御回路１
２７はアスペクト変換器を構成するものである。書込み
制御回路１２２はヘッドクロック及びリターンＨＤから
ＦＩＦＯメモリ１２３に対する書込みクロックパルスＷ
ＣＫ及び書込みリセットパルスＷＲＣＫを生成し、読出
し制御回路１２７はＣＣＵクロック及びリターンＨＤか
らＦＩＦＯメモリ１２３に対する読出しクロックパルス
ＲＣＫ及び読出しリセットパルスＲＲＣＫを生成する。
【００１９】ＦＩＦＯメモリ１２３は、分離回路１２１
からのビデオ信号を書込みクロックパルスＷＣＫ及び書
込みリセットパルスＷＲＣＫに従って書き込み、読出し
クロックパルスＲＣＫ及び読出しリセットパルスＲＲＣ
Ｋに従って、書き込み順に読出し出力することによりア
スペクト変換を行う。このＦＩＦＯメモリ１２３から読
み出されたビデオ信号はＤ／Ａ変換器１２ｂでアナログ
化されて出力される。あるいは、デジタル信号のまま出
力される。
からのビデオ信号を書込みクロックパルスＷＣＫ及び書
込みリセットパルスＷＲＣＫに従って書き込み、読出し
クロックパルスＲＣＫ及び読出しリセットパルスＲＲＣ
Ｋに従って、書き込み順に読出し出力することによりア
スペクト変換を行う。このＦＩＦＯメモリ１２３から読
み出されたビデオ信号はＤ／Ａ変換器１２ｂでアナログ
化されて出力される。あるいは、デジタル信号のまま出
力される。
【００２０】すなわち、上記構成によるテレビジョンカ
メラ装置では、カメラヘッド１１からＣＣＵ１２に送る
信号をデジタル信号とし、ＣＣＵ１２側でアスペクト変
換を行っている。このアスペクト変換にＦＩＦＯメモリ
１２３を利用して、ＦＩＦＯメモリ１２３の読出し位相
をＣＣＵ１２の基準位相信号（ＣＣＵクロック）に合わ
せることにより、無調整でＣＣＵ出力のビデオ信号を基
準同期信号に合わせることができる。
メラ装置では、カメラヘッド１１からＣＣＵ１２に送る
信号をデジタル信号とし、ＣＣＵ１２側でアスペクト変
換を行っている。このアスペクト変換にＦＩＦＯメモリ
１２３を利用して、ＦＩＦＯメモリ１２３の読出し位相
をＣＣＵ１２の基準位相信号（ＣＣＵクロック）に合わ
せることにより、無調整でＣＣＵ出力のビデオ信号を基
準同期信号に合わせることができる。
【００２１】ＦＩＦＯメモリ１２３の書込みには、カメ
ラヘッド１１から送られてくるリターンＨＤパルスとデ
ジタル伝送により送られてくるクロックパルス（サンプ
リングクロック）を用い、読出しにはＣＣＵ１２の水平
同期パルスとＣＣＵ１２のデジタル信号処理用のクロッ
クパルスを用いており、新たにパルス生成を行う必要は
ない。
ラヘッド１１から送られてくるリターンＨＤパルスとデ
ジタル伝送により送られてくるクロックパルス（サンプ
リングクロック）を用い、読出しにはＣＣＵ１２の水平
同期パルスとＣＣＵ１２のデジタル信号処理用のクロッ
クパルスを用いており、新たにパルス生成を行う必要は
ない。
【００２２】図２は上記ＦＩＦＯメモリ１２３、書込み
制御回路１２２、読出し制御回路１２７によるアスペク
ト変換器の具体的な処理方法を説明するためのもので、
図２（ａ）はＦＩＦＯメモリ１２３の概念的な構成、図
２（ｂ）はＦＩＦＯメモリ１２３に与えられる信号タイ
ミング波形と入出力ビデオ信号との関係を示している。
ここでは、１６：９のアスペクト比を持つビデオ信号を
４：３のビデオ信号に変換する際、映像の中央部分を抽
出する場合を示している。
制御回路１２２、読出し制御回路１２７によるアスペク
ト変換器の具体的な処理方法を説明するためのもので、
図２（ａ）はＦＩＦＯメモリ１２３の概念的な構成、図
２（ｂ）はＦＩＦＯメモリ１２３に与えられる信号タイ
ミング波形と入出力ビデオ信号との関係を示している。
ここでは、１６：９のアスペクト比を持つビデオ信号を
４：３のビデオ信号に変換する際、映像の中央部分を抽
出する場合を示している。
【００２３】まず、ＦＩＦＯメモリ１２３にはカメラヘ
ッド１１側で１６：９用のクロックでＡ／Ｄ変換された
ビデオ信号が入力され、１６：９用の書込みクロックパ
ルスＷＣＫに従って０番地から順に書き込んでいく。こ
こで、書込みリセットパルスＷＲＣＫは４：３映像期間
が開始される直前に与えられる。このとき、ＦＩＦＯメ
モリ１２３は、書込みアドレスを０番地に戻し、ここか
ら順に再び入力ビデオ信号を書き込んでいく。
ッド１１側で１６：９用のクロックでＡ／Ｄ変換された
ビデオ信号が入力され、１６：９用の書込みクロックパ
ルスＷＣＫに従って０番地から順に書き込んでいく。こ
こで、書込みリセットパルスＷＲＣＫは４：３映像期間
が開始される直前に与えられる。このとき、ＦＩＦＯメ
モリ１２３は、書込みアドレスを０番地に戻し、ここか
ら順に再び入力ビデオ信号を書き込んでいく。
【００２４】一方、読出しリセットパルスＲＲＣＫは書
込みリセットパルスＷＲＣＫよりわずかに遅れたタイミ
ングで与えられる。このとき、ＦＩＦＯメモリ１２３
は、読出しアドレスを０番地に戻し、ここから順に４：
３用クロックに従って読み出していく。
込みリセットパルスＷＲＣＫよりわずかに遅れたタイミ
ングで与えられる。このとき、ＦＩＦＯメモリ１２３
は、読出しアドレスを０番地に戻し、ここから順に４：
３用クロックに従って読み出していく。
【００２５】出力側では、ブランキング期間ＢＬを図２
（ｂ）に示すような位相とする。また、読出しリセット
パルスＲＲＣＫは書込みリセットパルスＷＲＣＫに対し
て１６：９クロックで２クロック以上遅らせた位相とす
る。
（ｂ）に示すような位相とする。また、読出しリセット
パルスＲＲＣＫは書込みリセットパルスＷＲＣＫに対し
て１６：９クロックで２クロック以上遅らせた位相とす
る。
【００２６】ここで、１６：９用クロックの周波数ｆ16
9 と４：３用クロックの周波数ｆ43との関係は、ｆ169
：ｆ43＝４：３とする。これにより、１６：９のとき
の映像期間内の３／４の映像が、入力に対して遅延され
て出力される。
9 と４：３用クロックの周波数ｆ43との関係は、ｆ169
：ｆ43＝４：３とする。これにより、１６：９のとき
の映像期間内の３／４の映像が、入力に対して遅延され
て出力される。
【００２７】以上のデジタル処理によって１６：９の映
像信号を４：３の映像信号に変換することができるが、
読出し側のクロックに１６：９用クロックを用いること
で、１６：９の映像信号を出力することも可能である。
すなわち、この場合、ＦＩＦＯメモリ１２３は単に遅延
回路として機能する。
像信号を４：３の映像信号に変換することができるが、
読出し側のクロックに１６：９用クロックを用いること
で、１６：９の映像信号を出力することも可能である。
すなわち、この場合、ＦＩＦＯメモリ１２３は単に遅延
回路として機能する。
【００２８】以上はアスペクト変換の説明であるが、カ
メラヘッド１１からＣＣＵ１２に送られてくる信号の位
相は、カメラケーブル長によって変わる。このケーブル
長変化による位相調整を、従来はＳＹＮＣシンセサイザ
１２６の調整器で行っていたが、図２（ｂ）のＲＲＣＫ
をＷＲＣＫ＋２クロック＋最大ケーブル長の時の遅延位
相の位置とすることにより、ケーブル長変化に対しても
ＦＩＦＯメモリ１２３の出力はＣＣＵ１２内の同期信号
と位相を一致させることができる。
メラヘッド１１からＣＣＵ１２に送られてくる信号の位
相は、カメラケーブル長によって変わる。このケーブル
長変化による位相調整を、従来はＳＹＮＣシンセサイザ
１２６の調整器で行っていたが、図２（ｂ）のＲＲＣＫ
をＷＲＣＫ＋２クロック＋最大ケーブル長の時の遅延位
相の位置とすることにより、ケーブル長変化に対しても
ＦＩＦＯメモリ１２３の出力はＣＣＵ１２内の同期信号
と位相を一致させることができる。
【００２９】したがって、上記構成によるテレビジョン
カメラ装置は、ＣＣＵ１２側にアスペクト変換機能を設
けてもＣＣＵ１２の最終出力における映像信号とＣＣＵ
１２内の同期信号との同期状態を維持することができ
る。これにより、出力映像信号の位相を調整する必要が
なくなり、しかもデジタル処理によって行うので、位相
制御器の削減と共に画質劣化の低減を図ることができ
る。尚、この発明は上記実施例に限定されるものではな
く、その他、この発明の要旨を逸脱しない範囲で種々変
形しても同様に実施可能である。
カメラ装置は、ＣＣＵ１２側にアスペクト変換機能を設
けてもＣＣＵ１２の最終出力における映像信号とＣＣＵ
１２内の同期信号との同期状態を維持することができ
る。これにより、出力映像信号の位相を調整する必要が
なくなり、しかもデジタル処理によって行うので、位相
制御器の削減と共に画質劣化の低減を図ることができ
る。尚、この発明は上記実施例に限定されるものではな
く、その他、この発明の要旨を逸脱しない範囲で種々変
形しても同様に実施可能である。
【００３０】
【発明の効果】以上述べたようにこの発明によれば、Ｃ
ＣＵ側にアスペクト変換器を設けてもＣＣＵの最終出力
における映像信号とＣＣＵ内の同期信号との同期状態を
維持することができ、出力映像信号の位相を調整する必
要のないテレビジョンカメラ装置を提供することができ
る。
ＣＵ側にアスペクト変換器を設けてもＣＣＵの最終出力
における映像信号とＣＣＵ内の同期信号との同期状態を
維持することができ、出力映像信号の位相を調整する必
要のないテレビジョンカメラ装置を提供することができ
る。
【図１】 この発明に係るテレビジョンカメラ装置の一
実施例の構成を示すブロック回路図である。
実施例の構成を示すブロック回路図である。
【図２】 同実施例のアスペクト変換器の概念的な構成
及び処理方法を説明するための図である。
及び処理方法を説明するための図である。
１１…カメラヘッド、１２…カメラコントロールユニッ
ト（ＣＣＵ）、１３…カメラケーブル、１１１…Ａ／Ｄ
変換器、１１２…加算器、１１４…ＨＤ／ＶＤ分離回
路、１１５…位相検波器、１１６…ＳＹＮＣシンセサイ
ザ、１１７…ループフィルタ、１１８…ＶＣＯ、１２１
…ビデオ／リターンＨＤ分離回路、１２２…書込み制御
回路、１２３…ＦＩＦＯメモリ、１２５…位相検波器、
１２６…ＳＹＮＣシンセサイザ、１２７…読出し制御回
路、１２８…ループフィルタ、１２９…ＶＣＯ、１２ａ
…同期パルス発生器、１２ｂ…Ｄ／Ａ変換器。
ト（ＣＣＵ）、１３…カメラケーブル、１１１…Ａ／Ｄ
変換器、１１２…加算器、１１４…ＨＤ／ＶＤ分離回
路、１１５…位相検波器、１１６…ＳＹＮＣシンセサイ
ザ、１１７…ループフィルタ、１１８…ＶＣＯ、１２１
…ビデオ／リターンＨＤ分離回路、１２２…書込み制御
回路、１２３…ＦＩＦＯメモリ、１２５…位相検波器、
１２６…ＳＹＮＣシンセサイザ、１２７…読出し制御回
路、１２８…ループフィルタ、１２９…ＶＣＯ、１２ａ
…同期パルス発生器、１２ｂ…Ｄ／Ａ変換器。
Claims (5)
- 【請求項１】 カメラヘッドで得られる第１のアスペク
ト比の映像信号をデジタル信号に変換して前記第１のア
スペクト比に対応するヘッドクロックと共にカメラコン
トロールユニットに伝送するデジタル伝送手段と、 前記カメラコントロールユニット側に設けられ、前記ヘ
ッドクロックに基づいてデジタル映像信号を第２のアス
ペクト比の映像期間の先頭位置からメモリに順に書込
み、前記カメラコントロールユニット側の基準クロック
から生成される前記第２のアスペクト比に対応する同期
クロックに基づいて前記メモリに書き込まれたデジタル
映像信号を書込み順に読み出すことでアスペクト変換を
行うアスペクト変換器とを具備するテレビジョンカメラ
装置。 - 【請求項２】 前記ヘッドクロックを前記カメラコント
ロールユニット側の基準クロックに同期させる同期ルー
プを備えることを特徴とする請求項１記載のテレビジョ
ンカメラ装置。 - 【請求項３】 前記アスペクト変換器は、前記ヘッドク
ロックから前記メモリに対する書込みクロックパルス及
び書込みリセットパルスを生成する書込み制御回路と、
前記カメラコントロールユニット側の基準クロックから
読出しクロックパルス及び読出しリセットパルスを生成
する読出し制御回路と、前記書込みリセットパルス、読
出しリセットパルスの入力タイミングで書込みアドレ
ス、読出しアドレスをそれぞれ０番地に戻し、そこから
順に書込みクロックパルス、読出しクロックパルスに従
って入力映像信号の書込み、読出しを行うメモリとを備
え、前記書込みリセットパルスを第２のアスペクト比の
映像期間の開始直前にセットし、前記読出しリセットパ
ルスを前記書込みリセットパルスよりわずかに遅れるよ
うにセットするようにしたことを特徴とする請求項１記
載のテレビジョンカメラ装置。 - 【請求項４】 さらに、前記カメラコントロールユニッ
ト側の基準クロックから前記第１のアスペクト比に対応
する同期クロックを生成し、前記第２のアスペクト比に
対応する同期クロックから切り替え、その同期クロック
に基づいて前記メモリに書き込まれたデジタル映像信号
を書込み順に読み出すことで、入力映像信号を第１のア
スペクト比のまま遅延出力する機能を有することを特徴
とする請求項１記載のテレビジョンカメラ装置。 - 【請求項５】 第１のアスペクト比に対応するクロック
から書込みクロックパルス及び書込みリセットパルスを
生成する書込み制御回路と、 第２のアスペクト比に対応するクロックから読出しクロ
ックパルス及び読出しリセットパルスを生成する読出し
制御回路と、 前記第１のアスペクト比の映像信号を入力し、前記書込
みリセットパルス、読出しリセットパルスの入力タイミ
ングで書込みアドレス、読出しアドレスをそれぞれ０番
地に戻し、そこから順に書込みクロックパルス、読出し
クロックパルスに従って映像信号の書込み、読出しを行
うメモリとを具備し、 前記書込みリセットパルスを第２のアスペクト比の映像
期間の開始直前にセットし、前記読出しリセットパルス
を前記書込みリセットパルスよりわずかに遅れるように
セットするようにしたことを特徴とするアスペクト変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264104A JPH08125922A (ja) | 1994-10-27 | 1994-10-27 | テレビジョンカメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6264104A JPH08125922A (ja) | 1994-10-27 | 1994-10-27 | テレビジョンカメラ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125922A true JPH08125922A (ja) | 1996-05-17 |
Family
ID=17398573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6264104A Pending JPH08125922A (ja) | 1994-10-27 | 1994-10-27 | テレビジョンカメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125922A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292336A (ja) * | 2000-04-07 | 2001-10-19 | Sony Corp | カメラコントロールユニットおよびカメラシステム |
-
1994
- 1994-10-27 JP JP6264104A patent/JPH08125922A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292336A (ja) * | 2000-04-07 | 2001-10-19 | Sony Corp | カメラコントロールユニットおよびカメラシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01106680A (ja) | ビデオ信号とオーデイオ信号の走行時間を基準信号へ適合調整する方法 | |
| US5159450A (en) | Noise reduction circuit and compatable plural-unit display | |
| JPH08125922A (ja) | テレビジョンカメラ装置 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JP4016366B2 (ja) | インターフェース装置及び映像信号処理方法 | |
| JPH077657A (ja) | ビデオカメラ装置 | |
| KR0138931Y1 (ko) | 화면 부분 모자이크 장치 | |
| JPH08275022A (ja) | ビデオカメラ装置 | |
| JPH11275534A (ja) | Ａｅｓ／ｅｂｕ音声分離・多重機能付きハイビジョンフレーム・シンクロナイザ装置 | |
| JPH10155132A (ja) | 多チャンネル画像取得装置 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| KR950000442B1 (ko) | 브이티알의 타임 베이스 콜렉션시 메모리 용량 절약장치 | |
| JP2775813B2 (ja) | 映像アナログ・デジタル変換装置 | |
| JP2558677B2 (ja) | フイ−ルドメモリ装置 | |
| JP2505589B2 (ja) | ハイビジョン受信機の時間軸伸長装置 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
| JPS6238980A (ja) | ビデオ信号のサンプリング方式 | |
| JP2594182B2 (ja) | Ｍｕｓｅデコーダ | |
| KR0124853Y1 (ko) | 텔레비젼방송방식 변환장치 | |
| JPH05219403A (ja) | 同期変換装置 | |
| JPH03207189A (ja) | 映像信号記録再生装置 | |
| KR960012975A (ko) | 모니터겸용 티브이 수상장치 | |
| JPH09233433A (ja) | 走査変換装置 | |
| JPS62222778A (ja) | 画像入出力装置 |