JPH08116202A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH08116202A JPH08116202A JP6249883A JP24988394A JPH08116202A JP H08116202 A JPH08116202 A JP H08116202A JP 6249883 A JP6249883 A JP 6249883A JP 24988394 A JP24988394 A JP 24988394A JP H08116202 A JPH08116202 A JP H08116202A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- substrate
- ground plane
- integrated circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 集積回路パッケージの伝送特性を改善する。
【構成】 基板２６の表面に形成されたマイクロストリ
ップ伝送線路３６のうちの裏面に接地面がない間隙Ｇの
部分及び終端部３８の近傍に接地面５０が形成され、コ
プレーナ伝送線路５２が形成されている。そのため、イ
ンピーダンス不整合を生じる寄生インダクタンスＸＬ，
Ｘｕが削除され、集積回路パッケージの伝送特性及び反
射特性が改善される。
ップ伝送線路３６のうちの裏面に接地面がない間隙Ｇの
部分及び終端部３８の近傍に接地面５０が形成され、コ
プレーナ伝送線路５２が形成されている。そのため、イ
ンピーダンス不整合を生じる寄生インダクタンスＸＬ，
Ｘｕが削除され、集積回路パッケージの伝送特性及び反
射特性が改善される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージ、
特に基板表面に回路を搭載できる高周波集積回路パッケ
ージに関するものである。
特に基板表面に回路を搭載できる高周波集積回路パッケ
ージに関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献；特開昭６１−２５１０５９号公報 図２は、前記文献に記載された従来の高周波集積回路パ
ッケージの一構成例を示す斜視図である。この高周波集
積回路パッケージは、プリント回路板１０を備えてい
る。プリント回路板１０は、基板１２の裏面に接地面１
４を有し、基板１２の表面にはマイクロストリップ伝送
線路１６、２つのパッド１８ａ，１８ｂ、及びパッド１
８ａ，１８ｂに挟まれたテーパ状のパターン２０が形成
されている。パッド１８ａ，１８ｂと接地面１４とはス
ルーホール２２ａ，２２ｂをそれぞれ介して接続されて
いる。更に、この高周波集積回路パッケージは、表面搭
載パッケージ２４を蓋２５により半田で封止される構造
になっている。表面搭載パッケージ２４は、基板２６の
裏面に第１の接地面２８を有し、リード端子１９ａ，１
９ｂをそれぞれ介してパッド１８ａ，１８ｂにそれぞれ
接続されるようになっている。又、基板２６の裏面に
は、第１の信号線路であるコプレーナ伝送線路３０が形
成されている。コプレーナ伝送線路３０は、リード端部
３２と第１の終端部３４からなり、リード端部３２はリ
ード端子１９ｃを介してマイクロストリップ伝送線路１
６に接続される。但し、接地面２８のうち、コプレーナ
伝送線路３０が形成されている部分及びその近傍が取り
除かれている。一方、基板２６の表面には、第２の信号
線路であるマイクロストリップ伝送線路３６と、例えば
デジタル回路の集積回路（以下、ＩＣという）４２とが
あり、それらがワイヤ５１を介して接続されている。マ
イクロストリップ伝送線路３６には第２の終端部３８が
接続され、終端部３８はスルーホール４０を介して終端
部３４に接続されている。
例えば次のような文献に記載されるものがあった。 文献；特開昭６１−２５１０５９号公報 図２は、前記文献に記載された従来の高周波集積回路パ
ッケージの一構成例を示す斜視図である。この高周波集
積回路パッケージは、プリント回路板１０を備えてい
る。プリント回路板１０は、基板１２の裏面に接地面１
４を有し、基板１２の表面にはマイクロストリップ伝送
線路１６、２つのパッド１８ａ，１８ｂ、及びパッド１
８ａ，１８ｂに挟まれたテーパ状のパターン２０が形成
されている。パッド１８ａ，１８ｂと接地面１４とはス
ルーホール２２ａ，２２ｂをそれぞれ介して接続されて
いる。更に、この高周波集積回路パッケージは、表面搭
載パッケージ２４を蓋２５により半田で封止される構造
になっている。表面搭載パッケージ２４は、基板２６の
裏面に第１の接地面２８を有し、リード端子１９ａ，１
９ｂをそれぞれ介してパッド１８ａ，１８ｂにそれぞれ
接続されるようになっている。又、基板２６の裏面に
は、第１の信号線路であるコプレーナ伝送線路３０が形
成されている。コプレーナ伝送線路３０は、リード端部
３２と第１の終端部３４からなり、リード端部３２はリ
ード端子１９ｃを介してマイクロストリップ伝送線路１
６に接続される。但し、接地面２８のうち、コプレーナ
伝送線路３０が形成されている部分及びその近傍が取り
除かれている。一方、基板２６の表面には、第２の信号
線路であるマイクロストリップ伝送線路３６と、例えば
デジタル回路の集積回路（以下、ＩＣという）４２とが
あり、それらがワイヤ５１を介して接続されている。マ
イクロストリップ伝送線路３６には第２の終端部３８が
接続され、終端部３８はスルーホール４０を介して終端
部３４に接続されている。
【０００３】図３は、図２中のスルーホール４０の周辺
の等価回路図である。コプレーナ伝送線路３０及びマイ
クロストリップ伝送線路３６は、５０Ωにインピーダン
ス整合された伝送線路である。インダクタンスＸＬは、
接地面２８の間隙Ｌを横切って終端部３４に接続される
コプレーナ伝送線路３０の寄生インダクタンスを表す。
インダクタンスＸｕは、マイクロストリップ伝送線路３
６のうちの裏面に接地面がない部分の線路の寄生インダ
クタンスを表す。キャパシタＣＧは、接地面２８と終端
部３４との間隙Ｇによる寄生容量を表し、この間隙Ｇを
調整することにより、インダクタンスＸＬ及びインダク
タンスＸｕが補正され、この高周波集積回路パッケージ
の伝送特性が決定される。
の等価回路図である。コプレーナ伝送線路３０及びマイ
クロストリップ伝送線路３６は、５０Ωにインピーダン
ス整合された伝送線路である。インダクタンスＸＬは、
接地面２８の間隙Ｌを横切って終端部３４に接続される
コプレーナ伝送線路３０の寄生インダクタンスを表す。
インダクタンスＸｕは、マイクロストリップ伝送線路３
６のうちの裏面に接地面がない部分の線路の寄生インダ
クタンスを表す。キャパシタＣＧは、接地面２８と終端
部３４との間隙Ｇによる寄生容量を表し、この間隙Ｇを
調整することにより、インダクタンスＸＬ及びインダク
タンスＸｕが補正され、この高周波集積回路パッケージ
の伝送特性が決定される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
高周波集積回路パッケージでは、次のような問題があっ
た。即ち、寄生インダクタンスＸＬ，Ｘｕによる特性の
劣化を寄生容量ＣＧにより補償しているので、広帯域に
亘って良好な周波数特性を実現することが困難である。
以下、図２の高周波集積回路パッケージの内部にマイク
ロストリップ伝送線路を設け、その両端をスルーホール
を介してプリント回路板に接続する場合を想定して従来
の高周波集積回路パッケージをモデル化し、計算により
問題点を明らかにする。図４は、図２に示す従来の高周
波集積回路パッケージの動作を説明するための回路図で
あり、図２中の要素と共通の要素には共通の符号が付さ
れている。表面搭載パッケージの基板の材料は、一例と
してアルミナ（Ａｌ2 Ｏ3 ）とし、誘電率を９．９、基
板の厚さを0.381mm とする。マイクロストリップ伝送線
路１６、パターン２０、リード端子１９ｃ、及びリード
端部３２を経た入力信号ＩＮを入力する入力端子２９
は、コプレーナ伝送線路３０の入力側に接続されてい
る。コプレーナ伝送線路３０は、信号線路幅を0.36mm、
信号線路と接地面間の間隙を0.55mm、長さを1mm とし、
信号線路の裏面に接地面がないコプレーナ伝送線路とす
る。尚、コプレーナ伝送線路３０の近傍に接地面２８が
ある。コプレーナ伝送線路３０の出力側は、寄生インダ
クタンスＸＬの入力側に接続されている。
高周波集積回路パッケージでは、次のような問題があっ
た。即ち、寄生インダクタンスＸＬ，Ｘｕによる特性の
劣化を寄生容量ＣＧにより補償しているので、広帯域に
亘って良好な周波数特性を実現することが困難である。
以下、図２の高周波集積回路パッケージの内部にマイク
ロストリップ伝送線路を設け、その両端をスルーホール
を介してプリント回路板に接続する場合を想定して従来
の高周波集積回路パッケージをモデル化し、計算により
問題点を明らかにする。図４は、図２に示す従来の高周
波集積回路パッケージの動作を説明するための回路図で
あり、図２中の要素と共通の要素には共通の符号が付さ
れている。表面搭載パッケージの基板の材料は、一例と
してアルミナ（Ａｌ2 Ｏ3 ）とし、誘電率を９．９、基
板の厚さを0.381mm とする。マイクロストリップ伝送線
路１６、パターン２０、リード端子１９ｃ、及びリード
端部３２を経た入力信号ＩＮを入力する入力端子２９
は、コプレーナ伝送線路３０の入力側に接続されてい
る。コプレーナ伝送線路３０は、信号線路幅を0.36mm、
信号線路と接地面間の間隙を0.55mm、長さを1mm とし、
信号線路の裏面に接地面がないコプレーナ伝送線路とす
る。尚、コプレーナ伝送線路３０の近傍に接地面２８が
ある。コプレーナ伝送線路３０の出力側は、寄生インダ
クタンスＸＬの入力側に接続されている。
【０００５】寄生インダクタンスＸＬは、コプレーナ伝
送線路３０の信号線路の裏面に接地面がないコプレーナ
伝送線路とし、信号線路幅及び信号線路と接地面２８と
の間隙Ｇはコプレーナ伝送線路３０と同一とし、信号線
路の長さを0.75mmとした。間隙Ｇの容量ＣＧは0.05pFと
する。尚、寄生インダクタンスＸＬの近傍に接地面２８
がある。寄生インダクタンスＸＬの出力側は、寄生容量
であるキャパシタＣＧを介してグランドに接続されると
共に、寄生インダクタンスＸｕの入力側に接続されてい
る。寄生インダクタンスＸｕは、マイクロストリップ伝
送線路３６のうちの裏面に接地面がない部分の線路と
し、長さを0.123mm とする。寄生インダクタンスＸｕの
出力側は、マイクロストリップ伝送線路３６の入力側に
接続されている。マイクロストリップ伝送線路３６は、
信号線路幅を0.36mm、長さを10mmとする。マイクロスト
リップ伝送線路３６の出力側には、入力側と対称に寄生
インダクタンスＸＬ、容量ＣＧ、寄生インダクタンスＸ
Ｌ、及びコプレーナ伝送線路３０が接続され、コプレー
ナ伝送線路３０が出力信号ＯＵＴを出力する出力端子３
１に接続されている。
送線路３０の信号線路の裏面に接地面がないコプレーナ
伝送線路とし、信号線路幅及び信号線路と接地面２８と
の間隙Ｇはコプレーナ伝送線路３０と同一とし、信号線
路の長さを0.75mmとした。間隙Ｇの容量ＣＧは0.05pFと
する。尚、寄生インダクタンスＸＬの近傍に接地面２８
がある。寄生インダクタンスＸＬの出力側は、寄生容量
であるキャパシタＣＧを介してグランドに接続されると
共に、寄生インダクタンスＸｕの入力側に接続されてい
る。寄生インダクタンスＸｕは、マイクロストリップ伝
送線路３６のうちの裏面に接地面がない部分の線路と
し、長さを0.123mm とする。寄生インダクタンスＸｕの
出力側は、マイクロストリップ伝送線路３６の入力側に
接続されている。マイクロストリップ伝送線路３６は、
信号線路幅を0.36mm、長さを10mmとする。マイクロスト
リップ伝送線路３６の出力側には、入力側と対称に寄生
インダクタンスＸＬ、容量ＣＧ、寄生インダクタンスＸ
Ｌ、及びコプレーナ伝送線路３０が接続され、コプレー
ナ伝送線路３０が出力信号ＯＵＴを出力する出力端子３
１に接続されている。
【０００６】図５は、図４に示す回路図で表される高周
波集積回路パッケージの入力信号に対する出力信号の減
衰率の周波数特性である伝送特性Ｓ２１及び入力信号に
対する反射信号の減衰率の周波数特性である反射特性Ｓ
１１の周波数特性の計算結果を示す特性図であり、左側
の縦軸には伝送特性Ｓ２１の減衰量、右側の縦軸には反
射特性Ｓ１１の減衰量、横軸には周波数がとられてい
る。この図では、６ＧＨｚ以上で伝送特性Ｓ２１にリッ
プルが生じ、反射特性Ｓ１１も劣化し始めている。これ
らの特性は、寄生容量ＣＧがない場合と比較すると、リ
ップル及び反射率が小さくなって改善されているが、寄
生インダクタンスの影響を完全に補償できていないこと
を表している。これは、マイクロストリップ伝送線路３
６の両端の寄生インダクタンスＸｕと寄生容量ＣＧとに
おいてインピーダンス不整合が生じ、定在波が発生して
いるためである。一方、図２において、マイクロストリ
ップ伝送線路３６を短くし、ＩＣ４２を接続して５０Ω
終端する場合、寄生インダクタンスＸｕと寄生容量ＣＧ
とＩＣ４２間の定在波は低減されるが、プリント回路板
上にも例えば図２と同様の高周波集積回路パッケージが
存在する場合、この高周波集積回路パッケージとＩＣ４
２間において定在波が発生し問題となる。又、ＩＣ４２
をフィルタのような受動素子にしても同様の問題が発生
する。つまり、従来の高周波集積回路パッケージのよう
に、スルーホールを介した接続方法の場合、その前後に
接続される素子又は伝送線路が理想的なインピーダンス
整合状態でない限り、上記の問題が発生する。
波集積回路パッケージの入力信号に対する出力信号の減
衰率の周波数特性である伝送特性Ｓ２１及び入力信号に
対する反射信号の減衰率の周波数特性である反射特性Ｓ
１１の周波数特性の計算結果を示す特性図であり、左側
の縦軸には伝送特性Ｓ２１の減衰量、右側の縦軸には反
射特性Ｓ１１の減衰量、横軸には周波数がとられてい
る。この図では、６ＧＨｚ以上で伝送特性Ｓ２１にリッ
プルが生じ、反射特性Ｓ１１も劣化し始めている。これ
らの特性は、寄生容量ＣＧがない場合と比較すると、リ
ップル及び反射率が小さくなって改善されているが、寄
生インダクタンスの影響を完全に補償できていないこと
を表している。これは、マイクロストリップ伝送線路３
６の両端の寄生インダクタンスＸｕと寄生容量ＣＧとに
おいてインピーダンス不整合が生じ、定在波が発生して
いるためである。一方、図２において、マイクロストリ
ップ伝送線路３６を短くし、ＩＣ４２を接続して５０Ω
終端する場合、寄生インダクタンスＸｕと寄生容量ＣＧ
とＩＣ４２間の定在波は低減されるが、プリント回路板
上にも例えば図２と同様の高周波集積回路パッケージが
存在する場合、この高周波集積回路パッケージとＩＣ４
２間において定在波が発生し問題となる。又、ＩＣ４２
をフィルタのような受動素子にしても同様の問題が発生
する。つまり、従来の高周波集積回路パッケージのよう
に、スルーホールを介した接続方法の場合、その前後に
接続される素子又は伝送線路が理想的なインピーダンス
整合状態でない限り、上記の問題が発生する。
【０００７】
【課題を解決するための手段】本発明では、前記課題を
解決するために、表面に伝送線路が形成されたプリント
回路板と、集積回路を備え前記プリント回路板の表面に
搭載される基板と、基板の裏面に形成され、前記伝送線
路の端部と接触する第１の信号線路と、基板の表面に形
成され、集積回路に接続された第２の信号線路と、基板
の裏面に形成され、第１の信号線路に接続された第１の
終端部と、基板の表面の第１の終端部の反対側に形成さ
れ、第２の信号線路に接続された第２の終端部と、基板
に設けられ、第１の終端部と第２の終端部とを接続する
ためのスルーホールと、基板の裏面の第１の信号線路及
び第１の終端部の周囲に形成された第１の接地面と、基
板をプリント回路板に封止する蓋とを、備えた集積回路
パッケージにおいて、次のような手段を設けている。即
ち、前記基板の表面の第２の信号線路及び第２の終端部
の近傍に第２の接地面を設けている。
解決するために、表面に伝送線路が形成されたプリント
回路板と、集積回路を備え前記プリント回路板の表面に
搭載される基板と、基板の裏面に形成され、前記伝送線
路の端部と接触する第１の信号線路と、基板の表面に形
成され、集積回路に接続された第２の信号線路と、基板
の裏面に形成され、第１の信号線路に接続された第１の
終端部と、基板の表面の第１の終端部の反対側に形成さ
れ、第２の信号線路に接続された第２の終端部と、基板
に設けられ、第１の終端部と第２の終端部とを接続する
ためのスルーホールと、基板の裏面の第１の信号線路及
び第１の終端部の周囲に形成された第１の接地面と、基
板をプリント回路板に封止する蓋とを、備えた集積回路
パッケージにおいて、次のような手段を設けている。即
ち、前記基板の表面の第２の信号線路及び第２の終端部
の近傍に第２の接地面を設けている。
【０００８】
【作用】本発明によれば、以上のように集積回路パッケ
ージを構成したので、従来生じていた第２の信号線路の
うちの裏面に接地面がない部分の寄生インダクタンス
は、その近傍に第２の接地面を形成することによりコプ
レーナ伝送線路となり、インピーダンス不整合を生じる
従来の寄生インダクタンスが削除される。そのため、イ
ンピーダンス整合がとられ、伝送特性及び反射特性の劣
化が防止される。従って、前記課題を解決できるのであ
る。
ージを構成したので、従来生じていた第２の信号線路の
うちの裏面に接地面がない部分の寄生インダクタンス
は、その近傍に第２の接地面を形成することによりコプ
レーナ伝送線路となり、インピーダンス不整合を生じる
従来の寄生インダクタンスが削除される。そのため、イ
ンピーダンス整合がとられ、伝送特性及び反射特性の劣
化が防止される。従って、前記課題を解決できるのであ
る。
【０００９】
【実施例】図１は、本発明の実施例を示す高周波集積回
路パッケージの一構成例を示す斜視図であり、図２中の
要素と共通の要素には共通の符号が付されている。図２
に示す従来の高周波集積回路パッケージにおける寄生イ
ンダクタンスＸｕは、マイクロストリップ伝送線路３６
の裏面に接地面がないことによって生じた寄生インダク
タンスであるが、本実施例では、基板２６の表面のマイ
クロストリップ伝送線路３６の近傍に第２の接地面５０
を設けてマイクロストリップ伝送線路３６の一部にコプ
レーナ伝送線路５２を形成し、インピーダンス整合をと
っている。更に、終端部３８の近傍にも接地面５０を近
付けているため、図２中の基板２６の表面に接地面がな
いことによって生じた寄生インダクタンスＸＬは殆ど無
視できる。図６は、図１中のスルーホール４０の周辺の
拡大平面図である。この図では、基板２６の表面にマイ
クロストリップ伝送線路３６及び終端部３８が形成さ
れ、更に、伝送線路３６のうちの裏面に接地面がない間
隙Ｇの部分及び終端部３８の近傍の基板２６の表面に接
地面５０が形成されている。つまり、伝送線路３６のう
ちの裏面に接地面がない間隙Ｇの部分がコプレーナ伝送
線路５２となっている。基板２６の裏面には、接地面２
８、コプレーナ伝送線路３０、及び終端部３４が形成さ
れ、終端部３４と終端部３８とがスルーホール４０を介
して接続されている。尚、接地面５０は、接地面２８と
図示しないスルーホールを介して接続されている。
路パッケージの一構成例を示す斜視図であり、図２中の
要素と共通の要素には共通の符号が付されている。図２
に示す従来の高周波集積回路パッケージにおける寄生イ
ンダクタンスＸｕは、マイクロストリップ伝送線路３６
の裏面に接地面がないことによって生じた寄生インダク
タンスであるが、本実施例では、基板２６の表面のマイ
クロストリップ伝送線路３６の近傍に第２の接地面５０
を設けてマイクロストリップ伝送線路３６の一部にコプ
レーナ伝送線路５２を形成し、インピーダンス整合をと
っている。更に、終端部３８の近傍にも接地面５０を近
付けているため、図２中の基板２６の表面に接地面がな
いことによって生じた寄生インダクタンスＸＬは殆ど無
視できる。図６は、図１中のスルーホール４０の周辺の
拡大平面図である。この図では、基板２６の表面にマイ
クロストリップ伝送線路３６及び終端部３８が形成さ
れ、更に、伝送線路３６のうちの裏面に接地面がない間
隙Ｇの部分及び終端部３８の近傍の基板２６の表面に接
地面５０が形成されている。つまり、伝送線路３６のう
ちの裏面に接地面がない間隙Ｇの部分がコプレーナ伝送
線路５２となっている。基板２６の裏面には、接地面２
８、コプレーナ伝送線路３０、及び終端部３４が形成さ
れ、終端部３４と終端部３８とがスルーホール４０を介
して接続されている。尚、接地面５０は、接地面２８と
図示しないスルーホールを介して接続されている。
【００１０】次に、図１の動作を説明する。図３に示す
等価回路において、マイクロストリップ伝送線路３６の
近傍に第２の接地面５０を設けることにより、マイクロ
ストリップ伝送線路３６の終端部３８と接続するパター
ンに相当する寄生インダクタンスＸｕが低減される。更
に、コプレーナ伝送線路３０の信号線路の裏面に接地面
がないことにより生ずる従来の寄生インダクタンスＸＬ
は殆ど無視できる量になる。これは、第２の接地面５０
がもつインダクタンスが非常に小さいからである。以
下、本実施例の高周波集積回路パッケージをモデル化
し、計算によりその動作を明らかにする。図７は、本実
施例の高周波集積回路パッケージの動作を説明するため
の回路図であり、図４中の要素と共通の要素には共通の
符号が付されている。図４と同様に、本実施例の高周波
集積回路パッケージの内部にマイクロストリップ伝送線
路を設け、両端を図１に示すようなスルーホール４０を
介してプリント回路板１０に接続する場合を想定する。
この等価回路図では、図４中の寄生インダクタンスＸｕ
は、基板２６の表面に接地面５０を有するコプレーナ伝
送線路５２に置き換えられている。コプレーナ伝送線路
５２は、信号線路幅が0.36mm、信号線路と接地面間の間
隙が0.14mm、長さが0.55mmのコプレーナ伝送線路とし
た。更に本実施例の場合、寄生インダクタンスを補償す
る必要がないので、間隙ＧのキャパシタＣＧは削除し
た。マイクロストリップ伝送線路３６は、信号線路幅が
0.36mm、長さが8mm とした。他は図４と同様の構成にな
っている。
等価回路において、マイクロストリップ伝送線路３６の
近傍に第２の接地面５０を設けることにより、マイクロ
ストリップ伝送線路３６の終端部３８と接続するパター
ンに相当する寄生インダクタンスＸｕが低減される。更
に、コプレーナ伝送線路３０の信号線路の裏面に接地面
がないことにより生ずる従来の寄生インダクタンスＸＬ
は殆ど無視できる量になる。これは、第２の接地面５０
がもつインダクタンスが非常に小さいからである。以
下、本実施例の高周波集積回路パッケージをモデル化
し、計算によりその動作を明らかにする。図７は、本実
施例の高周波集積回路パッケージの動作を説明するため
の回路図であり、図４中の要素と共通の要素には共通の
符号が付されている。図４と同様に、本実施例の高周波
集積回路パッケージの内部にマイクロストリップ伝送線
路を設け、両端を図１に示すようなスルーホール４０を
介してプリント回路板１０に接続する場合を想定する。
この等価回路図では、図４中の寄生インダクタンスＸｕ
は、基板２６の表面に接地面５０を有するコプレーナ伝
送線路５２に置き換えられている。コプレーナ伝送線路
５２は、信号線路幅が0.36mm、信号線路と接地面間の間
隙が0.14mm、長さが0.55mmのコプレーナ伝送線路とし
た。更に本実施例の場合、寄生インダクタンスを補償す
る必要がないので、間隙ＧのキャパシタＣＧは削除し
た。マイクロストリップ伝送線路３６は、信号線路幅が
0.36mm、長さが8mm とした。他は図４と同様の構成にな
っている。
【００１１】図８は、図７に示す等価回路で表される高
周波集積回路パッケージの伝送特性Ｓ２１と反射特性Ｓ
１１の周波数特性の計算結果を示す特性図であり、左側
の縦軸には伝送特性Ｓ２１の減衰量、右側の縦軸には反
射特性Ｓ１１の減衰量、横軸には周波数がとられてい
る。この図では、図５に示す従来の高周波集積回路パッ
ケージの伝送特性Ｓ２１に見られた6GHz以上におけるリ
ップルは殆ど見られず、良好な伝送特性に改善されてい
る。又、反射特性Ｓ１１も図５中の反射特性Ｓ１１より
も約２０ｄＢ程度改善されている。以上のように、本実
施例では、図２中のマイクロストリップ伝送線路３６の
裏面に接地面がないことによって生じる寄生インダクタ
ンスＸｕの近傍に接地面５０を近付けてコプレーナ伝送
線路５２を形成し、インピーダンス整合をとることによ
り、インピーダンス不整合を生じる寄生インダクタンス
ＸＬ，Ｘｕを削除したので、伝送特性及び反射特性の劣
化が防止される。尚、本発明は上記実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。
周波集積回路パッケージの伝送特性Ｓ２１と反射特性Ｓ
１１の周波数特性の計算結果を示す特性図であり、左側
の縦軸には伝送特性Ｓ２１の減衰量、右側の縦軸には反
射特性Ｓ１１の減衰量、横軸には周波数がとられてい
る。この図では、図５に示す従来の高周波集積回路パッ
ケージの伝送特性Ｓ２１に見られた6GHz以上におけるリ
ップルは殆ど見られず、良好な伝送特性に改善されてい
る。又、反射特性Ｓ１１も図５中の反射特性Ｓ１１より
も約２０ｄＢ程度改善されている。以上のように、本実
施例では、図２中のマイクロストリップ伝送線路３６の
裏面に接地面がないことによって生じる寄生インダクタ
ンスＸｕの近傍に接地面５０を近付けてコプレーナ伝送
線路５２を形成し、インピーダンス整合をとることによ
り、インピーダンス不整合を生じる寄生インダクタンス
ＸＬ，Ｘｕを削除したので、伝送特性及び反射特性の劣
化が防止される。尚、本発明は上記実施例に限定され
ず、種々の変形が可能である。その変形例としては、例
えば次のようなものがある。
【００１２】（１） 図７では、コプレーナ伝送線路５
２にマイクロストリップ伝送線路３６を接続した場合に
ついて説明したが、図１に示すように、ＩＣ４２を接続
して５０Ω終端し、プリント回路板上にも本実施例と同
様の高周波集積回路パッケージが存在する場合について
も、その間の定在波は従来に比較して低減される。 （２） ＩＣ４２が、例えばフィルタのような受動素子
でも前記（１）と同様の効果が得られる。 （３） 実施例では、接地面５０は接地面２８と図示し
ないスルーホールを介して接続されているが、基板２６
の外縁にパターンを形成し、そのパターンを介して接続
してもよい。
２にマイクロストリップ伝送線路３６を接続した場合に
ついて説明したが、図１に示すように、ＩＣ４２を接続
して５０Ω終端し、プリント回路板上にも本実施例と同
様の高周波集積回路パッケージが存在する場合について
も、その間の定在波は従来に比較して低減される。 （２） ＩＣ４２が、例えばフィルタのような受動素子
でも前記（１）と同様の効果が得られる。 （３） 実施例では、接地面５０は接地面２８と図示し
ないスルーホールを介して接続されているが、基板２６
の外縁にパターンを形成し、そのパターンを介して接続
してもよい。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、第２の信号線路のうちの裏面に接地面がない部分
の近傍に第２の接地面を近付けてコプレーナ伝送線路を
形成し、インピーダンス整合をとるようにしたので、イ
ンピーダンス不整合を生じる従来の寄生インダクタンス
が削除され、伝送特性及び反射特性の劣化を防止でき
る。
れば、第２の信号線路のうちの裏面に接地面がない部分
の近傍に第２の接地面を近付けてコプレーナ伝送線路を
形成し、インピーダンス整合をとるようにしたので、イ
ンピーダンス不整合を生じる従来の寄生インダクタンス
が削除され、伝送特性及び反射特性の劣化を防止でき
る。
【図１】本発明の実施例を示す高周波集積回路パッケー
ジの斜視図である。
ジの斜視図である。
【図２】従来の高周波集積回路パッケージの斜視図であ
る。
る。
【図３】図２中のスルーホール４０の周辺の等価回路図
である。
である。
【図４】図２に示す高周波集積回路パッケージの動作説
明図である。
明図である。
【図５】図２の伝送特性Ｓ２１及び反射特性Ｓ１１の特
性図である。
性図である。
【図６】図１中のスルーホール４０の周辺の拡大平面図
である。
である。
【図７】図１に示す高周波集積回路パッケージの動作説
明図である。
明図である。
【図８】図１の伝送特性Ｓ２１及び反射特性Ｓ１１の特
性図である。
性図である。
１０ プリント回路板 ２５ 蓋 ２６ 基板 ２８ 第１の接地面 ３０ コプレーナ伝送線路（第１の
信号線路） ３４ 第１の終端部 ３６ マイクロストリップ伝送線路
（第２の信号線路） ３８ 第２の終端部 ４０ スルーホール ５０ 第２の接地面
信号線路） ３４ 第１の終端部 ３６ マイクロストリップ伝送線路
（第２の信号線路） ３８ 第２の終端部 ４０ スルーホール ５０ 第２の接地面
Claims (1)
- 【請求項１】 表面に伝送線路が形成されたプリント回
路板と、 集積回路を備え、前記プリント回路板の表面に搭載され
る基板と、 前記基板の裏面に形成され、前記伝送線路の端部と接触
する第１の信号線路と、 前記基板の表面に形成され、前記集積回路に接続された
第２の信号線路と、 前記基板の裏面に形成され、前記第１の信号線路に接続
された第１の終端部と、 前記基板の表面の前記第１の終端部の反対側に形成さ
れ、前記第２の信号線路に接続された第２の終端部と、 前記基板に設けられ、前記第１の終端部と前記第２の終
端部とを接続するためのスルーホールと、 前記基板の裏面の前記第１の信号線路及び前記第１の終
端部の近傍に形成された第１の接地面と、 前記基板を前記プリント回路板に封止する蓋とを、 備えた集積回路パッケージにおいて、 前記基板の表面の前記第２の信号線路及び前記第２の終
端部の近傍に形成された第２の接地面を、 設けたことを特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249883A JPH08116202A (ja) | 1994-10-17 | 1994-10-17 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249883A JPH08116202A (ja) | 1994-10-17 | 1994-10-17 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08116202A true JPH08116202A (ja) | 1996-05-07 |
Family
ID=17199629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249883A Withdrawn JPH08116202A (ja) | 1994-10-17 | 1994-10-17 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08116202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009050843A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | 電子デバイス |
-
1994
- 1994-10-17 JP JP6249883A patent/JPH08116202A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009050843A1 (ja) * | 2007-10-19 | 2009-04-23 | Advantest Corporation | 電子デバイス |
| JPWO2009050843A1 (ja) * | 2007-10-19 | 2011-02-24 | 株式会社アドバンテスト | 電子デバイス |
| US7947908B2 (en) | 2007-10-19 | 2011-05-24 | Advantest Corporation | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489860B1 (en) | Surface acoustic wave duplexer with first and second package ground patterns | |
| JPH0637202A (ja) | マイクロ波ｉｃ用パッケージ | |
| US5532658A (en) | Mounting structure for electronic component | |
| JP3290533B2 (ja) | 電力増幅器 | |
| JPH08116202A (ja) | 集積回路パッケージ | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JP2000068713A (ja) | 分布定数線路のフィードスルー構造およびそれを用いたパッケージ基板 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JPH0258402A (ja) | 広帯域結合回路 | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JP2002359443A (ja) | 高周波パッケ−ジと配線基板との接続構造 | |
| JPH05251581A (ja) | 高周波パッケージ | |
| JPH06125202A (ja) | 誘電体フィルタとその通過帯域幅調整方法 | |
| KR20000039863A (ko) | 일체형 유전체 필터 차폐기 | |
| JP3337016B2 (ja) | 高周波半導体パッケージ | |
| JPH0685511A (ja) | 広帯域結合回路の実装構造 | |
| JPH08237009A (ja) | 回路基板の接続構造 | |
| JPH0897611A (ja) | 高周波伝送線路およびマイクロ波回路 | |
| JP2002009510A (ja) | 高周波回路及びパッケージ | |
| JP2002064310A (ja) | マイクロ波・ミリ波装置 | |
| JPH05183310A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |