JPH08116066A

JPH08116066A - 薄膜半導体装置

Info

Publication number: JPH08116066A
Application number: JP27460194A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野; Takenobu Urazono; 丈展浦園
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-10-12
Filing date: 1994-10-12
Publication date: 1996-05-07

Abstract

(57)【要約】【目的】薄膜トランジスタのゲート構造を改善し低抵
抗化を図ると共に閾値電圧変動を抑制する。【構成】薄膜半導体装置は、半導体薄膜１を活性層と
する薄膜トランジスタ２が絶縁基板３上に集積形成され
ている。薄膜トランジスタ２は金属材料からなるゲート
電極４とＳｉ₃Ｎ₄層５を備えたゲート絶縁膜６とを有
している。このＳｉ₃Ｎ₄層５はゲート電極４と活性層
との間に介在し、金属材料に含まれる不純物のゲッター
として機能する。Ｓｉ₃Ｎ₄層５の上下にはＳｉＯ₂層
７，８が重ねられており、金属ゲート電極４に発生する
応力を緩和する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体薄膜を活性層と
する薄膜トランジスタが絶縁基板上に集積形成された薄
膜半導体装置に関する。より詳しくは、薄膜トランジス
タのゲート構造に関する。

【０００２】

【従来の技術】薄膜半導体装置は、例えばアクティブマ
トリクス型の液晶表示装置（ＬＣＤ）の駆動基板等に好
適であり、現在盛んに開発されている。図９は、ＬＣＤ
に組み込まれる薄膜半導体装置の一例を示す模式的な部
分平面図であり、一画素分のみを表わしている。垂直方
向に伸びる信号ライン１０１と水平方向に伸びるゲート
ライン１０２との交差部に、画素スイッチング用の薄膜
トランジスタ１０３が形成されている。薄膜トランジス
タ１０３のソースＳはコンタクトを介して信号ライン１
０１に電気接続され、ドレインＤは同じくコンタクトホ
ールを介して対応する画素電極１０４に電気接続されて
いる。ソースＳとドレインＤとの間にゲート電極１０５
が設けられている。従来、ゲート電極１０５の材料とし
て多結晶シリコン（ＰＯＬＹＳｉ）を使用していた。
しかしながら、ＰＯＬＹＳｉは燐等の不純物を混入さ
せて抵抗を下げたとしても、精々２５Ω／□が限度であ
る。これより抵抗値を下げる為には、ＰＯＬＹＳｉの
膜厚を増加させるしかない。しかしながら、ＰＯＬＹ
Ｓｉの膜厚を厚くすると、その上部に成膜される層間絶
縁膜のステップカバレッジが悪くなり、多層配線段切れ
の原因になる。

【０００３】ところで、大面積且つ高精細なＬＣＤに組
み込まれる薄膜半導体装置では配線ラインの低抵抗化が
重要な技術となっている。特に、ゲートライン１０２の
部分では、画素スイッチング用の薄膜トランジスタ１０
３を遅延なく動作させる為、低抵抗化が必須である。従
来、ゲートライン１０２はゲート電極１０５と同様に多
結晶シリコンを材料としていたが、ＨＤＴＶ対応等ＬＣ
Ｄの高精細化及び大画面化に伴ない、ゲートライン１０
２の抵抗値を下げる事が必要になってきている。図９に
示した例では、この要求に応えるべくゲートライン１０
２は信号ライン１０１と同様にアルミニウム等の金属材
料から構成されている。この為、多結晶シリコンからな
るゲート電極１０５は一対のコンタクト１０６，１０７
を介して金属からなるゲートライン１０２に電気接続し
ている。しかしながら、通常のＬＳＩと異なりＬＣＤ用
の薄膜半導体装置は画素周りで設計上の制約が多い。従
って、多結晶シリコンからなるゲート電極１０５と金属
からなるゲートライン１０２をコンタクト１０６，１０
７で電気接続する様な橋渡し構造は画素の開口率を犠牲
にする為、ＬＣＤに応用した場合高輝度画面を得る事が
できない。

【０００４】そこで、通常のＬＳＩと同様に、アルミニ
ウム等の金属からなるゲート電極を採用した薄膜トラン
ジスタ構造が開発されており、図１０にその一例を示
す。絶縁基板２０１の上に薄膜トランジスタ２０２が集
積形成されている。薄膜トランジスタ２０２は所定の形
状にパタニング形成された半導体薄膜２０３を活性層と
しており、ＳｉＯ₂からなるゲート絶縁膜２０４を介し
てその上にアルミニウム等からなる金属ゲート電極２０
５がパタニング形成されている。半導体薄膜２０３には
不純物が高濃度に注入されたソース領域Ｓ及びドレイン
領域Ｄが設けられている。両者の間には金属ゲート電極
２０５の直下にチャネル領域Ｃｈが規定される。なおチ
ャネル領域Ｃｈとソース領域Ｓ及びドレイン領域Ｄの間
には不純物が低濃度に注入されたＬＤＤ領域が介在して
いる。かかる構成を有する薄膜トランジスタは第一層間
絶縁膜２０６により被覆されており、その上には信号ラ
イン２０７がパタニング形成されている。この信号ライ
ン２０７は第二層間絶縁膜２０８により被覆されてお
り、その上には画素電極２０９がパタニング形成されて
いる。

【０００５】

【発明が解決しようとする課題】図１０に示した例では
アルミニウム等の金属を用いてゲート電極２０５及びゲ
ートラインの低抵抗化を図っており、例えば０．１Ω／
□程度までシート抵抗を下げる事ができる。しかしなが
ら、アルミニウムの成膜時にはＮａやＫ等アルカリ金属
や重金属の混入汚染が生じる。これらの金属はイオンと
なって薄膜トランジスタ２０２の活性層に向って拡散す
る。この際、金属ゲート電極２０５と半導体薄膜２０３
との間に介在するゲート絶縁膜２０４はＳｉＯ₂で構成
されている為、金属イオンに対するゲッターとしての役
割を果たしていなかった。この為、例えば１０Ｖ以上の
高電圧駆動を行なった場合、薄膜トランジスタの劣化が
進行し、閾値電圧Ｖｔｈ等の変動が生じ電気的な安定性
が損なわれていた。又、半導体薄膜２０２とゲート絶縁
膜２０４との界面は、その上部に位置するゲート電極２
０５に発生する応力の影響を受けやすい。アルミニウム
をゲート電極として使用する場合、ゲート電極２０５と
ゲート絶縁膜２０４との間もしくはゲート絶縁膜２０４
と半導体薄膜２０３との間に応力が発生しやすい。この
様に、金属ゲート電極の膜応力が活性層界面に悪影響を
与え、界面準位が形成されやすい。通常その応力緩和は
困難であり、薄膜トランジスタの閾値電圧変動や電流駆
動能力低下が生じていた。

【０００６】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち本発明は、半
導体薄膜を活性層とする薄膜トランジスタが絶縁基板上
に集積形成された薄膜半導体装置において、該薄膜トラ
ンジスタは金属材料からなるゲート電極と、該ゲート電
極と該活性層との間に介在し該金属材料に含まれる不純
物のゲッターとなるＳｉ₃Ｎ₄層を備えたゲート絶縁膜
とを有する事を特徴とする。好ましくは、前記金属材料
はシリコンを０．５％〜１．０％含有するアルミニウム
である。又好ましくは、前記ゲート絶縁膜は該Ｓｉ₃Ｎ
₄層の上下にＳｉＯ₂層を重ねたＳｉＯ₂／Ｓｉ₃Ｎ₄
／ＳｉＯ₂の三層構造を有している。

【０００７】本発明は特にアクティブマトリクス型液晶
表示装置に応用して好適である。即ち、本発明にかかる
アクティブマトリクス型液晶表示装置は基本的な構成と
して、薄膜トランジスタ及び画素電極が集積形成された
一方の基板と、対向電極を有し所定の間隙を介して該一
方の基板に接合した他方の基板と、該間隙に保持された
液晶とを有している。特徴事項として、該薄膜トランジ
スタは半導体薄膜からなる活性層と、金属材料からなる
ゲート電極と、該活性層と該ゲート電極との間に介在し
該金属材料に含まれる不純物のゲッターとなるＳｉ₃Ｎ
₄層を備えたゲート絶縁膜とを有している。

【０００８】

【作用】本発明によれば、ゲート電極材料としてアルミ
ニウム等の金属を用いている為低抵抗化が可能になる。
アルミニウムに含まれるＮａ等の可動イオンの拡散を抑
える為、ゲート絶縁膜として緻密な構造を有するＳｉ₃
Ｎ₄層を含んでいる。このＳｉ₃Ｎ₄層は可動イオンを
捕捉できゲッターとして機能する。これをゲート絶縁膜
に使用する事により、薄膜トランジスタの閾値電圧Ｖｔ
ｈの安定化が可能になる。又、ゲート絶縁膜として、上
述したＳｉ₃Ｎ₄層の上下にＳｉＯ₂層を重ねた三層構
造を採用している。この三層構造は耐圧性に優れている
他、金属ゲート電極に発生する応力を緩和できる。例え
ば、アルミニウムからなる金属ゲート電極は一般に引張
応力を呈する。Ｓｉ₃Ｎ₄層も引張応力を呈する。これ
に対し、ＳｉＯ₂層は圧縮応力を呈する。この様に、本
発明にかかるゲート構造では各層に発生する引張応力と
圧縮応力が全体として打ち消され、半導体薄膜からなる
活性層に応力が伝達されない。その為格子歪みによる界
面準位の増加が抑えられ、薄膜トランジスタの閾値電圧
変動等をもたらさない。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜半導体装置
の構成を示す模式的な部分断面図である。図示する様
に、本薄膜半導体装置は半導体薄膜１を活性層とする薄
膜トランジスタ２が絶縁基板３上に集積形成されたもの
である。なお本例では半導体薄膜１は多結晶シリコンか
らなり、絶縁基板３は耐熱性に優れた石英からなる。但
し本発明はこれらの材料に限られるものではない事は勿
論である。半導体薄膜１には例えばＮ型の不純物が高濃
度に注入された領域が設けられており、薄膜トランジス
タ２のソースＳ及びドレインＤとなる。ソースＳとドレ
インＤとの間にチャネル領域Ｃｈが規定される。又、チ
ャネル領域ＣｈとソースＳ及びドレインＤとの間に各々
Ｎ型の不純物が低濃度に注入されたＬＤＤ領域が設けら
れている。

【００１０】本発明の特徴事項として薄膜トランジスタ
２は、金属材料からなるゲート電極４と、このゲート電
極４と活性層との間に介在しＳｉ₃Ｎ₄層５を備えたゲ
ート絶縁膜６とを有している。このＳｉ₃Ｎ₄層５はゲ
ート電極４を構成する金属材料に含まれるＮａ可動イオ
ン等不純物のゲッターとして機能する。ゲート電極４を
構成する金属材料としては、例えばシリコンを０．５％
〜１．０％含有したアルミニウム（ＡｌＳｉ）を用いて
いる。又、本実施例ではゲート絶縁膜６として、上述し
たＳｉ₃Ｎ₄層５の上下にＳｉＯ₂層７，８を重ねたＳ
ｉＯ₂／Ｓｉ₃Ｎ₄／ＳｉＯ₂三層構造（ＯＮＯ構造）
を採用している。これらのＳｉＯ₂層７，８はゲート電
極４に発生する内部応力の緩和機能を有している。

【００１１】かかる構成を有する薄膜トランジスタ２は
ＰＳＧ等からなる第一層間絶縁膜９により被覆されてい
る。この上にはＡｌＳｉ等からなる信号配線１０がパタ
ニング形成されている。この信号配線１０は第一層間絶
縁膜９に開口したコンタクトホールを介して薄膜トラン
ジスタ２のソースＳに電気接続している。信号配線１０
は同じくＰＳＧ等からなる第二層間絶縁膜１１により被
覆されている。第二層間絶縁膜１１の上にはＩＴＯ等か
らなる画素電極１２が所定の形状にパタニング形成され
ている。画素電極１２は第二層間絶縁膜１１及び第一層
間絶縁膜９に開口したコンタクトホールを介して薄膜ト
ランジスタ２のドレインＤと電気接続している。第二層
間絶縁膜１１の上にはさらにＰ−ＳｉＮ等からなるパシ
ベーション膜１３が成膜されている。かかる構成を有す
る薄膜半導体装置は、例えばアクティブマトリクス型Ｌ
ＣＤに駆動基板として組み込まれる。

【００１２】図２は、図１に示したゲート構造の特徴を
端的に表わした模式図である。本薄膜半導体装置を大面
積ＬＣＤに組み込んだ場合、１０Ｖ以上の高電圧駆動が
行なわれる。これに対処する為、高耐圧のＯＮＯ構造を
ゲート絶縁膜６に採用している。又、大面積ＬＣＤに対
応する為には、ゲート電極４の低抵抗化が必須であり、
ＡｌＳｉをゲート電極材料として採用している。本発明
ではＡｌＳｉゲート電極とＯＮＯ構造のゲート絶縁膜と
を組み合わせる事により、Ｎａ等の可動イオンの拡散を
抑制している。又、ＡｌＳｉゲート電極の膜応力をゲー
ト絶縁膜で吸収させている。これにより、薄膜トランジ
スタの信頼性が確保できる。Ｎａ等の可動イオンはＳｉ
₃Ｎ₄層５で捕捉可能であり、これをゲート絶縁膜に使
用する事で薄膜トランジスタの閾値電圧安定化が図れ
る。

【００１３】図３は、Ｓｉ₃Ｎ₄層５のゲッター作用を
表わした模式図である。ＡｌＳｉゲート電極４の成膜時
等に混入するＮａ等の可動イオンはＳｉＯ₂層７を拡散
するが、Ｓｉ₃Ｎ₄層５により捕捉され、Ｖｔｈの安定
化が可能になる。Ｖｔｈの変動に関しては、特に活性層
となるＰＯＬＹＳｉ等半導体薄膜１に近いＳｉＯ₂層
８の界面電荷が支配的である。本発明におけるＳｉ₃Ｎ
₄層５はこの界面から離れている為、捕捉された可動イ
オンは活性層に近いＳｉＯ₂層８の界面に到達する事は
ない。この為、Ｖｔｈの変動は生じない。

【００１４】図４はＯＮＯ構造を有するゲート絶縁膜６
の応力緩和作用を表わす模式図である。ＡｌＳｉゲート
電極４には引張応力が発生する。又Ｓｉ₃Ｎ₄層５にも
引張応力が生じる。これに対し、ＳｉＯ₂層７，８には
圧縮応力が生じている。これらの引張応力と圧縮応力は
互いに相殺され、ゲート構造全体としての膜応力が大幅
に緩和されている。従って、ゲート構造の下部に位置す
る活性層に応力として伝達されない。この為、格子歪み
による界面準位の増加は抑制できる。この結果、ＰＯＬ
ＹＳｉからなる半導体薄膜１とＳｉＯ₂層８との間の
界面における電荷の蓄積がなくなる。

【００１５】次に、本発明にかかるゲート構造と従来の
ゲート構造の特性を比較した。以下の表１はゲート耐圧
を比較したものである。ＳｉＯ₂の単層からなる従来ゲ
ート構造ではゲート耐圧が２０Ｖ程度である。なおＳｉ
Ｏ₂層の厚みは１２０nmに設定した。これに対しＯＮＯ
三層構造のゲート絶縁膜を採用した本発明では、耐圧は
４０Ｖである。なお、対比を正確に行なう為、ＯＮＯ三
層構造の全体厚みは１２０nmに設定した。

【表１】

【００１６】次に、ゲート電極のシート抵抗値を比較し
た。その結果を以下の表２に示す。ＰＯＬＹＳｉから
なる従来のゲート電極は、その抵抗値が２５Ω／□程度
である。なお、ゲート電極の膜厚は４００nmに設定して
ある。これに対し、ＡｌＳｉからなる本発明のゲート電
極は、その抵抗値が０．１Ω／□程度である。なお、そ
の膜厚は３００nmに設定した。

【表２】

【００１７】高温バイアス試験を行なって閾値電圧Ｖｔ
ｈの変動を測定した。この高温バイアス試験（ＢＴ試
験）はソース及びドレインを接地し、ゲート電極に１５
Ｖのストレスを印加した状態で２００℃の雰囲気下に３
０分放置した。ゲート電極としてＡｌＳｉを採用しゲー
ト絶縁膜として１２０nmの厚みのＳｉＯ₂を採用した従
来構造では、Ｖｔｈが３Ｖ程度変動した。これに対し、
ゲート電極としてＡｌＳｉを採用しゲート絶縁膜として
総厚１２０nmのＯＮＯ構造を採用した本発明の場合、閾
値電圧Ｖｔｈは０．１Ｖ程度しか変動しない。

【表３】

【００１８】次に図５〜図７を参照して、図１に示した
薄膜半導体装置の製造方法を詳細に説明する。先ず図５
の工程（Ａ）で石英基板３を用意する。次に工程（Ｂ）
で石英基板３の上に、半導体薄膜１を成膜する。本例で
はＬＰＣＶＤ法によりＰＯＬＹＳｉを成膜した。これ
を薄膜トランジスタの活性層となる様に所定の形状にパ
タニングした。続いて工程（Ｃ）で、半導体薄膜１の表
面を熱酸化しＳｉＯ₂層８を形成した。その上にＬＰＣ
ＶＤ法でＳｉ₃Ｎ₄層５を成膜した。さらに、このＳｉ
₃Ｎ₄層５の表面を熱酸化してＳｉＯ₂層７を形成し
た。次に工程（Ｄ）で、上述した三層の絶縁膜をドライ
エッチングによりパタニングし、ＯＮＯ構造のゲート絶
縁膜６に加工した。続いて工程（Ｅ）で、ゲート絶縁膜
６の上にｎ−拡散用のレジスト２１をパタニング形成し
た。

【００１９】図６の工程（Ｆ）に移り、レジスト２１を
マスクとしてｎ型の不純物を比較的低濃度でイオン注入
した。次に工程（Ｇ）で、使用済みとなったレジスト２
１に代え一回り大きなパタンを有するレジスト２２を形
成した。さらに、これをマスクとしてセルフアライメン
トでｎ型の不純物を高濃度でイオン注入した。これによ
り、半導体薄膜１にソースＳ及びドレインＤが形成され
る。又両者の間にチャネル領域Ｃｈが規定される。なお
チャネル領域ＣｈとソースＳ及びドレインＤとの間に
は、先に注入した低濃度不純物領域が残されており、Ｌ
ＤＤ領域となる。この後、１０００℃程度で熱アニール
を行ない、ソースＳ及びドレインＤに注入された不純物
を活性化する。工程（Ｈ）に移り、石英基板２の上にス
パッタ法でＡｌＳｉを成膜し、所定の形状にパタニング
してゲート電極４に加工する。これにより、薄膜トラン
ジスタ２の基本構造が得られる。なお本実施例ではゲー
ト電極４を構成する金属材料としてＡｌＳｉを使用した
が、本発明はこれに限られるものではない。金属材料と
しては、例えばＭｏ，ＭｏＳｉ，Ａｌ，Ｔｉ，ＴｉＳ
ｉ，ＭｏＴａ，Ｔａ，ＴａＳｉ，Ｗ，ＷＳｉ，Ｎｉ，Ｎ
ｉＣｒ，ＣｏＳｉ，Ｃｏ，ＩＴＯ等を使用する事ができ
る。工程（Ｉ）に進み、薄膜トランジスタ２を第一層間
絶縁膜９で被覆した。本例ではＣＶＤ法によりＰＳＧを
堆積して第一層間絶縁膜９とした。続いて工程（Ｊ）で
第一層間絶縁膜９に薄膜トランジスタ２のソースＳに連
通するコンタクトホールを開口した。続いて金属アルミ
ニウムを成膜し、所定の形状にパタニングして信号配線
１０に加工した。

【００２０】次に図７の工程（Ｋ）に進み、第一層間絶
縁膜９に重ねて第二層間絶縁膜１１を成膜した。本例で
はＰＳＧをＣＶＤ法で堆積した。次に工程（Ｌ）で、第
二層間絶縁膜１１の上にパシベーション膜１３をパタニ
ング形成した。本例ではプラズマＣＶＤ法によりＰ−Ｓ
ｉＮを成膜してパシベーション膜１３とした。続いて、
基板加熱を行ない、第一層間絶縁膜９及び第二層間絶縁
膜１１に吸蔵されていた水素を拡散させ、半導体薄膜１
に導入した。所謂水素化処理を行ない、薄膜トランジス
タ２の電気特性を改善した。なお、パシベーション膜１
３は水素の上方拡散を防止するキャップ膜としても機能
する。続いて工程（Ｍ）に進み、第二層間絶縁膜１１及
び第一層間絶縁膜９を選択的にウェットエッチングし、
薄膜トランジスタ２のドレインＤに連通するコンタクト
ホールを開口した。最後に工程（Ｎ）でスパッタ法によ
りＩＴＯを成膜した。これを所定の形状にパタニングし
てゲート電極１２に加工した。

【００２１】最後に図８は本発明にかかる薄膜半導体装
置を駆動基板として用いたアクティブマトリクス型液晶
表示装置の一例を示す模式的な斜視図である。図示する
様に、液晶表示装置は駆動基板５１と対向基板５２と両
者の間に保持された液晶５３とを備えたパネル構造を有
する。駆動基板５１には画素アレイ部５４と駆動回路部
とが集積形成されている。駆動回路部は垂直駆動回路５
５と水平駆動回路５６とに分かれている。画素アレイ部
５４は行列状に交差配列したゲートライン５７と信号ラ
イン５８を含んでいる。両ラインの交差部に薄膜トラン
ジスタ５９が集積形成される。又、対応する画素電極６
０も集積形成される。これら薄膜トランジスタ５９や画
素電極６０の具体的構成は図１に示した通りである。駆
動基板５１の周辺部上端には外部接続用の端子６１が形
成されている。端子６１は配線６２を介して垂直駆動回
路５５及び水平駆動回路５６に接続している。なお、図
示しないが対向基板５２の内表面には対向電極が形成さ
れている。

【００２２】

【発明の効果】以上説明した様に、本発明によれば、半
導体薄膜を活性層とする薄膜トランジスタが絶縁基板上
に集積形成された薄膜半導体装置において、薄膜トラン
ジスタは金属材料からなるゲート電極とＳｉ₃Ｎ₄層を
備えたゲート絶縁膜とを有する事を特徴とする。ゲート
電極として金属材料を用いた為低抵抗化が可能になり薄
膜トランジスタの動作特性が改善できるという効果があ
る。又、ゲート絶縁膜に含まれるＳｉ₃Ｎ₄層はＮａ等
可動イオンのゲッターとして機能する為、１０Ｖ以上の
高電圧駆動時薄膜トランジスタ特性の安定化が確保でき
るという効果がある。又、ゲート絶縁膜としてＳｉ₃Ｎ
₄層を上下からＳｉＯ₂層で挟んだ三層構造を採用する
事により、ゲート耐圧を改善できるという効果がある。
又、この三層構造により金属ゲート電極に発生した内部
応力を吸収できるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の基本的な構成
を示す模式的な断面図である。

【図２】図１に示した薄膜半導体装置に採用されるゲー
ト構造の特徴を端的に示した模式図である。

【図３】ゲート構造のゲッター機能を説明する為の模式
図である。

【図４】ゲート構造の応力吸収機能を説明する為の模式
図である。

【図５】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。

【図６】同じく製造方法を示す工程図である。

【図７】同じく製造方法を示す工程図である。

【図８】本発明にかかる薄膜半導体装置を駆動基板とし
て組み込んだアクティブマトリクス型液晶表示装置の一
例を示す模式的な斜視図である。

【図９】従来の薄膜半導体装置の一例を示す部分平面図
である。

【図１０】従来の薄膜半導体装置の他の例を示す模式的
な部分断面図である。

【符号の説明】

１半導体薄膜２薄膜トランジスタ３絶縁基板４ゲート電極５Ｓｉ₃Ｎ₄層６ゲート絶縁膜７ＳｉＯ₂層８ＳｉＯ₂層９第一層間絶縁膜１０信号配線１１第二層間絶縁膜１２画素電極１３パシベーション膜

Claims

【特許請求の範囲】

【請求項１】半導体薄膜を活性層とする薄膜トランジ
スタが絶縁基板上に集積形成された薄膜半導体装置であ
って、該薄膜トランジスタは、金属材料からなるゲート電極
と、該ゲート電極と該活性層との間に介在し該金属材料
に含まれる不純物のゲッターとなるＳｉ₃Ｎ₄層を備え
たゲート絶縁膜とを有する事を特徴とする薄膜半導体装
置。
【請求項２】前記金属材料はシリコンを０．５％〜
１．０％含有するアルミニウムである事を特徴とする請
求項１記載の薄膜半導体装置。
【請求項３】前記ゲート絶縁膜は該Ｓｉ₃Ｎ₄層の上
下にＳｉＯ₂層を重ねたＳｉＯ₂／Ｓｉ₃Ｎ₄／ＳｉＯ
₂三層構造を有する事を特徴とする請求項１記載の薄膜
半導体装置。
【請求項４】薄膜トランジスタ及び画素電極が集積形
成された一方の基板と、対向電極を有し所定の間隙を介
して該一方の基板に接合した他方の基板と、該間隙に保
持された液晶とを有するアクティブマトリクス型液晶表
示装置であって、該薄膜トランジスタは、半導体薄膜からなる活性層と、
金属材料からなるゲート電極と、該活性層と該ゲート電
極との間に介在し該金属材料に含まれる不純物のゲッタ
ーとなるＳｉ₃Ｎ₄層を備えたゲート絶縁膜とを有する
事を特徴とするアクティブマトリクス型液晶表示装置。