JPH08111772A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 画像再生時の画像処理により生じた主走査ラ
イン単位での遅延を適正に補正することができる画像処
理装置を提供する。 【構成】 ＣＣＤ入力部１よりの画像を処理する場合に
は、制御信号生成回路８にＣＣＤの読取る原稿の原稿有
効区間信号の有効期間外の領域においても各制御信号が
出力され続けるようにしておくことにより、追加制御信
号生成回路９を用いなくても、画像遅延補正を行うこと
が可能である。画像再生出力時には、画像データ伸長回
路１６は原稿有効区間信号の有効期間内でしか制御信号
群を生成できないため、追加制御信号生成回路９が不可
欠である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置に関するも
のである。

【０００２】さらに詳述すれば本発明は、例えば、光磁
気ディスク等の媒体に一旦蓄積記憶しておいた画像デー
タを再生し、画像処理を施して再度媒体に記憶し、さら
に別の装置に転送するのに好適な、画像処理装置に関す
る。

【０００３】

【従来の技術】従来より、原稿画像をＣＣＤ等のリニア
・センサを用いて読取り、Ａ／Ｄ変換器でデジタル化
し、画像処理を施した後、２値化して光磁気ディスク等
の媒体に蓄積記憶し、必要に応じて再生し、表示あるい
はプリント・アウトする電子ファイル装置が実用化され
ている。

【０００４】電子ファイル装置においては、画質向上等
を図るために、デジタル化後の多値信号さらには２値化
後の白／黒２レベルの２値信号において、デジタル画像
処理を施すのが一般的である。そして、これらの多くの
処理は、注目画素の周囲画素を参照する２次元デジタル
・フィルタを構成し、さらに処理の高速化を図るため
に、画素クロックに同期したハードウェアによる逐次処
理で行うのが常である。

【０００５】以上のように、２次元デジタル・フィルタ
を用いて画像処理を行った場合には、処理後の画素出力
に対して、画素クロックおよび主走査ライン単位の遅延
が生じる（例えば、５×５画素の２次元デジタル・フィ
ルタを用いて中心の画素の処理を行った場合には、２画
素クロック分および２主走査ライン分の遅延が生じ
る）。

【０００６】かかる遅延（特に主走査ライン側の遅れ）
は通常ごく僅かであるため、従来これを無視してしまう
か、あるいはスキャナの読取り時に複雑な画像処理を行
い、無視できない程の遅延量が生じた場合には、あらか
じめ原稿を読取る際に物理的に補正することが行われて
いた。あるいはスキャナのＣＣＤ駆動時には、水平同期
信号や有効画素区間信号が通例フリーラン状態で出力さ
れている期間（すなわち、原稿有効区間信号が無効であ
る期間）においても、前述の制御信号が出力され続けて
いるため、これらを用いて出力画素の必要な主走査ライ
ン分の遅延処理（すなわち、原稿有効区間信号自身を、
出力画素信号が遅延したライン数に等しいライン数分だ
け遅延処理させること）を行うことは容易に可能であっ
た。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来例では、光磁気ディスク等の媒体あるいはメモリ内に
一旦に読込んだ画像データを、再生出力する際に、前述
のような２次元デジタル・フィルタを介して画像処理を
行い、主走査ライン単位の遅延が生じた場合には、再生
側デバイス（例えば、画像データ伸長デバイス等）が出
力する水平同期信号や有効画素ライン信号等の、主走査
ライン側の遅延の補正に必要な制御信号が、原稿有効区
間信号の有効区間に包含されている（すなわち、その有
効期間外では出力されない）ため、前述の遅延補正を行
うことは不可能であった。

【０００８】よって本発明の第１の目的は、画像再生時
の画像処理により生じた主走査ライン単位での遅延を適
正に補正することができる画像処理装置を提供すること
にある。

【０００９】また本発明の第２の目的は、画像遅延を生
じる画像処理部が不要とされる場合には、その画像処理
部をバイパスさせることを可能とした画像処理装置を提
供することにある。

【００１０】

【課題を解決するための手段】かかる第１の目的を達成
するために、本発明は、画素クロックに同期して逐次処
理により画像処理を行う画像処理装置において、入力さ
れた原稿有効区間信号内に包含された、必要なタイミン
グ制御信号を、該原稿有効区間信号の終了後においても
付加出力する補正手段と、前記補正手段により生成した
補正制御信号群を用いて、画像処理を行うことによって
生じた画像信号の主走査ライン単位での遅延分を補正す
る手段とを具備したものである。

【００１１】また、第２の目的を達成するために、所定
の画像処理手段による画像処理が必要な場合には、当該
画像処理手段を有効とし、他方、画像処理が不要な場合
には、当該画像処理手段を無効とするか、あるいは当該
画像処理手段自体への信号供給を迂回する選択手段をさ
らに設ける。

【００１２】

【作用】本発明の上記構成によれば、画素信号の主走査
ライン側の補正に必要な水平同期信号や有効画素ライン
信号等のタイミングを、それらの信号が前段のデバイス
より出力されている期間（すなわち、原稿有効区間信号
の有効期間）内に記憶し、原稿有効区間信号が終了した
後も前述の記憶したタイミングに基づいてそれらの信号
を再現し必要区間出力する機能を設けることで、次段の
デバイスの画素信号の主走査ライン側の補正に必要な各
タイミング信号を確保すると共に、必要であればこれら
を用いて自身の画像処理による生じた出力画素の遅延を
補正するために、原稿有効区間信号に主走査ライン単位
での遅延をかけ、次段に出力することで画像再生時の画
像処理により生じた主走査ライン単位での遅延補正が可
能となる。

【００１３】また原稿の読取り時に、後処理の画像処理
で生じる画像の主走査ライン単位の遅延分を考慮した原
稿区間信号を予め生成しておき、画像遅延を生じる画像
処理部が不要とされる場合には、それをバイパスさせる
手段を設けることで、同様の効果を持たせることができ
る。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１５】実施例１ 図１は、本発明の第１の実施例による回路構成を示すブ
ロック図である。本図において、１は原稿画像を光電変
換するＣＣＤと、その出力を所定のレベルに増幅する増
幅器とで構成されるＣＣＤ入力部である。ＣＣＤ入力部
１で生成したアナログ画像信号は、Ａ／Ｄ（アナログ・
デジタル）変換器２により８ビットのデジタル信号列に
変換され、画像処理部（１）３によりシェーディング補
正処理・ガンマ補正処理および画像輪郭（エッジ）強調
処理等の必要な画質改善処理が施される。

【００１６】画質改善処理を施された画像信号は次に、
デジタル・コンパレータ等で構成される２値化回路４に
より白・黒レベルの２値化信号に変換される。２値化さ
れた画像信号は入力画像切換回路５を経て、画像処理部
（２）６より、孤立点除去（ゴミ画素除去）処理等の画
質改善・圧縮率向上処理を施される。ただし、画像入力
時（原稿読取り時）は画像処理部（２）６内の画枠処理
フィルタはＯＦＦ状態とし、ＣＣＤ入力部１で読取った
画像信号をそのまま何も加工せずに次段へ送る。

【００１７】以上の各処理時には、各々の回路を駆動す
るための制御信号群はＣＣＤ入力部１を駆動するための
制御信号生成回路８より供給されており、追加制御信号
生成回路９により、原稿有効区間信号（バーＩＰＡＧ
Ｅ）終了後、必要ライン分各制御信号が追加出力され、
これを用いて画像遅延補正回路７は、原稿有効区間信号
（バーＩＰＡＧＥ）を遅延補正して補正原稿有効区間信
号（バーＣＲＣ・ＩＰＡＧＥ）を作成し、次段以後に供
給する。

【００１８】以上の処理を施された２値画像信号の一方
は、画像データ圧縮回路１０により画像圧縮（符号化）
が施され、圧縮画像データ転送コントロール回路１１の
制御下で、圧縮画像データ一時記憶メモリ１２を経て光
磁気ディスク装置１０内の媒体上に蓄積記憶される。

【００１９】また２値画像信号のもう一方は、表示／出
力インタフェース回路１４を経てＬＣＤ（液晶表示装
置）１５にリアル・タイム・モニタ画像として表示され
る。

【００２０】一方、光磁気装置１３内の媒体上に蓄積記
憶された画像の再生出力処理時には、圧縮画像転送コン
トロール回路１１の制御の下で光磁気ディスク装置１３
から読み出された原稿１枚分の圧縮画像データは、一時
的に圧縮画像データ時記憶メモリ１２に一旦記憶された
後、画像データ伸長回路１６により、元の２値画像信号
に復号され、入力切換回路５を経て再び画像処理部
（２）６に入力される。

【００２１】画像処理部（２）６においては、画質向上
のための孤立点除去（ゴミ画素除去）処理や、必要な場
合には画枠処理フィルタをＯＮ状態として画枠付加処理
を行う。

【００２２】画像再生時には、各々の回路を駆動するた
めの制御信号群は画像データ伸長回路１６より供給さ
れ、追加制御信号生成回路９により、原稿有効区間信号
（バーＩＰＡＧＥ）終了後、必要ライン分各制御信号が
追加出力され、これを用いて、画像遅延補正回路７は、
原稿有効区間信号（バーＩＰＡＧＥ）を遅延補正して補
正原稿有効区間信号（バーＣＲＣ・ＩＰＡＧＥ）を作成
し、次段以後に供給する。

【００２３】先のＣＣＤ入力部１よりの画像を処理する
場合には、制御信号生成回路８にＣＣＤの読取る原稿の
原稿有効区間信号（バーＩＰＡＧＥ）の有効期間外の領
域においても各制御信号が出力され続けるように設計し
ておけば、追加制御信号生成回路９を用いなくても、画
像遅延補正を行うことが可能である。しかし、画像再生
出力時には、画像データ伸長回路１６は原稿有効区間信
号（バーＩＰＡＧＥ）の有効期間内でしか制御信号群を
生成できないため、追加制御信号生成回路９が不可欠で
ある。

【００２４】以上の処理を施された２値画像信号は、表
示／出力インタフェース回路１４を経て、ＬＣＤ（液晶
表示装置）１５上に可視画像として表示され、また必要
に応じてＬＢＰ（レーザビームプリンタ）装置１７によ
りプリント出力される。

【００２５】図２および図３は、本実施例の回路構成の
詳細を示すブロック図である。以下、この回路ブロック
の動作を具体的に説明する。

【００２６】まず、原稿先端エッジ検知回路２７は原稿
有効区間信号（バーＩＰＡＧＥ）の先端エッジを検知し
て垂直同期パルス（バーＩＶＨＳＹＮＣ）を発生し、こ
れにより３個の１６ビットＦＦ（フリップ・フロップ）
２８ａ〜２８ｃを＄ＦＦＦＦ（＄は１６進数を表す）に
プリセットし、不用意に補正水平同期信号（バーＣＲＣ
・ＩＨＳＹＮＣ）および補正有効画素区間信号（バーＣ
ＲＣ・ＩＡＶＡ）が有効にならないようにする。

【００２７】次に、原稿有効区間信号（バーＩＰＡＧ
Ｅ）が有効になると、同時に、水平同期信号（バーＩＨ
ＳＹＮＣ）および有効画素区間信号（バーＩＡＶＡ）が
出力されるので、第１水平同期パルス検出回路２０およ
び第２水平同期パルス検出回路２１により、第１番目と
第２番目の水平同期信号である第１水平同期パルス（バ
ー１ｓｔＳＨ）と第２水平同期パルス（バー２ｎｄＳ
Ｈ）を抽出し、１６ビット・カウンタ２３および１６ビ
ットＤ型ＦＦ２８ａを用いて両パルスの間の画素クロッ
ク（ＩＣＬＫ）数をカウントし記憶しておく。

【００２８】また一方で、ネガ・ポジ両エッジ検出回路
２４により、有効画素区間信号（バーＩＡＶＡ）の立下
りおよび立上りエッジを抽出し、さらに第１エッジ検出
回路２５および第２エッジ検出回路２６により第１エッ
ジパルス（第１番目の有効画素区間信号（バーＩＡＶ
Ａ）の立下りエッジに同期したパルス）および第２エッ
ジパルス（第１番目の有効画素区間信号（バーＩＡＶ
Ａ）の立上りエッジに同期したパルス）を抽出し、１６
ビット・カウンタ２３および２個の１６ビットＤ−ＦＦ
２８ｂ，２８ｃを用いて、各々のパルスの発生位置の画
素クロック（ＩＣＬＫ）数をカウント記憶しておく。

【００２９】以上説明してきた原稿有効区間信号（バー
ＩＰＡＧＥ）の第１ラインでの各信号のエッジ位置の記
憶が終了すると、それ以後は、１６ビット・カウンタ２
３はフリーラン動作を開始して、３個の１６ビットＤ−
ＦＦ２８ａ〜２８ｃに記憶されたカウント値と、３個の
１６ビット・デジタルコンパレータ２９ａ〜２９ｃを比
較し、両者の一致信号を用いることで、原稿有効区間信
号（バーＩＰＡＧＥ）が終了し、水平同期信号（バーＩ
ＨＳＹＮＣ）および有効画素区間信号（バーＩＡＶＡ）
の入力が跡絶えた後も、各々を補正水平同期信号（バー
ＣＲＣ・ＩＨＳＹＮＣ）および補正有効画素区間信号
（バーＣＲＣ・ＩＡＶＡ）として出力させ続けることが
可能である。

【００３０】３０は、補正水平同期信号（バーＣＲＣ・
ＩＨＳＹＮＣ）が第１ライン目より出力されるようにす
るため、第１水平同期パルス（バー１ｓｔＳＨ）と第２
水平同期パルス（バー２ｎｄＳＨ）も含めて出力させる
論理和ゲートである。

【００３１】３１は、２個のコンパレータ２９ｂ，２９
ｃの一致パルスより補正有効画素区間信号（バーＣＲＣ
・ＩＡＶＡ）を生成するためのセット／リセット型ＦＦ
であり、３２ａおよび３２ｂは各々の出力信号を画素ク
ロックに再同期させるためのＤ型ＦＦである。以上によ
り生成された各補正出力信号（バーＣＲＣ・ＩＨＳＹＮ
Ｃ／バーＣＲＣ・ＩＡＶＡ）と、元々前段より入力され
た制御信号（バーＩＨＳＹＮＣ／バーＩＡＶＡ）を若干
の画素クロック分のズレを補正した後に合成すること
で、原稿有効区間信号（バーＩＰＡＧＥ）の先頭ライン
よりその終了後の任意の時点まで連続した信号群を、次
段に供給することが可能となる。

【００３２】図４は、追加制御信号生成回路９により生
成した追加分を含む水平同期信号（バーＩＨＳＹＮＣ
ａ）を用いて、１ライン分の画像遅延の補正のために、
原稿有効区間信号（バーＩＰＡＧＥ）を１ライン分だけ
遅延させる例を示す。

【００３３】なお、図６は本発明を適用した画像処理装
置が取扱う画像信号（５画素×ｎライン）の例を示す図
である。

【００３４】以上説明したように、第１の実施例におい
ては、追加制御信号生成回路と画像遅延補正回路を用い
ることにより、光磁気ディスク装置等より再生した画像
信号に対しても、２次元画像フィルタを用いて画像処理
を行った結果生じる画像の主走査ライン単位での補正が
可能となる。

【００３５】これにより、光磁気ディスク装置等に一旦
蓄積記憶させた画像データを再生させ、画像編集した
り、画像の圧縮符号化方式を変更したりする目的で画像
処理信号を複数回、同一画像処理用２次元デジタル・フ
ィルタ回路を通過させた場合にも、原稿画像の欠落が生
じない画像処理を構成することが可能となる。

【００３６】実施例２ 図５は、本発明の第２の実施例の回路構成を示すブロッ
ク図である。本図において、図１と同一の番号を付した
構成要素は、図１と同一の機能を有する。また本実施例
の全体的動作も第１実施例とほぼ似ているので、以下に
第２の実施例の特長的な部分についてのみ説明する。

【００３７】３ａはＣＣＤ入力部１が読取った画像デー
タに対して、シェーディング補正処理・ガンマ補正処理
および画像輪郭（エッジ）強調処理等の必要な画質改善
処理を施す。これらの画像処理を行うのは第１の実施例
と同様であるが、ここではＣＣＤを駆動する制御信号が
前述のように原稿有効区間（バーＩＰＡＧＥ）以外でも
連続出力可能であることを利用し、同時に画像処理によ
り生じた画像信号の遅延補正を行うように構成してあ
る。

【００３８】５ａは入力画像切換回路であるが、第１の
実施例のものに加えて、表示／出力／転送インタフェー
ス回路１４ａからの２値化画像データを入力可能とする
ように構成してある。１９はＣＣＤ入力部が読取った画
像データまたは／および光磁気ディスク装置からの再生
出力された画像データを、原稿１枚分一時記憶するため
の表示／出力画像グラフィック・ビデオＲＡＭである。
１４ａも第１の実施例と同様の表示／出力／転送インタ
フェース回路であるが、表示／出力画像グラフィック・
ビデオＲＡＭ１９内に一時記憶されている２値画像デー
タを、画素クロックに同期したシリアル信号として入力
画像切換回路５ａを介して再処理可能とするように構成
されている。

【００３９】６ａは孤立点除去、画枠処理等の２値画像
に対して２次元フィルタを用いて画像処理を行う画像処
理部（２）であるが、第１の実施例とは異なり、画像処
理により生じた主走査ライン分の遅延を補正せずに、画
像の遅延分だけ原稿有効区間信号（バーＩＰＡＧＥ）の
先頭部分の有効画素信号（バーＡＩＶＡ）を無効とする
処理を行うように構成されている。したがって、本実施
例においては画像処理部（２）を通した場合には、ライ
ン遅延分だけ次段に送られる原稿長さが短くなることに
なる。

【００４０】１８ａおよび１８ｂは画像信号切換回路で
あり、上記の画像処理が不要な場合には、画像処理部
（２）６ａをバイパスさせる機能を有する。

【００４１】本実施例においては、ＣＣＤ入力部で画像
を読取る際に、予め画像処理部（２）６ａで生じる画像
遅延分を考慮して原稿有効区間信号（バーＩＰＡＧＥ）
を生成しておき、画像処理部（２）６ａは必要な時に一
回だけ通過させる。また、２値画像処理が不要な場合、
例えば光磁気ディスク装置より画像を一旦表示／出力画
像グラフィック・ビデオＲＡＭ１９内に読み出して画像
編集し、再度光磁気ディスク内に記録するなどの場合に
は、画像切換回路１８ａ，１８ｂを用いて処理中の画像
信号をバイパスさせ、画像処理部（２）６を通過するこ
とにより、無用な画像遅延が発生するのを防止すること
ができる。

【００４２】以上述べた第２の実施例においては、ＣＣ
Ｄ入力部での読取り時に後処理で生じる画像遅延分を考
慮した原稿区間信号を予め生成しておき、不要時には２
次元デジタル・フィルタ回路をバイパスさせる機能を設
けることで、第１の実施例と同等の機能を実現すること
が可能となる。

【００４３】

【発明の効果】以上説明したとおり本発明によれば、画
像再生時の画像処理により生じた主走査ライン単位での
遅延を適正に補正することができる画像処理装置を得る
ことができる。

【００４４】また、画像遅延を生じる画像処理部が不要
とされる場合には、その画像処理部をバイパスさせるこ
とを可能とした画像処理装置を得ることもできる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における回路構成を示す
ブロック図である。

【図２】第１の実施例の回路構成の詳細を示すブロック
図である。

【図３】第１の実施例の回路構成の詳細を示すブロック
図である。

【図４】遅延補正用制御信号を用いて補正原稿有効区間
信号を生成した例を示す図である。

【図５】本発明の第２の実施例の回路構成を示すブロッ
ク図である。

【図６】本発明を適用した画像処理装置が取扱う画像信
号（５画素×ｎライン）の例を示す図である。

【符号の説明】

６，６ａ 画像処理部（２） ７ 画像遅延補正回路 ９ 追加制御信号生成回路 １８ａ，１９ａ 画像信号をバイパスさせるための信号
切換回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 5/20 Ｇ０６Ｆ 15/68 ４００ Ｊ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画素クロックに同期して逐次処理により
   画像処理を行う画像処理装置において、 入力された原稿有効区間信号内に包含された、必要なタ
   イミング制御信号を、該原稿有効区間信号の終了後にお
   いても付加出力する補正手段と、 前記補正手段により生成した補正制御信号群を用いて、
   画像処理を行うことによって生じた画像信号の主走査ラ
   イン単位での遅延分を補正する手段とを具備したことを
   特徴とする画像処理装置。
2. 【請求項２】 請求項１において、所定の画像処理手段
   による画像処理が必要な場合には、当該画像処理手段を
   有効とし、他方、画像処理が不要な場合には、当該画像
   処理手段を無効とするか、あるいは当該画像処理手段自
   体への信号供給を迂回する選択手段をさらに設けたこと
   を特徴とする画像処理装置。