JPH02107061A - 画像信号処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、階ｆＡ画像を含む画像情報を縮小変換し２實
再生する画像信号処理方法に関するものである。

従来の技術 近年事務処理の機械化や画像通信の急速な普及に伴って
、従来の白黒２値原稿のほかて１階調画像や印刷画像の
高品質な２値画像再現の要申が高まってきている。

特に、印刷画像のような網点画像の２値画像による擬似
階調再現は、従来のデイザ法でけデイザマトリックスの
周期と網点周期との相互干渉によりモアレ模様を発生し
再生画像を劣化させるため、誤差拡散法のようなランダ
ムデイザ法が用いられる。しかしながら網点画像を縮小
処理した入力画像を誤差拡散法で２端再生してもモアレ
模様が発生し画像を劣化させる。

そして、従来の縮小法は原画データを単純に間引く単純
間引き方法が主流であった。

発明が解決しようとする課題 上記縮小法は簡単なアルゴリズムで構成できるためハー
ドウェアの演算回路が高速化できる反面。

変換データの歪みが大きい欠点がある。即ち、画素を周
期的に単純に間引くため網点の周期との干渉と網点の面
積誤差とによりモアレ模様の発生原因となる。而も、前
記誤差は縮小率が大きいほど大きくなるためモアレ抑制
効果の大きいランダムデイザ法の２匝化再生でも対応で
きずモアレ模様のある再生画像となる。

本発明は、上記課題を解決するもので、任意縮小率にお
ける縮小される画素を隣接画素に反映することによって
変換データの誤差を小キくシてモアレ抑制をし、且つ誤
差拡散法等の２１値化処理によって高品位な再生画像が
得られる画信号処理方法を提供するものである。

課題を解決するための手段 本発明は、走査線密度１本／　ｎ＋ｎ＋の入力画像信号
を走査線密度ｍ本／ｍｍの画像信号に縮小変換し２噴化
する際に、任意縮小率に応じて縮小される画素と縮小さ
れない隣接画素とを加算平均した隣接画素を出力して変
換誤差を小さくする走査線密度変換した後２１値化する
ことにより、上記目的を達成するものである。

作　　　　用 本発明は上記方法により、印刷物等の網点画像の任意縮
小率に応じて縮小変換データの誤差を小さくすることに
より網点の面積誤差を小さくしてモアレ抑制をし、且つ
誤差拡散法等の２値化処理によって高品位な再生＃Ｉ像
が得られる画信号処理方法を可能としたものである。

実施例 第１図は本発明の一実施例における画像信号処理方法を
実現するだめの一連の系を示したブロック構成である。

第１図において、１０１は画像信号読み取り部。

１０２は縮小処理部、１０３は擬似中間調処理部、１０
４は記録部である。

文書画像は画像信号読み取り部１０１でＣＣＤ等のライ
ンセンサを走査することにより主、副走査とも線密度１
本／柵で読みとられた信号を縮小処理部１０２に入力し
、任意に設定された縮小率に応じて縮小処理する。更に
前記縮小処理された画像信号を擬似中間調処理部１０３
に入力し２曜化を行い記録部１０４に表示又は記録する
。第２図は、縮小処理部１０２の詳細ブロック構成図で
ある。２０１は画像信号入力端子、２０２は主走査指定
縮小率入力端子、２０３は副走査指定縮小率入力端子、
２０４は主走査画素縮小手段、２０５は副走画素縮小手
段、２０６は画像信号出力端子、２０７はタイミング発
生手段である。

主走査画素縮小手段２０４は画像信号出力端子２０１の
信号と主走査指定縮小率入力端子２０２からの縮小率を
入力し、縮小率に応じた間引き画素と隣接画素との加算
平均を演算して主走査方向１ラインの縮小データを出力
する。次に、副走査画素縮小手段２０５は主走査画素縮
小手段２０４からの縮小信号と副走査指定縮小率入力端
子２０３からの縮小率を入力し、縮小率に応じた間引き
画素と隣接画素との加算平均を演算して副走査方向の縮
小データを出力し画像信号出力端子２０６の信号となる
。

なお、２０５　、２０６の各手段はタイζフグ信号発生
手段２０７により制御される。

次に、各手段の詳１洲な動作について説明する。

主走査方向と副走査方向は、基本的には同じ構成で構わ
ないので、説明を簡単にするため、主走査方向について
のみ説明する。

第３図（ａｌは、たとえばマイクロコンピュータにより
第２図の主走査画素縮小手段２０４を実現するための動
作フローチャートであり、同図（ｂｌは縮小率Ａ／Ｂ＝
５０チ（１／２）の例を示している。

同第３図ｆａｌにおいて、ＭとＳは演算レジスタ、Ａと
Ｂは定数レジスタ、Ｎはカウンタで、縮小率をＡ／Ｂ（
Ａ≦Ｂ）で表す。

プログラムがスタートすると、演算レジスタＭ。

Ｓ及びカウンタＮをクリアし初期設定をする（ステップ
１）。次に１画素データを入力する（ステップ２）。次
に演算レジスタＳの内容に画素データを加算する（ステ
ップ３）。次にカウンタＮをカウントアツプする（ステ
ップ４）。次にレジスタ〜１の内容からレジスタＡの内
容を減算しその結果が負であるか否かを判定する。（ス
テップ５）。

負であれば後述する演算のステップ６へ行き、負でなけ
れば後述するステップ９へ行く（ステップ５）。次にス
テップ３で画素を加算した演算レジスタＳの内容をステ
ップ４０カウンタＮの内容で除算し１画素データＯＤＴ
を出力する（ステップ６）。次にレジスタＭの内容にレ
ジスタＢの内容を加算する（ステップ７）。次に演算レ
ジスタＳとカウンタＮの内容をクリアする（ステップ８
）。

次に主走査方向の総べての原画像信号に対して処理演算
が終了したか否かを判定し、終了でなければステップ２
より繰り返す。もし終了であれば主走査方向の原画像信
号に対して処理を完了する０第３図（ｂ）は、縮小率５
０チ（１／２）の例を同図（ａｌのフローチャートで実
行したときの内容を示している。画像信号入力列がＰｌ
、Ｐ２　、Ｐ３　、Ｐ４　、Ｐｓ　、。

Ｐａ　、Ｐｔ　、Ｐｓ　、・・・・・・・・・と入力し
てくると、ステップ５の演算レジスタＭの内容が−１，
０，−１，０゜・・・・・・・・と変化して行く。レジ
スタＭの内容が負の時のみそれまで逐次加算された画素
をカウンタＮの内容で平均演算した結果を出力するため
、出力データ列がＰ　＋　、　Ｐ’３　、　Ｐ’ｓ　、
　Ｐ’？　、・・・・・・・・・となり入力データの２
個に１個が平均間引きされて１／２に縮小されたデータ
が出力される０但し、Ｐ′３＝（Ｐ２＋Ｐ３）／２　、
Ｐ’５＝（Ｐ４＋Ｐ５）／２．Ｐ’？＝（Ｐｓ＋Ｐ７）
／２である。

第４図（ａｌ　、　（ｂｌは、第２図の主走査画素縮小
手段２０４の具体的な実施例のブロック開成図とタイミ
ング図である。

同図において、４０１はタイミング信号Ｔ＋ａを入力す
る入力端子、４０２　、４０３はタイミング信号Ｔｓ。

Ｔ、をそれぞれ入力する入力端子で、第２図のタイミン
グ信号発生手段２０７からそれらの信号が送出される。

４０４は主走査指定縮小率入力端子２０２からの縮小率
を入力してＡ／Ｂを設定し、それぞれレジスタＡ４０６
及びレジスタ８４０Ｂへ出力する倍率設定器である。４
０５はレジスタＭで、後述するセレクタ４１０の出力信
号をＯＲゲート４１４の出カバルスでセットする。４０
６は前述した倍率設定器４０４の出力信号であるＡを入
力するレジスタ人、４０７は前述した倍率設定器４０４
の出力信号であるＢを入力するレジスタＢである。４０
８は減算器で、レジスタＭ４０５の内容からレジスタＡ
４０６〕内容を減算する。４０９は加算器で、レジスタ
Ｍ４０５の内容とレジスタＢの内容を加算する。４１０
はセレクタで、タイミング信号Ｐ１６が＋１”のときに
減算器４０８の出力を、ＰｒａがＯ”のときに加算器４
０９の出力をレジスタＭ４０５に与えるｏ４１１は比較
回路で、レジスタＭ４０５の内容が負であるとき＋１”
を出力する。４１２は０データの１／ジスタで。

０データを比較回路４１１に入力する。４１３はＡＮＤ
ゲートで、比較回路４１１の出力信号と後述するタイミ
ング信号ｐａの論理積全出力する。４１５は加算演算回
路で、画信号入力端子２０１から入力される画像信号列
をＡＮＤゲート４１３の出力と対応して逐次加算し後述
する平均演算回路４１７に与える。

４１６はカウンタで、ＡＮＤゲート４１３の出力信号の
数を計数し後述する平均演算回路４１７に与える。

４１７ば、その平均演算回路で、ＡＮＤゲート４１３の
出力が＋１”のときのみカウンタ４１６の信号と加算演
算回路４１５の信号を入力して平均演算し出力端子・１
１９の出力信号となる。４２０はリセント信号であるタ
イミング信号Ｔ　ｒ　ｏを入力する入力端子である。４
２１は画素クロックと同期したタイミング信号を入力す
る入力端子である。

第４図ｔｂ）の（１）はタイミングパルスＴｈｅ、同図
（２）はタイミングパルスＴｓ、同図（３）はタイミン
グパルスＴ、でそれぞれ図示のごとき位相で＋［Ｔ　１
６に同期している。

上記構成において、以下その動作を説明する。

レジスタＭ４０５はタイミング信号ＴｒＯでＯに初期設
定される。その後、タイミング信号Ｐ１６が１であると
きセレクタ回路４１０は減算器４０８の出力をレジスタ
Ｍ４０５に与え、このときタイミング信号／ＩＴｓが入
力すると、Ｔ、ば０１（、ゲート４４を介してレジスタ
Ｍ４０５の書きこみパルスとなりレジスタＡ４０６の内
容だけ減算されることになる。

次に、タイミング信号Ｔ１６が０になると、セレクタ回
路４１０は加算器４０９の出力をレジスタＭ４０５に与
える。又、レジスタＭ４０５の内容が正であると比較回
路４１１の出力は０で、負であると前記比較回路４１１
の出力は１となる。前記比較回路４１１の出力が０の時
ＡＮＤゲート４１３の出力はＯで、前記タイミング信号
Ｔｒ４２１によって加算回路４１５が動作して１１Ｉ！
ｉｌｉ素前の画素データと加算される。又、同時にカウ
ンタ回路４１６も動作し前記タイミング信号のパルス数
を係数する。次に前記比較回路４１１の出力が１のとき
、タイミング信号Ｔ１４０３はＡＮＤゲート４１３とＯ
Ｒゲート４１４を介してレジスタＭ４０５の書き込みパ
ルスとなりレジスタＭ４０５の内容がレジスタＭ４０７
の内容だけ加算されることになる。比較器４１１の出力
が１であることは第３図（ａ）のフローにおいてステッ
プ５からステップ６へ行く指示と同じである。従ってＡ
ＮＤゲート４１３の出力が１の時、加算回路４１５の加
算結果の出力とカウンタ４１６の係数結果の出力とによ
って平均演算回路４１７で平均演算し出力する。その後
、カウンタ回路４１６と加算回路４１５をＯクリアする
。このようにＡ／Ｂに指定した割合で主走査方向の画素
データの平均間引きされた出力信号列を得ることができ
る。

発明の効果 μ上のように本発明は走査線密度１本／　ｍｍの入力画
像信号を縮小倍率に応じて間引かれる画素と隣接画素と
を加算平均して走査線密度ｍ本／　ｍｍの画像信号に縮
小変換することによって、歪みの小さい画像データの任
意縮小率変換を簡単に、かつ広範囲にわたる縮小でも指
定縮小率に応じて高速に実現でき、その効果は大きい。

【図面の簡単な説明】

第１図は本発明の画像信号処理方法を実現する装置のブ
ロック系統図、第２図は同装置の要部による縮小処理を
実現する回路のブロック結線図、第３図（ａ）　、　（
ｂｌは同装置における主走査画素縮小手段の動作フロー
チャート及び縮小データを示す図、第４図（ａ）　、　
（ｂ）は同装置における主走査画素縮小手段のブロック
構成図及び同タイミング図である。 １０２・・・縮小処理、２０４・・・主走査画素縮小手
段、２０５・・副走査画素縮小手段、２０７・・・タイ
ミング発生手段。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名第３
図 図 第２１２）

Claims (1)

【特許請求の範囲】
1. 走査線密度１本／ｍｍの入力画像信号を走査線密度ｍ本
   ／ｍｍの画像信号に縮小変換し２値化する際に、縮小倍
   率に応じて縮小される画素と縮小されない隣接画素とを
   加算平均した隣接画素を出力するように走査線密度変換
   した後、２値化する画像信号処理方法。