JPH07254978A - 画像読取処理装置 - Google Patents

Abstract

(57)【要約】 【目的】ファクシミリ装置等において、読取られた有効
範囲のラインデータの前後に白データを付加してライン
データ全体として所定の画素数のデータを作成する処理
を、専用のハードウェアで実現すること。 【構成】２値化回路１１で白黒の２値データに変換され
たラインデータは、白データ付加回路１２へ与えられ
る。白データ付加回路１２へ与えられるラインデータは
有効画像範囲のデータである。このデータに対し、白付
加量調整レジスタ１５で設定されている値に基づき、白
データが付加される。具体的には、先頭の８ビットの画
素が白データで上書きされて白データに変更される。ま
た画像データは８ビット単位に調節される。そして後端
の単位データが８ビットに満たない場合は、不足分の白
画素が加えられる。さらにその後に８ビットの白画素が
付加される。これにより１ラインの画像データは必要画
像範囲のデータとなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタルファクシ
ミリ装置やディジタル複写機等の画像読取処理装置に関
し、特に、読取られた１ラインの画素数を一定数に揃え
られる画像読取処理装置に関するものである。

【０００２】

【従来の技術】たとえばファクシミリ装置を例にとって
説明すると、送信すべき原稿画像は、ラインセンサ等の
画像読取素子で１ラインずつ順次読取られる。読取られ
た画像データ１ラインの画素数は、送信のためにデータ
が符号化される前の段階では、原稿サイズとラインセン
サ等の読取素子の解像度によって定まる。それゆえ、フ
ァクシミリ装置では、送信モード（たとえばＧ３、Ｇ２
等）が設定されれば、読取られる原稿画像データの１ラ
インの画素数は、原稿サイズにより定まることになる。

【０００３】このように画像データ１ラインの画素数が
原稿サイズにより一定であれば、送信のための符号化処
理をはじめとして、種々の処理が一定の規格に従って行
える。ところで、ファクシミリ装置やディジタル複写機
においては、一般に、原稿のずれや読取られた画像デー
タを記録紙に出力する際の記録紙のずれ等を考慮して、
原稿サイズの内側の、原稿サイズよりも少し小さな領域
が、画像の有効範囲とされている。

【０００４】それゆえ、読取られた有効範囲の画像デー
タ１ラインに含まれる画素数は、上述の原稿サイズによ
り決まる１ラインの画素数よりも少ないことになる。そ
こで従来のファクシミリ装置の場合、読取られた画像デ
ータ１ラインごとに、送信のための符号化を行う前に、
メモリ上でのソフトウェア処理によって、ラインデータ
の先頭部および後端部に白データを付加する処理が行わ
れていた。

【０００５】

【発明が解決しようとする課題】先行技術にかかる、読
取られた有効範囲の各ラインデータに対して、ソフトウ
ェア処理により白データを付加し、１ラインの画素数を
所定の画素数にする処理は、メモリ上での画像データの
操作を伴うため、（１）ソフトウェアに負担がかかる、
（２）メモリアクセスが必要である、ことから、結果的
に処理に時間がかかるという問題があった。

【０００６】そこでこの発明は、上述の問題点を解決す
るためになされたもので、ファクシミリ装置やディジタ
ル複写機において、読取られた有効範囲のラインデータ
の前後に白データを付加してラインデータ全体として所
定の画素数のデータを作成する処理を、専用のハードウ
ェアで実現した画像読取処理装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】請求項１記載の発明は、
原稿の予め定める有効範囲の画像を１ラインずつ順次読
取るための画像読取手段、前記画像読取手段によって読
取られた有効範囲の各ラインデータに対して所定の処理
を施すための画像処理手段、前記画像処理手段によって
所定の処理がされた後の各ラインデータに対し、ライン
データの先頭画素から所定の単位数までの画素を白デー
タに変更し、かつ、ラインデータの後端画素に続けて、
予め定められている１ラインデータを構成する画素数と
して必要な画素数に対して不足分の白データを付加する
白データ付加手段、を含むことを特徴とする画像読取処
理装置である。

【０００８】請求項２記載の発明は、請求項１記載の画
像読取処理装置において、前記白データ付加手段には、
ラインデータの先頭画素から所定の単位数の白データに
変更すべき画素数を、所定の単位数の任意の整数倍に可
変設定する手段を含むことを特徴とするものである。

【０００９】

【作用】請求項１記載の発明によれば、画像処理手段で
処理されたラインデータに対して、その先頭部および後
端部に、白データ付加手段により所定画素数の白データ
が付加される。白データが先頭部および後端部に付加さ
れた１ラインデータの画素数は、予め定められている１
ラインデータを構成する画素数になる。よって１ライン
データの画素数が一定であるから、その後の送信処理等
が適正に行える。

【００１０】請求項２記載の発明によれば、白データ付
加手段により付加すべき白データは変更可能であるか
ら、画像データが変倍処理されたものである場合に、変
倍率等に応じて付加すべき白データの画素数を変更でき
る。

【００１１】

【実施例】以下には、図面を参照して、この発明の一実
施例について詳細に説明をする。図１は、この発明の一
実施例にかかるディジタルファクシミリ装置の画像読取
処理部分の構成を示すブロック図である。図１を参照し
て説明すると、このファクシミリ装置には、原稿画像を
読取るための画像読取部１が備えられている。画像読取
部１には、ラインセンサと、ラインセンサと読取るべき
原稿との相対的な位置関係をラインセンサの読取方向に
対して直交方向に変化させるための搬送手段と、ライン
センサで読取られたアナログ画像データをディジタル画
像データに変換するためのアナログ／ディジタル変換回
路等が含まれている。このような画像読取部１自体は、
既に公知である。

【００１２】画像読取部１で読取られ、ディジタル信号
として出力される画像データは、所定の画像処理を行う
処理回路２へ与えられる。所定の画像処理とは、たとえ
ばシェーディング補正処理、フィルタ処理、領域分離処
理、変倍処理等である。処理回路２で所定の画像処理が
された画像データは、多値データであり、この多値デー
タは、２値化処理・白データ付加処理回路３へ与えられ
る。そしてこの回路３で、多値データは２値データに変
換され、かつ、１ラインごとに画像データの前後に所定
量の白データが付加され、１ラインのデータの画素数が
予め定める画素数にされる。そしてこのデータはたとえ
ばＳＲＡＭで構成された一時メモリ（ラインメモリ等）
４に一旦記憶される。一時メモリ４に記憶されたデータ
は、ＤＭＡインターフェイス５を介して、ＤＭＡ転送に
よってフレームメモリ等の画像メモリ６に転送される。

【００１３】そして画像メモリ６のデータは、ＣＰＵ７
により読出され、図外の画像データ送信回路等で送信の
ための符号化等がされ、所定の相手先へ送信される。フ
ァクシミリ装置には、また、上記画像読取部１、画像処
理回路２、２値化処理・白データ付加処理回路３および
ＤＭＡインターフェイス５等における動作タイミングの
整合性をとるために、これら各部分へタイミングクロッ
クや所定の信号を与えるタイミング制御回路８が備えら
れている。タイミング制御回路８では、クロック発生回
路９からの基準クロックに基づいて、タイミングクロッ
クを生成する。

【００１４】さらに、このファクシミリ装置の全体動作
は、前述したＣＰＵ７により制御されている。つまり、
ＣＰＵ７はＣＰＵインターフェイス１０を介してタイミ
ング制御回路８、ＤＭＡインターフェイス５、画像処理
回路２、２値化処理・白データ付加処理回路３を制御し
ている。図２は、図１に示す２値化処理・白データ付加
処理回路３の具体的な構成例を示すブロック図である。
この処理回路３は、データ処理のための回路として、入
力される多値データを２値データに変換するための２値
化回路１１、２値化回路１１で変換された２値データ
に、ラインごとに白データを付加するための白データ付
加回路１２、白データ付加回路１２で白データが付加さ
れたラインデータ（直列データ）をたとえば８ビット単
位で並列に並べるデータ直並列変換回路１３、およびデ
ータ直並列変換回路１３から出力されるたとえば８ビッ
ト単位の並列データをラッチするためのラッチ１４が含
まれている。

【００１５】また、白データ付加回路１２には１ライン
の必要画像範囲信号ＮＳ、１ラインの有効画像範囲信号
ＳＥＮＳ、画素数を計数して管理するための画素管理ク
ロックＡＤＣＬＫが与えられている。これらの信号は、
図１で説明したタイミング制御回路８から与えられる。
また、白付加量調整レジスタ１５が設けられている。白
付加量調整レジスタ１５の設定値によって、白データ付
加回路１２において１ラインデータに付加されるべき白
データの画素数が定まる。白付加量調整レジスタ１５の
設定値は、ＣＰＵインターフェイス１０（図１参照）を
介して与えられるＣＰＵ７からの指令信号により変更可
能にされている。ＣＰＵ７では、原稿サイズに応じて、
白追加量調整レジスタ１５の設定値を変更する。

【００１６】さらに、分周回路１６が備えられている。
分周回路１６は、画素管理クロックＡＤＣＬＫを分周し
て、ラッチ１４に分周クロックを与え、ラッチ１４が８
画素単位の並列データを所定のタイミングで出力できる
ようにするものである。さらに画素管理クロックＡＤＣ
ＬＫは、直並列変換の基準信号としてデータ直並列変換
回路１３に与えられている。

【００１７】図３は、図２の処理回路における処理を図
解的に示す図である。図２および図３を参照して、図２
の処理回路において行われるラインデータへの白データ
の付加処理について説明をする。２値化処理・白データ
付加処理回路３には水平同期信号で規定される１水平期
間ごとに、画像処理回路２で所定の処理がされた多値の
１ラインデータが与えられる。与えられる多値データ
は、まず、２値化回路１１において白データと黒データ
とに２値化される。そしてこの２値データが白データ付
加回路１２へ与えられる。

【００１８】白データ付加回路１２に与えられる２値デ
ータは、図３の白データ付加前データに示すように、有
効画像範囲のデータである。有効画像範囲は、図３に示
すように、１ラインの必要画像範囲、言い換えれば原稿
サイズまたは紙サイズに比べて少し小さな範囲となって
いる。これは、前述したように、画像データを出力する
際に、画像データを記録する用紙の位置ずれ等を考慮し
たものであり、記録用紙内に収まるように画像データが
記録されるように配慮されたものである。

【００１９】ところで、白データ付加回路１２には、水
平同期信号に基づいて生成される１ラインの必要画像範
囲信号ＮＳが与えられる。白データ付加回路１２では、
必要画像範囲信号ＮＳのローからハイへの立ち上がりに
応答して、かつ、画素管理クロックＡＤＣＬＫに同期し
て、８画素を基本単位として、基本単位である８画素の
白データを出力する。そして出力される８画素の白デー
タの次には、２値化回路１１から与えられる有効画像範
囲の画像データのうち、先頭から８画素を除いた９画素
目からのデータが続けられる。言い換えれば、１ライン
の有効画像範囲のデータに対して、その先頭画素から８
画素までの画素が白データで上書きされ、かつ、データ
の出力開始タイミングが１ラインの必要画素範囲信号の
立ち上がりに同期される。

【００２０】また、有効画像範囲の画像データは、たと
えば８画素単位に調節される。それゆえ、画像データの
最後の単位が８画素に満たない場合は、最後の単位が８
画素になるように、たとえば図３では２画素の白データ
が付加される。さらに、その後に８画素の白データが付
加される。そして８画素の白データが付加された時点
が、ちょうど１ラインの必要画像範囲信号ＮＳの立ち下
がりとなる。

【００２１】なお、以上の必要画像範囲信号ＮＳは、説
明の便宜上作った信号であり、実際には、水平同期信号
に基づいて必要画像範囲の期間が決められる。以上のよ
うに白データが付加された後の画像データは、８画素単
位で取り扱われ、８画素単位で直並列変換回路１３で変
換されて、ラッチ１４へ与えられる。上述の実施例で
は、有効画像範囲のラインデータに対して、その先頭部
分を８画素の白データで上書きし、その後方部分に８画
素の白データおよび８画素単位に調整するためにたとえ
ば２画素の白画素データを付加するようにした。

【００２２】８画素を付加する指令は、前述したよう
に、白付加量調整レジスタ１５に設定されている値によ
り定まる。それゆえＣＰＵ７の信号により、白付加量調
整レジスタ１５の値が変化されると、画像データの最初
に上書きすべき白データは、８画素でなく、１６画素、
３２画素というように変更することができる。画像デー
タの先頭部分に上書きすべき白データの画素数が変われ
ば、後方部分に付加すべき白データの画素数もそれに合
わせて変わる。それゆえ、白データ付加回路１２に与え
られるデータが、読取られた画像データそのものではな
く、変倍処理が施された後のデータであっても、白デー
タの付加量の設定値を変えることにより、１ラインの必
要画素数を揃えることができる。

【００２３】

【発明の効果】この発明によれば、１ラインの画像デー
タに対して白データを付加する処理をハードウェアによ
り構成しているので、ソフトウェアに負担がかからず、
かつソフトウェアによるメモリアクセスを必要としない
ため、白データの付加に時間がかからない。それゆえデ
ータの処理時間が全体として短縮される。

【００２４】また、付加すべき白データの画素数はレジ
スタの値を変えることにより簡単に変更可能である。よ
って、読取データに対して変倍処理が行われた後に、白
データの付加量の設定値を変えることによって、１ライ
ンの必要画素数を所定数に揃えることができる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかるファクシミリ装置
の画像読取処理部の構成を示すブロック図であるる

【図２】この発明の一実施例にかかる２値化処理・白デ
ータ付加処理回路の構成例を示すブロック図である。

【図３】この発明の一実施例による白データ付加の処理
内容を表わす図解図である。

【符号の説明】

１ 画像読取部 ２ 画像処理回路 ３ ２値化処理・白データ付加処理回路 １２ 白データ付加回路 １５ 白付加量調整レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神野 泰一 大阪府大阪市中央区玉造１丁目２番28号 三田工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】原稿の予め定める有効範囲の画像を１ライ
   ンずつ順次読取るための画像読取手段、 前記画像読取手段によって読取られた有効範囲の各ライ
   ンデータに対して所定の処理を施すための画像処理手
   段、 前記画像処理手段によって所定の処理がされた後の各ラ
   インデータに対し、ラインデータの先頭画素から所定の
   単位数までの画素を白データに変更し、かつ、ラインデ
   ータの後端画素に続けて、予め定められている１ライン
   データを構成する画素数として必要な画素数に対して不
   足分の白データを付加する白データ付加手段、を含むこ
   とを特徴とする画像読取処理装置。
2. 【請求項２】請求項１記載の画像読取処理装置におい
   て、 前記白データ付加手段には、ラインデータの先頭画素か
   ら所定の単位数の白データに変更すべき画素数を、所定
   の単位数の任意の整数倍に可変設定する手段を含むこと
   を特徴とするものである。