JPH08111434A - 集積回路チップと基板の接続部構造及び接続方法 - Google Patents

集積回路チップと基板の接続部構造及び接続方法

Info

Publication number
JPH08111434A
JPH08111434A JP6243148A JP24314894A JPH08111434A JP H08111434 A JPH08111434 A JP H08111434A JP 6243148 A JP6243148 A JP 6243148A JP 24314894 A JP24314894 A JP 24314894A JP H08111434 A JPH08111434 A JP H08111434A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit chip
particles
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6243148A
Other languages
English (en)
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Yoshihiro Yoshida
芳博 吉田
Tsutomu Sakatsu
務 坂津
Satoshi Kuwazaki
聡 桑崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP6243148A priority Critical patent/JPH08111434A/ja
Publication of JPH08111434A publication Critical patent/JPH08111434A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】集積回路チップと基板とをフリップチップ方式
でフェイスダウン接続する際に、アライメント精度を従
来の方法よりも上げることができ、さらにフォトリソ工
程を経ずに簡単な装置で安価に実装することができる集
積回路チップと基板の接続部構造を提供する。 【構成】本発明は、集積回路チップ１１に形成された電
極端子１２と該電極端子１２に対応して基板１５に形成
された電極端子１６とをバンプ１４を介して接続したフ
リップチップ方式の接続部構造であって、集積回路チッ
プ１１を基板１５にフェイスダウン実装する際のアライ
メントプロセスにおいて集積回路チップ１１のバンプ１
４が所定の位置にアライメントされるようにバンプ１４
のガイドとなるガイド粒子１７を基板１５に配置したも
のであり、バンプがガイド粒子に従って精度良くアライ
メントされるので高信頼性の接続ができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップと電気
回路基板とをフリップチップ方式でフェイスダウン接続
してなる集積回路チップと基板の接続部構造及び接続方
法に関する。
【０００２】
【従来の技術】近年、集積回路チップの電極数の増加、
電極間ピッチのファイン化に伴い、集積回路チップに形
成された電極端子と該電極端子に対応して基板に形成さ
れた電極端子とをバンプを介して接続するフリップチッ
プ方式のフェイスダウン接続の実用化が推進されてい
る。また、バンプによる接続の信頼性を向上するため、
半導体素子の電極上にフォトリソによるレジスト開口部
を形成し、該開口部に導電性粒子を含む樹脂を充填して
半導体素子にバンプを作り、樹脂により形成したバンプ
中の粒子を押圧変形することにより、半導体素子と基板
との電気的接続を可能とする技術や（特開平４−３６４
７３５号公報）、集積回路素子の電極パッドあるいは基
板の電極端子に金属バンプを形成し、導通部分の接続を
可能とすると同時に、非導通部分は、リソグラフィー技
術を用い、活性エネルギー線硬化樹脂でパターンを形成
し、位置合わせ後、導通部分及び非導通部分を同時に熱
圧着し、固着することにより集積回路素子と基板を接続
する接続方法が提案されている（特開平６−２１１４９
号公報等）。
【０００３】
【発明が解決しようとする課題】ところで、フリップチ
ップ方式のフェイスダウン接続は、従来のワイヤボンデ
ィング接続と異なり、集積回路チップのマウント（フェ
イスダウン）時のアライメント精度がそのまま接続抵抗
に影響を及ぼす。すなわち、アライメント精度がよけれ
ば電極間の接触面積は大きくなり接続抵抗は低くなる。
また、アライメント精度が悪ければ、ショートやオープ
ンが発生することがある。従来のチップマウントは、ア
ライメント精度を良くするため、集積回路チップを真空
吸着等で保持し、ｘ，ｙ，θステージでアライメントし
て接続していた。しかしながら、この方法では、アライ
メントに時間がかかると共に装置も大きくなるという問
題があった。
【０００４】本発明は上記事情に鑑みてなされたもので
あって、集積回路チップと基板とをフリップチップ方式
でフェイスダウン接続する際に、アライメント精度を従
来の方法よりも上げることができ、さらにフォトリソ工
程を経ずに簡単な装置で安価に実装することができる集
積回路チップと基板の接続部構造及び接続方法を提供す
ることを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、集積回路チップに形成された電
極端子と該電極端子に対応して基板に形成された電極端
子とをバンプを介して接続したフリップチップ方式の接
続部構造であって、集積回路チップを基板にフェイスダ
ウン実装する際のアライメントプロセスにおいて集積回
路チップのバンプが所定の位置にアライメントされるよ
うにバンプのガイドとなるガイド粒子を基板に配置した
ことを特徴とする。
【０００６】請求項２の発明は、請求項１の接続部構造
において、前記ガイド粒子として、粒子の直径が集積回
路チップの電極端子と基板側電極端子の全膜厚とバンプ
の高さの全体（＝Ｌ）より小さくて、基板側電極端子膜
厚より大きい直径を持つ粒子を基板側電極端子間に配置
したことを特徴とする。
【０００７】請求項３の発明は、請求項１の接続部構造
において、前記ガイド粒子として、粒子の直径が接続加
圧前には集積回路チップの電極端子と基板側電極端子の
全膜厚とバンプの高さの全体（＝Ｌ）より大きく、かつ
弾性を持つ粒子を基板側電極端子間に配置したことを特
徴とする。
【０００８】請求項４の発明は、請求項３の接続部構造
において、集積回路チップの持つバンプが半田バンプで
あることを特徴とする。
【０００９】請求項５の発明は、請求項３，４の接続部
構造において、前記ガイド粒子が熱可塑性接着剤からな
り、その溶融接着温度が半田バンプより高い粒子である
ことを特徴とする。
【００１０】請求項６の発明は、請求項１の接続部構造
において、前記ガイド粒子を基板側電極端子上に配置し
たことを特徴とする。
【００１１】請求項７の発明は、請求項６の接続部構造
において、前記ガイド粒子を配置する位置として、集積
回路チップのバンプが基板側電極端子と接触できて、か
つそのバンプと接触できる位置にガイド粒子を配置した
ことを特徴とする。
【００１２】請求項８の発明は、請求項７の接続部構造
において、前記ガイド粒子が半田粒子等の金属粒子ある
いは熱可塑性接着剤であることを特徴とする。
【００１３】請求項９の発明は、請求項８の接続部構造
において、集積回路チップのバンプが弾性を持つ導電粒
子からなることを特徴とする。
【００１４】請求項１０の発明は、集積回路チップに形
成された電極端子と該電極端子に対応して基板に形成さ
れた電極端子とをバンプを介して接続するフリップチッ
プ方式の接続方法であって、集積回路チップを基板にフ
ェイスダウン実装する際のアライメントプロセスにおい
て集積回路チップのバンプが所定の位置にアライメント
されるようにバンプのガイドとなるガイド粒子を基板に
配置した後、基板の電極端子と集積回路チップの電極端
子を電極ピッチ以下の精度でアライメントし、チップを
基板上に置き、その基板を超音波等により振動させチッ
プ自体の重みでチップのバンプをガイド粒子に従い所定
の電極端子に落として接続したことを特徴とする。
【００１５】
【作用】本発明による集積回路チップと基板の接続部構
造及び接続方法では、集積回路チップを基板にフェイス
ダウン実装する際のアライメントプロセスにおいて集積
回路チップのバンプが所定の位置にアライメントされる
ようにバンプのガイドとなるガイド粒子を基板に配置し
ているため、フェイスダウン実装時に集積回路チップの
バンプがガイド粒子に従って基板側電極端子に精度良く
アライメントされるので、チップ−基板間のオープンや
ショートの発生が防止され、高信頼性の接続が可能とな
る。
【００１６】
【実施例】以下、本発明の構成及び動作について詳細に
説明する。本実施例では、集積回路チップの電極端子に
設けられるバンプとして、Ａｕメッキされた樹脂粒子
（いわゆる弾性導電粒子）や半田粒子などの導電粒子を
用いた場合で説明する。まず、バンプの形成方法につい
て述べる。メタルマスクにバンプ用導電粒子が入る開口
部を集積回路チップの電極端子に合わせて空けておき、
そのメタルマスクをガラス基板にシリコン樹脂を塗布し
たものに密着させる。その後、メタルマスクの開口部の
全てにバンプ用導電粒子を入れて、余ったバンプ用導電
粒子は除去する。そしてメタルマスクとシリコン樹脂板
を剥がす。この時、シリコン樹脂板は粘着性があるので
導電粒子は転がったり、移動したりしない。そのため、
バンプ用導電粒子はメタルマスクの開口部と同じ配列で
シリコン樹脂板に存在する。一方、集積回路チップの電
極端子面には透明な光硬化性接着剤などの接着剤を均一
に塗布しておく。例えば、ガラス基板に接着剤を一定の
膜厚で塗布し、そこにチップを押し付けた後、剥がすこ
とで電極端子面に接着剤が転写される。次に、シリコン
樹脂板上のバンプ用導電粒子と接着剤が塗布されたチッ
プの電極端子とを位置合わせし、加圧しながら接着剤を
硬化させる。例えば、光硬化性接着剤を用いた場合はシ
リコン樹脂板の裏から接着剤が硬化する光エネルギーを
照射する。接着剤が硬化した後、加圧解除すると、集積
回路チップの電極端子上にのみ導電粒子が固定されてい
て、いわゆるバンプが形成されたことになる。以下、そ
の集積回路チップを用いて本発明の具体的な実施例につ
いて図面を参照して説明する。
【００１７】［実施例１］図１はバンプを有する集積回
路チップと電気回路基板との接続部を示す要部断面図で
あり、図中符号１１は集積回路チップ、１２は集積回路
チップの電極端子、１３は上述したバンプ固定用接着
剤、１４はバンプ、１５は電気回路基板、１６は基板側
の電極端子、１７はガイド粒子をそれぞれ示しており、
本実施例では、集積回路チップ１１を基板１５にフェイ
スダウン実装する際のアライメントプロセスにおいて集
積回路チップ１１のバンプ１４が所定の位置にアライメ
ントされるようにバンプ１４のガイドとなるガイド粒子
１７を基板１５に配置したことを特徴とするものである
（請求項１）。尚、図１の実施例は、ガイド粒子１７と
して、粒子の直径が、集積回路チップ１１の電極端子１
２と基板側電極端子１６の全膜厚とバンプ１４の高さの
全体（合計＝Ｌ）より小さくて、基板側電極端子膜厚よ
り大きい直径を持つ粒子を基板側電極端子間に配置した
ものである（請求項２）。
【００１８】図１に示す接続部構造では、集積回路チッ
プ１１を基板１５にフェイスダウン実装する際のアライ
メントプロセスにおいて集積回路チップ１１のバンプ１
４が所定の位置にアライメントされるようにバンプ１４
のガイドとなるガイド粒子１７を基板１５に配置した
後、バンプ１４の中心とガイド粒子１７の中心が電極ピ
ッチ以内の精度であれば集積回路チップ１１を基板１５
上に置くだけで（集積回路チップ１１の動きを補助する
意味で超音波１８を基板１５にかけても良い）集積回路
チップ１１の自重により所定の電極端子１６にアライメ
ントできることを示している（請求項１０）。すなわ
ち、本実施例では、フォトリソ工程等を経ずに簡単な装
置で安価に実装することができ、しかも、フェイスダウ
ン実装時に集積回路チップ１１のバンプ１４がガイド粒
子１７に従って基板側電極端子１６に精度良くアライメ
ントされるので、チップ−基板間のオープンやショート
の発生が防止され、高信頼性の接続が可能となる。
【００１９】［実施例２］次に、図２は本発明の別の実
施例を示す図であって、ガイド粒子として、粒子の直径
が接続加圧前には集積回路チップ１１の電極端子１２と
基板側電極端子１６の全膜厚とバンプ２１の高さの全体
（合計＝Ｌ）より大きく、かつ弾性を持つ粒子２７を基
板側電極端子間に配置したものである（請求項３）。
尚、本実施例では、集積回路チップ１１が持つバンプと
して半田バンプ２１を用いる（請求項４）。
【００２０】図２の実施例はガイド粒子２７の直径がバ
ンプ２１よりも大きい場合を示しており、従って同図
（ａ）に示すように、集積回路チップ１１を基板１５上
に置くだけでガイド粒子２７により確実にアライメント
される。次に、同図（ｂ）に示すように集積回路チップ
１１を基板１５に押し付ける加圧力２２を加えると、ま
ずガイド粒子２７が弾性変形し、その後、半田バンプ２
１が変形する。次に、半田溶融温度に加熱して半田バン
プ２１を溶融し、加圧を解除すると、同図（ｃ）に示す
ように、ガイド粒子２７の弾性による復元力により半田
バンプ２１の形状は中央が凹の鼓型になる（従来はチッ
プ１１を逆方向に引っ張らなければならなかったが、本
実施例ではこの工程を省略できる）。この形状は太鼓型
の形状より半田バンプ２１にかかる熱応力を低く抑えら
れる。
【００２１】［実施例３］次に、図３は本発明のさらに
別の実施例を示す図であって、ガイド粒子３１の直径が
半田バンプ２１よりも大きく、さらに、ガイド粒子３１
として、熱可塑性接着剤からなりその溶融接着温度が半
田バンプ２１より高い粒子を用いたものである（請求項
５）。本実施例では、集積回路チップ１１を基板１５に
アライメントし、加圧力を加えた後（図３（ａ））、加
熱して半田バンプ２１を溶融するまでの接続工程は図２
の場合と同じであるが、図２（ｃ）の工程の後、加圧が
無い状態でさらに加熱することでガイド粒子３１も溶融
し、接着剤として機能させるものである。これにより、
集積回路チップ１１と基板１５の接着強度が強くなり、
接続信頼性を高くすることができる。
【００２２】［実施例４］次に、図４は本発明のさらに
別の実施例を示す図あって、（ａ）は基板の要部斜視
図、（ｂ）は要部平面図、（ｃ）はバンプの接続状態を
示す接続部の要部斜視図である。本実施例は、ガイド粒
子４１を基板１５の電極端子１６上に配置したものであ
り（請求項６）、この場合、集積回路チップのバンプ４
４が所定の位置にアライメントされるように、ガイド粒
子４１は最低３個以上が必要である。
【００２３】［実施例５］次に、図５（ａ）は図４と同
様に電極端子上にガイド粒子を配置した場合の接続部の
断面図であるが、ガイド粒子を配置する位置として、集
積回路チップ１１のバンプ４４が基板側電極端子１６と
接触できて、かつそのバンプ４４と接触できる位置にガ
イド粒子４１を配置したものである（請求項７）。尚、
ガイド粒子４１を電極端子上に配置する場合、ガイド粒
子４１には熱可塑性接着剤の他、金属粒子や半田粒子等
の導電性のものを用いることができる（請求項８）。ま
た、図５（ｂ）は基板１５の電極端子１６上に配置され
るガイド粒子４１として半田または熱可塑性接着剤を用
いたものであり、この場合、加熱により溶融し、ガイド
粒子４１と電極端子１６の接触面積を大きくすることが
できる。その結果、熱可塑性接着剤の場合は接着強度が
大きくなり、半田の場合は低抵抗になりかつ接着強度を
強くすることができる。
【００２４】尚、図５のように基板１５の電極端子１６
上にガイド粒子４１を配置する場合に、集積回路チップ
１１のバンプ４４に弾性導電粒子を用いてもよい（請求
項９）。すなわち、弾性導電粒子は電極端子１６との接
触面積を大きくすることができるため、特に半田が使え
ない電極（Ａｌ）の場合はバンプ４１との接触が機械的
接触（メカニカルコンタクト）になり接触抵抗が大きく
なるので、弾性導電粒子により接触面積を大きくして低
抵抗化する必要がある。
【００２５】
【発明の効果】以上説明したように、請求項１及び請求
項２記載の接続部構造によれば、バンプのガイドとなる
ガイド粒子を基板の電極端子間に配置したことにより、
集積回路チップのバンプが基板側に配置したガイド粒子
に従って精度良くアライメントされるので、チップ−基
板間のオープン、ショートがない高信頼性の接続ができ
る。
【００２６】請求項３及び請求項４記載の接続部構造に
よれば、ガイド粒子として、粒子の直径が接続加圧前に
は集積回路チップの電極端子と基板側電極端子の全膜厚
とバンプの高さの全体（＝Ｌ）より大きく、かつ弾性を
持つ粒子を基板側電極端子間に配置したことにより、集
積回路チップと基板の接続時のアライメントが容易にな
り、かつ、集積回路チップの持つバンプが半田バンプで
あることにより、加圧・加熱後に加圧解除すると、ガイ
ド粒子の弾性により集積回路チップと基板間の距離が僅
かに長くなり、半田バンプが鼓状になるので、半田バン
プはチップと基板の熱膨張の差などによる応力に対して
強くなる。
【００２７】請求項５記載の接続部構造によれば、請求
項３，４のガイド粒子が熱可塑性接着剤からなり、その
溶融接着温度が半田バンプより高い粒子であることによ
り、熱可塑性粒子は加熱接続時には溶融し電極端子間の
みならず電極端子上にも充填するため、請求項３，４の
効果に加えて、接着強度が強くなり、接続信頼性が高く
なる。
【００２８】請求項６記載の接続部構造によれば、ガイ
ド粒子を基板側電極端子上に配置したことにより、電極
端子上にてバンプのアライメントを制御するのでさらに
高精度のアライメントができる。また、ガイド粒子は導
電性、絶縁性を問わないので電極端子や基板に対して選
択の幅が広がる。
【００２９】請求項７記載の接続部構造によれば、ガイ
ド粒子を配置する位置として、集積回路チップのバンプ
が基板側電極端子と接触できて、かつそのバンプと接触
できる位置にガイド粒子を配置したことにより、バンプ
と基板側の電極端子が接触しているので、接続前に導通
検査できて、リペアに対応できる。かつ、バンプのアラ
イメント位置はガイド粒子によってさらに正確になる。
【００３０】請求項８記載の接続部構造によれば、ガイ
ド粒子が半田粒子等の金属粒子あるいは熱可塑性接着剤
であることにより、ガイド粒子が金属粒子の場合は、バ
ンプ−金属粒子−電極端子の接触によりバンプ−電極端
子のみより接続抵抗が低くなり、特に半田粒子の場合
は、バンプ−半田−電極端子となり接触面積が大きくな
り、より一層の低抵抗化が図れると同時に接着強度が強
くなり電気的接続の信頼性が高くなる。また、ガイド粒
子が熱可塑性接着剤の場合には、基板側電極端子が半田
を用いることができない材質の場合（ＩＴＯ電極，Ａｌ
等）にも適用できる。
【００３１】請求項９記載の接続部構造によれば、請求
項８において、集積回路チップのバンプが弾性を持つ導
電粒子からなることにより、請求項７，８の効果に加え
て、熱などによる応力を弾性導電粒子からなるバンプの
弾性により緩和する効果があり、また、弾性導電粒子は
電極端子との接触面積を大きくすることができるため、
半田が使えないような電極で接触が機械的接触（メカニ
カルコンタクト）になるような場合にも、弾性導電粒子
により接触面積を大きくして低抵抗化することができる
【００３２】請求項１０記載の接続方法は、集積回路チ
ップを基板にフェイスダウン実装する際のアライメント
プロセスにおいて集積回路チップのバンプが所定の位置
にアライメントされるようにバンプのガイドとなるガイ
ド粒子を基板に配置した後、基板の電極端子と集積回路
チップの電極端子を電極ピッチ以下の精度でアライメン
トし、チップを基板上に置き、その基板を超音波等によ
り振動させチップ自体の重みでチップのバンプをガイド
粒子に従い所定の電極端子に落として接続するものであ
り、集積回路チップの自重を利用したマウントなので簡
便な装置でマウントでき、かつ、マウント精度はマウン
トプロセスに依存せずにガイド粒子の配置精度に依存す
るので高精度にマウントすることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す図であって、集積回路
チップと基板の接続部の要部断面図である。
【図２】本発明の別の実施例を示す図であって、集積回
路チップと基板の接続部構造及び接続方法の説明図であ
る。
【図３】本発明のさらに別の実施例を示す図であって、
集積回路チップと基板の接続部構造及び接続方法の説明
図である。
【図４】本発明のさらに別の実施例を示す図あって、
（ａ）は基板の要部斜視図、（ｂ）は要部平面図、
（ｃ）はバンプの接続状態を示す接続部の要部斜視図で
ある。
【図５】本発明のさらに別の実施例を示す集積回路チッ
プと基板の接続部構造の説明図である。
【符号の説明】
１１：集積回路チップ １２：チップ側電極端子 １３：バンプ固定用接着剤 １４，２１，４４：バンプ １５：電気回路基板 １６：基板側電極端子 １７，２７，３１，４１：ガイド粒子 １８：超音波
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑崎 聡 東京都大田区中馬込１丁目３番６号・株式 会社リコー内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】集積回路チップに形成された電極端子と該
    電極端子に対応して基板に形成された電極端子とをバン
    プを介して接続したフリップチップ方式の接続部構造で
    あって、集積回路チップを基板にフェイスダウン実装す
    る際のアライメントプロセスにおいて集積回路チップの
    バンプが所定の位置にアライメントされるようにバンプ
    のガイドとなるガイド粒子を基板に配置したことを特徴
    とする集積回路チップと基板の接続部構造。
  2. 【請求項２】請求項１記載の接続部構造において、前記
    ガイド粒子として、粒子の直径が集積回路チップの電極
    端子と基板側電極端子の全膜厚とバンプの高さの全体
    （＝Ｌ）より小さくて、基板側電極端子膜厚より大きい
    直径を持つ粒子を基板側電極端子間に配置したことを特
    徴とする集積回路チップと基板の接続部構造。
  3. 【請求項３】請求項１記載の接続部構造において、前記
    ガイド粒子として、粒子の直径が接続加圧前には集積回
    路チップの電極端子と基板側電極端子の全膜厚とバンプ
    の高さの全体（＝Ｌ）より大きく、かつ弾性を持つ粒子
    を基板側電極端子間に配置したことを特徴とする集積回
    路チップと基板の接続部構造。
  4. 【請求項４】請求項３記載の接続部構造において、集積
    回路チップの持つバンプが半田バンプであることを特徴
    とする集積回路チップと基板の接続部構造。
  5. 【請求項５】請求項３，４記載の接続部構造において、
    前記ガイド粒子が熱可塑性接着剤からなり、その溶融接
    着温度が半田バンプより高い粒子であることを特徴とす
    る集積回路チップと基板の接続部構造。
  6. 【請求項６】請求項１記載の接続部構造において、前記
    ガイド粒子を基板側電極端子上に配置したことを特徴と
    する集積回路チップと基板の接続部構造。
  7. 【請求項７】請求項６記載の接続部構造において、前記
    ガイド粒子を配置する位置として、集積回路チップのバ
    ンプが基板側電極端子と接触できて、かつそのバンプと
    接触できる位置にガイド粒子を配置したことを特徴とす
    る集積回路チップと基板の接続部構造。
  8. 【請求項８】請求項７記載の接続部構造において、前記
    ガイド粒子が半田粒子等の金属粒子あるいは熱可塑性接
    着剤であることを特徴とする集積回路チップと基板の接
    続部構造。
  9. 【請求項９】請求項８記載の接続部構造において、集積
    回路チップのバンプが弾性を持つ導電粒子からなること
    を特徴とする集積回路チップと基板の接続部構造。
  10. 【請求項１０】集積回路チップに形成された電極端子と
    該電極端子に対応して基板に形成された電極端子とをバ
    ンプを介して接続するフリップチップ方式の接続方法で
    あって、集積回路チップを基板にフェイスダウン実装す
    る際のアライメントプロセスにおいて集積回路チップの
    バンプが所定の位置にアライメントされるようにバンプ
    のガイドとなるガイド粒子を基板に配置した後、基板の
    電極端子と集積回路チップの電極端子を電極ピッチ以下
    の精度でアライメントし、チップを基板上に置き、その
    基板を超音波等により振動させチップ自体の重みでチッ
    プのバンプをガイド粒子に従い所定の電極端子に落とし
    て接続したことを特徴とする集積回路チップと基板の接
    続方法。
JP6243148A 1994-10-06 1994-10-06 集積回路チップと基板の接続部構造及び接続方法 Pending JPH08111434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6243148A JPH08111434A (ja) 1994-10-06 1994-10-06 集積回路チップと基板の接続部構造及び接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6243148A JPH08111434A (ja) 1994-10-06 1994-10-06 集積回路チップと基板の接続部構造及び接続方法

Publications (1)

Publication Number Publication Date
JPH08111434A true JPH08111434A (ja) 1996-04-30

Family

ID=17099512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6243148A Pending JPH08111434A (ja) 1994-10-06 1994-10-06 集積回路チップと基板の接続部構造及び接続方法

Country Status (1)

Country Link
JP (1) JPH08111434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011082582A (ja) * 2011-01-25 2011-04-21 Sony Chemical & Information Device Corp 接続構造体の製造方法、異方性導電接続方法及び接続構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210591A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
JP2011082582A (ja) * 2011-01-25 2011-04-21 Sony Chemical & Information Device Corp 接続構造体の製造方法、異方性導電接続方法及び接続構造体

Similar Documents

Publication Publication Date Title
JP2940269B2 (ja) 集積回路素子の接続方法
Kristiansen et al. Overview of conductive adhesive interconnection technologies for LCDs
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
EP0591862B1 (en) A semiconductor device, an image sensor device, and methods for producing the same
JP3326382B2 (ja) 半導体装置の製造方法
JP2547895B2 (ja) 半導体装置の実装方法
JP2001094003A (ja) 半導体装置及びその製造方法
JPH0541404A (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JP2000260819A (ja) 半導体装置の製造方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JPH08111434A (ja) 集積回路チップと基板の接続部構造及び接続方法
JP2959215B2 (ja) 電子部品およびその実装方法
JPH10270499A (ja) Ｉｃチップ搭載基板
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP2596633B2 (ja) 半導体素子の実装方法
JPH06224256A (ja) 半導体装置
JP3279461B2 (ja) 半導体装置、配線基板およびこれらの製造方法
JPH0521520A (ja) Ｉｃ実装方法
JP2523641B2 (ja) 半導体装置
JP2723747B2 (ja) 半導体装置の接続方法
JP2001144405A (ja) 実装基板
JPH06349891A (ja) 半導体装置の実装方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法