JP3279461B2 - 半導体装置、配線基板およびこれらの製造方法 - Google Patents
半導体装置、配線基板およびこれらの製造方法Info
- Publication number
- JP3279461B2 JP3279461B2 JP22647095A JP22647095A JP3279461B2 JP 3279461 B2 JP3279461 B2 JP 3279461B2 JP 22647095 A JP22647095 A JP 22647095A JP 22647095 A JP22647095 A JP 22647095A JP 3279461 B2 JP3279461 B2 JP 3279461B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring layer
- bump
- electrode pad
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、高周波等で動作
する半導体装置、配線基板およびこれらの製造方法に関
するものである。
する半導体装置、配線基板およびこれらの製造方法に関
するものである。
【０００２】
【従来の技術】近年、電子機器は動作速度が高速化し、
ミリ波等で動作するモジュールの開発も進行している。
以下図面を参照しながら、従来の高周波モジュールの一
例について説明する。図８は、従来の高周波モジュール
の断面構成を示すものである。図８において、８０はＳ
ｉ基板、８１はＴｉ・Ａｕ膜を用いたグランドプレーン
（以下、単にグランド層と呼ぶ。）、８２はＳｉＯ2 膜
を用いた絶縁膜、８３はＴｉ・Ａｕを用いた電極配線
層、８４は電極配線層８３上のボンディングパッドであ
り、これらにより回路配線を形成する配線基板８７が形
成されている。８５は導電材料を用いた突起状の塊であ
るバンプ、８６は半導体素子である。
ミリ波等で動作するモジュールの開発も進行している。
以下図面を参照しながら、従来の高周波モジュールの一
例について説明する。図８は、従来の高周波モジュール
の断面構成を示すものである。図８において、８０はＳ
ｉ基板、８１はＴｉ・Ａｕ膜を用いたグランドプレーン
（以下、単にグランド層と呼ぶ。）、８２はＳｉＯ2 膜
を用いた絶縁膜、８３はＴｉ・Ａｕを用いた電極配線
層、８４は電極配線層８３上のボンディングパッドであ
り、これらにより回路配線を形成する配線基板８７が形
成されている。８５は導電材料を用いた突起状の塊であ
るバンプ、８６は半導体素子である。
【０００３】半導体素子８６はフリップチップ実装技術
のひとつであるＭＢＢ（マイクロバンプボンディング技
術）法により配線基板８７に実装されている。図９に高
周波モジュールを構成する従来の配線基板の製造工程の
一例を示す。同図（ａ）は絶縁基板８０上にＥＢ（電子
ビーム）蒸着法等でＴｉ・Ａｕのグランドプレーン層８
１を形成している。同図（ｂ）はＰ−ＣＶＤ法等により
ＳｉＯ 2 膜を用いた絶縁膜８２を形成している。同図
（ｃ）はフォトリソグラフィの技術と、エッチング技術
を用いてコンタクトホールを形成し、ＥＢ（電子ビー
ム）蒸着法等とフォトリソグラフィ法、アディティブめ
っき法の技術を用いＴｉ・Ａｕの電極配線層８３および
ボンディングパッド８４を形成し配線基板８７を構成し
ている。
のひとつであるＭＢＢ（マイクロバンプボンディング技
術）法により配線基板８７に実装されている。図９に高
周波モジュールを構成する従来の配線基板の製造工程の
一例を示す。同図（ａ）は絶縁基板８０上にＥＢ（電子
ビーム）蒸着法等でＴｉ・Ａｕのグランドプレーン層８
１を形成している。同図（ｂ）はＰ−ＣＶＤ法等により
ＳｉＯ 2 膜を用いた絶縁膜８２を形成している。同図
（ｃ）はフォトリソグラフィの技術と、エッチング技術
を用いてコンタクトホールを形成し、ＥＢ（電子ビー
ム）蒸着法等とフォトリソグラフィ法、アディティブめ
っき法の技術を用いＴｉ・Ａｕの電極配線層８３および
ボンディングパッド８４を形成し配線基板８７を構成し
ている。
【０００４】つぎに、転写バンプ法等によりバンプ８５
が電極パッドに形成された半導体素子８６を、ＭＢＢ法
により配線基板８７に搭載する。以下、ＭＢＢ法の実装
例について説明する。図１０はＭＢＢ実装方式のプロセ
スを示す。同図（ａ）はまず配線基板８７上に光硬化性
絶縁樹脂８８をディスペンサなどで滴下塗布している。
同図（ｂ）はついで、半導体素子８６のバンプ８５と配
線基板８７のボンディングパッド８４とを位置合わせす
る状態である。両者の位置合わせは、２個のカメラで半
導体素子８６の面と配線基板８７の面の両方のパターン
を認識させて合体させる。同図（ｃ）は位置合わせが終
わった後、半導体素子８６を加圧治具８９で加圧してい
る。この加圧により光硬化性絶縁樹脂８８は半導体素子
８６のバンプ８５と配線基板８７のボンディングパッド
８４の間から排出され、バンプ８５と配線基板８７のボ
ンディングパッド８４は電気的に接触する。次に紫外光
（ＵＶ光）９０を照射して光硬化性絶縁樹脂８８を硬化
させる。同図（ｄ）は光硬化性絶縁樹脂８８の硬化が終
了した後加圧治具８９を取り去り半導体素子８６と配線
基板８７のボンディングパッド８４との接続を完了した
状態である。このようにして、半導体素子８６の配線基
板８７への実装を完了する。
が電極パッドに形成された半導体素子８６を、ＭＢＢ法
により配線基板８７に搭載する。以下、ＭＢＢ法の実装
例について説明する。図１０はＭＢＢ実装方式のプロセ
スを示す。同図（ａ）はまず配線基板８７上に光硬化性
絶縁樹脂８８をディスペンサなどで滴下塗布している。
同図（ｂ）はついで、半導体素子８６のバンプ８５と配
線基板８７のボンディングパッド８４とを位置合わせす
る状態である。両者の位置合わせは、２個のカメラで半
導体素子８６の面と配線基板８７の面の両方のパターン
を認識させて合体させる。同図（ｃ）は位置合わせが終
わった後、半導体素子８６を加圧治具８９で加圧してい
る。この加圧により光硬化性絶縁樹脂８８は半導体素子
８６のバンプ８５と配線基板８７のボンディングパッド
８４の間から排出され、バンプ８５と配線基板８７のボ
ンディングパッド８４は電気的に接触する。次に紫外光
（ＵＶ光）９０を照射して光硬化性絶縁樹脂８８を硬化
させる。同図（ｄ）は光硬化性絶縁樹脂８８の硬化が終
了した後加圧治具８９を取り去り半導体素子８６と配線
基板８７のボンディングパッド８４との接続を完了した
状態である。このようにして、半導体素子８６の配線基
板８７への実装を完了する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、バンプ８５の高さを一様にすることは
難しく、また従来バンプ８５の高さを一様とする構成が
考えられていなかったため電極配線層８３の特性インピ
ーダンスとの不連続が設計値以外にバンプ８５の部分で
不確定に大きく発生した。
ような構成では、バンプ８５の高さを一様にすることは
難しく、また従来バンプ８５の高さを一様とする構成が
考えられていなかったため電極配線層８３の特性インピ
ーダンスとの不連続が設計値以外にバンプ８５の部分で
不確定に大きく発生した。
【０００６】また、周波数が増加した場合、バンプ８５
の僅かなインダクタンス成分のため電極配線層８３の特
性インピーダンスとの不連続がバンプ８５で発生する。
このためインピーダンス不整合による反射および減衰等
の影響による誤動作等が発生するという問題点を有して
いた。この発明は、上記の問題点を鑑みて成されたもの
であり、バンプ部分のインダクタンスをできるだけ小さ
くでき、インピーダンスを一定に制御でき、インピーダ
ンス不整合による誤動作の発生をなくし、かつ高周波で
動作する高周波モジュールを安価で正確に特性を制御す
ることができる半導体装置、配線基板およびこれらの製
造方法を提供することである。
の僅かなインダクタンス成分のため電極配線層８３の特
性インピーダンスとの不連続がバンプ８５で発生する。
このためインピーダンス不整合による反射および減衰等
の影響による誤動作等が発生するという問題点を有して
いた。この発明は、上記の問題点を鑑みて成されたもの
であり、バンプ部分のインダクタンスをできるだけ小さ
くでき、インピーダンスを一定に制御でき、インピーダ
ンス不整合による誤動作の発生をなくし、かつ高周波で
動作する高周波モジュールを安価で正確に特性を制御す
ることができる半導体装置、配線基板およびこれらの製
造方法を提供することである。
【０００７】
【課題を解決するための手段】請求項１の半導体装置
は、電極配線層を形成した配線基板と、電極配線層上に
バンプを介して接続した電極パッドを有する複数の半導
体素子とを備え、バンプが電極配線層よりも硬い材料に
より形成され前記電極配線層にめり込み、前記バンプの
高さが一様になっていることを特徴とするものである。
は、電極配線層を形成した配線基板と、電極配線層上に
バンプを介して接続した電極パッドを有する複数の半導
体素子とを備え、バンプが電極配線層よりも硬い材料に
より形成され前記電極配線層にめり込み、前記バンプの
高さが一様になっていることを特徴とするものである。
【０００８】請求項１の半導体装置によれば、半導体素
子を加圧してバンプを電極配線層に押し付けると、バン
プが硬い材料であるため、バンプが電極配線層にめり込
むのでバンプの高さを一様にすることができる。このた
め、バンプ部分のインダクタンスをできるだけ小さく
し、かつバンプ部分のインピーダンスを一定に制御する
ことが可能となり、高周波で動作する高周波モジュール
において安価で正確な特性の制御が可能となり、インピ
ーダンス不整合による誤動作の発生を無くすことが可能
となる。
子を加圧してバンプを電極配線層に押し付けると、バン
プが硬い材料であるため、バンプが電極配線層にめり込
むのでバンプの高さを一様にすることができる。このた
め、バンプ部分のインダクタンスをできるだけ小さく
し、かつバンプ部分のインピーダンスを一定に制御する
ことが可能となり、高周波で動作する高周波モジュール
において安価で正確な特性の制御が可能となり、インピ
ーダンス不整合による誤動作の発生を無くすことが可能
となる。
【０００９】請求項２の配線基板は、電極配線層を有す
る絶縁基板と、電極配線層の電極パッド上に重なるバン
プとを備え、バンプを電極配線層よりも硬い材質により
形成し、前記バンプが押圧されることにより前記電極配
線層に圧入されることを特徴とするものである。請求項
２の配線基板によれば、この配線基板に半導体素子を実
装する際にバンプを加圧することにより請求項１と同じ
作用効果が得られる。
る絶縁基板と、電極配線層の電極パッド上に重なるバン
プとを備え、バンプを電極配線層よりも硬い材質により
形成し、前記バンプが押圧されることにより前記電極配
線層に圧入されることを特徴とするものである。請求項
２の配線基板によれば、この配線基板に半導体素子を実
装する際にバンプを加圧することにより請求項１と同じ
作用効果が得られる。
【００１０】請求項３の半導体装置は、電極配線層を有
する絶縁基板と、前記電極配線層の電極パッド上に重な
るバンプとを備え、前記バンプを前記電極配線層よりも
硬い材質により形成した配線基板と、この配線基板のパ
ッドにバンプを介して搭載される電極パッドを有する半
導体素子とを備え、半導体素子を加圧して電極配線層を
塑性変形することによりバンプを電極配線層に圧入した
ことを特徴とするものである。請求項３の半導体装置に
よれば、請求項１と同効果がある。
する絶縁基板と、前記電極配線層の電極パッド上に重な
るバンプとを備え、前記バンプを前記電極配線層よりも
硬い材質により形成した配線基板と、この配線基板のパ
ッドにバンプを介して搭載される電極パッドを有する半
導体素子とを備え、半導体素子を加圧して電極配線層を
塑性変形することによりバンプを電極配線層に圧入した
ことを特徴とするものである。請求項３の半導体装置に
よれば、請求項１と同効果がある。
【００１１】
【００１２】請求項４の半導体装置の製造方法は、絶縁
基板上に電極配線層を形成することにより配線基板を形
成する工程と、電極配線層よりも硬い材質のバンプを電
極配線層および半導体素子の一方に形成しかつバンプを
形成した電極配線層および半導体素子の一方に絶縁樹脂
を塗布する工程と、半導体素子の電極パッドと電極配線
層上の電極パッドとを位置合わせする工程と、半導体素
子を加圧して前記電極配線層を塑性変形させてバンプを
電極配線層に圧入する工程と、絶縁樹脂を硬化させるこ
とにより配線基板上に半導体素子を搭載する工程とを含
むものである。
基板上に電極配線層を形成することにより配線基板を形
成する工程と、電極配線層よりも硬い材質のバンプを電
極配線層および半導体素子の一方に形成しかつバンプを
形成した電極配線層および半導体素子の一方に絶縁樹脂
を塗布する工程と、半導体素子の電極パッドと電極配線
層上の電極パッドとを位置合わせする工程と、半導体素
子を加圧して前記電極配線層を塑性変形させてバンプを
電極配線層に圧入する工程と、絶縁樹脂を硬化させるこ
とにより配線基板上に半導体素子を搭載する工程とを含
むものである。
【００１３】請求項４の半導体装置の製造方法によれ
ば、請求項３の効果のある半導体装置を高価にすること
なく容易に製造することができる。
ば、請求項３の効果のある半導体装置を高価にすること
なく容易に製造することができる。
【００１４】
【００１５】請求項５の半導体装置は、他の部位よりも
薄い電極パッドを形成した電極配線層を有する絶縁基板
と、電極パッド上に配置されて底面が電極パッドよりも
小さく高さが電極配線層よりも大であるバンプとを備え
た配線基板と、バンプ上に重なった電極パッドを有する
半導体素子とを備え、前記半導体素子を加圧して前記バ
ンプを前記電極配線層の厚さとほぼ同じ高さに変形した
ことを特徴とするものである。請求項５の半導体装置に
よれば、請求項４と同効果がある。請求項６の半導体装
置は、請求項５において、バンプは、変形した状態で電
極配線層の電極パッドの平面形状とほぼ同じ形および大
きさを有するものである。
薄い電極パッドを形成した電極配線層を有する絶縁基板
と、電極パッド上に配置されて底面が電極パッドよりも
小さく高さが電極配線層よりも大であるバンプとを備え
た配線基板と、バンプ上に重なった電極パッドを有する
半導体素子とを備え、前記半導体素子を加圧して前記バ
ンプを前記電極配線層の厚さとほぼ同じ高さに変形した
ことを特徴とするものである。請求項５の半導体装置に
よれば、請求項４と同効果がある。請求項６の半導体装
置は、請求項５において、バンプは、変形した状態で電
極配線層の電極パッドの平面形状とほぼ同じ形および大
きさを有するものである。
【００１６】請求項６の半導体装置によれば、請求項５
の効果のほか、バンプの変形によりバンプが電極配線層
よりはみ出すことがないとともに、電極パッド部分の形
状を電極配線層の他の部分に合わせることができる。請
求項７の配線基板の製造方法は、絶縁基板上に導体材料
よりなる薄膜を形成する工程と、薄膜上に半導体素子の
電極パッドに対応する電極パッド部分のみを残して電極
配線層の形状をなすように導体層を積層形成する工程
と、導体層および電極パッド部分を残して薄膜を除去す
ることにより電極配線層を形成する工程と、電極パッド
部分より小さく電極配線層よりも高いバンプを電極パッ
ド部分に形成する工程とを含むものである。
の効果のほか、バンプの変形によりバンプが電極配線層
よりはみ出すことがないとともに、電極パッド部分の形
状を電極配線層の他の部分に合わせることができる。請
求項７の配線基板の製造方法は、絶縁基板上に導体材料
よりなる薄膜を形成する工程と、薄膜上に半導体素子の
電極パッドに対応する電極パッド部分のみを残して電極
配線層の形状をなすように導体層を積層形成する工程
と、導体層および電極パッド部分を残して薄膜を除去す
ることにより電極配線層を形成する工程と、電極パッド
部分より小さく電極配線層よりも高いバンプを電極パッ
ド部分に形成する工程とを含むものである。
【００１７】請求項７の配線基板の製造方法によれば、
配線基板を高価にすることなく容易に製造することがで
きる。請求項８の半導体装置の製造方法は、絶縁基板上
に導体材料よりなる薄膜を形成する工程と、薄膜上に半
導体素子の電極パッドに対応する電極パッド部分のみを
残して電極配線層の形状をなすように導体層を積層形成
する工程と、導体層および電極パッド部分を残して薄膜
を除去することにより電極配線層を形成する工程と、電
極パッド部分より小さく電極配線層よりも高いバンプを
電極配線層の電極パッド部分および半導体素子の電極パ
ッドの一方に形成する工程と、配線基板の電極パッド部
分に半導体素子の電極パッドをバンプを介して位置合わ
せする工程と、半導体素子を加圧してバンプを電極配線
層とほぼ同じ高さに変形させることにより半導体素子を
配線基板上に搭載するバンプ接続工程とを含むものであ
る。
配線基板を高価にすることなく容易に製造することがで
きる。請求項８の半導体装置の製造方法は、絶縁基板上
に導体材料よりなる薄膜を形成する工程と、薄膜上に半
導体素子の電極パッドに対応する電極パッド部分のみを
残して電極配線層の形状をなすように導体層を積層形成
する工程と、導体層および電極パッド部分を残して薄膜
を除去することにより電極配線層を形成する工程と、電
極パッド部分より小さく電極配線層よりも高いバンプを
電極配線層の電極パッド部分および半導体素子の電極パ
ッドの一方に形成する工程と、配線基板の電極パッド部
分に半導体素子の電極パッドをバンプを介して位置合わ
せする工程と、半導体素子を加圧してバンプを電極配線
層とほぼ同じ高さに変形させることにより半導体素子を
配線基板上に搭載するバンプ接続工程とを含むものであ
る。
【００１８】請求項８の半導体装置の製造方法によれ
ば、請求項５と同効果の半導体装置を高くすることなく
容易に製造することができる。請求項９の半導体装置の
製造方法は、請求項８において、バンプ接続工程が、バ
ンプを配線基板の電極パッド部分の平面形状とほぼ同じ
形および大きさになるように変形させているものであ
る。
ば、請求項５と同効果の半導体装置を高くすることなく
容易に製造することができる。請求項９の半導体装置の
製造方法は、請求項８において、バンプ接続工程が、バ
ンプを配線基板の電極パッド部分の平面形状とほぼ同じ
形および大きさになるように変形させているものであ
る。
【００１９】請求項９の半導体装置の製造方法によれ
ば、請求項８の効果のほか、バンプが電極配線層よりは
み出すことがないとともに、電極パッド部分の形状を電
極配線層の他の部分に合わせることができる。請求項１
０の半導体装置の製造方法は、絶縁基板上に導体材料よ
りなる薄膜を形成する工程と、薄膜上に半導体素子の電
極パッドに対応する電極パッド部分のみを残して電極配
線層の形状をなすように導体層を積層形成する工程と、
導体層および電極パッド部分を残して薄膜を除去するこ
とにより電極配線層を形成する工程と、電極パッド部分
より小さく電極配線層よりも高いバンプを電極配線層の
電極パッド部分および半導体素子の電極パッドの一方に
形成する工程と、配線基板の電極パッド部分に半導体素
子の電極パッドをバンプを介して位置合わせする工程
と、半導体素子を加圧して前記バンプを電極配線層とほ
ぼ同じ高さに変形し前記バンプを介して半導体素子の電
極パッドと配線基板の電極パッド部分とを接続するバン
プ接続工程と、電極パッド部分および半導体素子の電極
パッドの少なくとも一方に絶縁樹脂を塗布する工程と、
絶縁樹脂を硬化することにより半導体素子を配線基板上
に搭載する工程とを含むものである。
ば、請求項８の効果のほか、バンプが電極配線層よりは
み出すことがないとともに、電極パッド部分の形状を電
極配線層の他の部分に合わせることができる。請求項１
０の半導体装置の製造方法は、絶縁基板上に導体材料よ
りなる薄膜を形成する工程と、薄膜上に半導体素子の電
極パッドに対応する電極パッド部分のみを残して電極配
線層の形状をなすように導体層を積層形成する工程と、
導体層および電極パッド部分を残して薄膜を除去するこ
とにより電極配線層を形成する工程と、電極パッド部分
より小さく電極配線層よりも高いバンプを電極配線層の
電極パッド部分および半導体素子の電極パッドの一方に
形成する工程と、配線基板の電極パッド部分に半導体素
子の電極パッドをバンプを介して位置合わせする工程
と、半導体素子を加圧して前記バンプを電極配線層とほ
ぼ同じ高さに変形し前記バンプを介して半導体素子の電
極パッドと配線基板の電極パッド部分とを接続するバン
プ接続工程と、電極パッド部分および半導体素子の電極
パッドの少なくとも一方に絶縁樹脂を塗布する工程と、
絶縁樹脂を硬化することにより半導体素子を配線基板上
に搭載する工程とを含むものである。
【００２０】請求項１０の半導体装置の製造方法によれ
ば、請求項８の効果のほか、絶縁樹脂により半導体素子
の電極パッドおよび電極配線層の電極パッドの部分を封
止できる。請求項１１の半導体装置の製造方法は、請求
項１０において、バンプ接続工程が、バンプを配線基板
の電極パッド部分の平面形状とほぼ同じ形および大きさ
になるように変形させているものである。
ば、請求項８の効果のほか、絶縁樹脂により半導体素子
の電極パッドおよび電極配線層の電極パッドの部分を封
止できる。請求項１１の半導体装置の製造方法は、請求
項１０において、バンプ接続工程が、バンプを配線基板
の電極パッド部分の平面形状とほぼ同じ形および大きさ
になるように変形させているものである。
【００２１】請求項１１の半導体装置の製造方法によれ
ば、請求項１０の効果のほか、バンプが電極配線層より
はみ出すことがないとともに、電極パッド部分の形状を
電極配線層の他の部分に合わせることができる。
ば、請求項１０の効果のほか、バンプが電極配線層より
はみ出すことがないとともに、電極パッド部分の形状を
電極配線層の他の部分に合わせることができる。
【００２２】
【発明の実施の形態】以下この発明の第１の実施の形態
について、図１ないし図３を参照しながら説明する。図
１はこの発明の第１の実施の形態の配線基板の断面図で
ある。図１において、１はシリコン基板を用いた基板、
２はＡｌ・Ｓｉ・Ｃｕ等からなるグランドプレーン（以
下、単にグランド層と呼ぶ。）、３は従来例と同様なＳ
ｉＯ2等の絶縁層、４は絶縁層３を形成した絶縁基板に
形成されてマイクロストリップラインを構成するＡｕ等
からなる電極配線層、５は電極配線層４の電極パッド、
６はＮｉ等からなる導電性の突起状の塊であるバンプ、
１０は絶縁層３の所望の位置に形成されたスルーホール
を示し、これらにより配線基板１１を構成する。
について、図１ないし図３を参照しながら説明する。図
１はこの発明の第１の実施の形態の配線基板の断面図で
ある。図１において、１はシリコン基板を用いた基板、
２はＡｌ・Ｓｉ・Ｃｕ等からなるグランドプレーン（以
下、単にグランド層と呼ぶ。）、３は従来例と同様なＳ
ｉＯ2等の絶縁層、４は絶縁層３を形成した絶縁基板に
形成されてマイクロストリップラインを構成するＡｕ等
からなる電極配線層、５は電極配線層４の電極パッド、
６はＮｉ等からなる導電性の突起状の塊であるバンプ、
１０は絶縁層３の所望の位置に形成されたスルーホール
を示し、これらにより配線基板１１を構成する。
【００２３】そして、配線基板１１は、電極配線層４を
有する絶縁基板と、電極配線層４の電極パッド５上に重
なるバンプ６とを備え、バンプ６を電極配線層４よりも
硬い材質により形成している。図２はこの発明の第１の
実施の形態の半導体装置を用いた高周波モジュールの断
面図である。図２において、７は配線基板１１上にフェ
ースダウンで搭載する半導体素子、８は半導体素子７の
電極パッド、９は光硬化性絶縁樹脂を示し、その他は図
１と同様である。
有する絶縁基板と、電極配線層４の電極パッド５上に重
なるバンプ６とを備え、バンプ６を電極配線層４よりも
硬い材質により形成している。図２はこの発明の第１の
実施の形態の半導体装置を用いた高周波モジュールの断
面図である。図２において、７は配線基板１１上にフェ
ースダウンで搭載する半導体素子、８は半導体素子７の
電極パッド、９は光硬化性絶縁樹脂を示し、その他は図
１と同様である。
【００２４】すなわち、半導体素子７は、電極配線層４
を形成した配線基板１１と、電極配線層４上にバンプ６
を介して接続した電極パッド８を有する半導体素子７と
を備え、バンプ６が電極配線層４よりも硬い材料により
形成され、半導体素子７を加圧して電極配線層４を塑性
変形することによりバンプ６を電極配線層４に圧入して
いる。
を形成した配線基板１１と、電極配線層４上にバンプ６
を介して接続した電極パッド８を有する半導体素子７と
を備え、バンプ６が電極配線層４よりも硬い材料により
形成され、半導体素子７を加圧して電極配線層４を塑性
変形することによりバンプ６を電極配線層４に圧入して
いる。
【００２５】図３はこの発明の第１の実施の形態におけ
る高周波モジュールの製造工程の一例を示す。同図
（ａ）は基板１上にスパッタ等によりＡｌ・Ｓｉ・Ｃｕ
等の導体層からなるグランド層２を形成し、グランド層
２上にＰ−ＣＶＤ法等によりＳｉＯ2 等からなる絶縁層
３を所望の厚み形成している。次に所望の位置にフォト
リソグラフィー等の技術とエッチング技術を用いスルー
ホール１０を形成している。同図（ｂ）はつぎに、ＥＢ
蒸着法等の薄膜形成法によりＴｉ・Ａｕ等のグランド層
２と同一または異なった導体材料よりなるめっき用種薄
膜である薄膜を形成し、フォトリソグラフィ等の技術お
よび電解めっき法等のめっき技術を用いて薄膜上に所望
の配置および厚みでＡｕ等の電極配線層４および電極パ
ッド５を形成し、エッチング技術を用いて薄膜を除去す
る。同図（ｃ）はつぎに、同様にフォトリソグラフィ等
の技術と無電解めっき法等を用いて電極パッド５上に電
極配線層４より硬いＮｉ等からなるバンプ６を所望の高
さだけ形成し、配線基板１１を構成する。このとき、バ
ンプ６を配線基板１１上の電極パッド５上に形成した
が、バンプ６を半導体素子７の電極パッド８上に形成す
ることも可能である。同図（ｄ）はつぎに、配線基板１
１上の所望の位置に光硬化性等の絶縁樹脂９を塗布し、
バンプ６と半導体素子７の電極パッド８とが対応する位
置に対向するように位置合わせを行っている。同図
（ｅ）は半導体素子７上から加圧治具１２により、配線
基板１１の電極パッド５にバンプ６を介して荷重が加え
られて、電極パッド５のみがバンプ６に押圧圧縮され、
電極パッド５の変形量が飽和し、電極パッド５が塑性変
形して、バンプ６が電極パッド５に圧入している。これ
とほぼ同時またはその後に紫外線１３を照射し光硬化性
絶縁樹脂９を硬化させる。同図（ｆ）は加圧治具１２を
除去し、配線基板１１上への半導体素子７の搭載を完了
する。以下、同様の工程を繰り返しモジュールを完成す
る。
る高周波モジュールの製造工程の一例を示す。同図
（ａ）は基板１上にスパッタ等によりＡｌ・Ｓｉ・Ｃｕ
等の導体層からなるグランド層２を形成し、グランド層
２上にＰ−ＣＶＤ法等によりＳｉＯ2 等からなる絶縁層
３を所望の厚み形成している。次に所望の位置にフォト
リソグラフィー等の技術とエッチング技術を用いスルー
ホール１０を形成している。同図（ｂ）はつぎに、ＥＢ
蒸着法等の薄膜形成法によりＴｉ・Ａｕ等のグランド層
２と同一または異なった導体材料よりなるめっき用種薄
膜である薄膜を形成し、フォトリソグラフィ等の技術お
よび電解めっき法等のめっき技術を用いて薄膜上に所望
の配置および厚みでＡｕ等の電極配線層４および電極パ
ッド５を形成し、エッチング技術を用いて薄膜を除去す
る。同図（ｃ）はつぎに、同様にフォトリソグラフィ等
の技術と無電解めっき法等を用いて電極パッド５上に電
極配線層４より硬いＮｉ等からなるバンプ６を所望の高
さだけ形成し、配線基板１１を構成する。このとき、バ
ンプ６を配線基板１１上の電極パッド５上に形成した
が、バンプ６を半導体素子７の電極パッド８上に形成す
ることも可能である。同図（ｄ）はつぎに、配線基板１
１上の所望の位置に光硬化性等の絶縁樹脂９を塗布し、
バンプ６と半導体素子７の電極パッド８とが対応する位
置に対向するように位置合わせを行っている。同図
（ｅ）は半導体素子７上から加圧治具１２により、配線
基板１１の電極パッド５にバンプ６を介して荷重が加え
られて、電極パッド５のみがバンプ６に押圧圧縮され、
電極パッド５の変形量が飽和し、電極パッド５が塑性変
形して、バンプ６が電極パッド５に圧入している。これ
とほぼ同時またはその後に紫外線１３を照射し光硬化性
絶縁樹脂９を硬化させる。同図（ｆ）は加圧治具１２を
除去し、配線基板１１上への半導体素子７の搭載を完了
する。以下、同様の工程を繰り返しモジュールを完成す
る。
【００２６】この実施の形態によれば、半導体素子７を
加圧してバンプ６を電極配線層４に押し付けると、バン
プ６が硬い材料であるため、バンプ６が電極配線層４に
めり込むのでバンプ６の高さを一様にすることができ
る。このため、バンプ部分のインダクタンスをできるだ
け小さくし、かつバンプ部分のインピーダンスを一定に
制御することが可能となり、高周波で動作する高周波モ
ジュールにおいて安価で正確な特性の制御が可能とな
り、インピーダンス不整合による誤動作の発生を無くす
ことが可能となる。
加圧してバンプ６を電極配線層４に押し付けると、バン
プ６が硬い材料であるため、バンプ６が電極配線層４に
めり込むのでバンプ６の高さを一様にすることができ
る。このため、バンプ部分のインダクタンスをできるだ
け小さくし、かつバンプ部分のインピーダンスを一定に
制御することが可能となり、高周波で動作する高周波モ
ジュールにおいて安価で正確な特性の制御が可能とな
り、インピーダンス不整合による誤動作の発生を無くす
ことが可能となる。
【００２７】また実施の形態の製造方法によれば、配線
基板１１および半導体装置を高価にすることなく容易に
製造することができる。この発明の第２の実施の形態に
ついて図４ないし図６を参照しながら説明する。すなわ
ち、図４はこの発明の第２の実施の形態における配線基
板の断面図である。図４において、１はシリコン基板を
用いた基板、２はＡｌ・Ｓｉ・Ｃｕ等からなるグランド
層、３は絶縁層、４はＡｕ等からなる電極配線層、５は
電極配線層４に薄い厚さに形成された電極パッド、１０
は絶縁層３の所望の位置に形成されたスルーホール、１
５は電極パッド５と底面および水平断面の形状が相似形
で底面積が電極パッド５より小さく、高さが電極パッド
５以外の電極配線層４の厚みより高く形成したＡｕ等か
らなるバンプを示し、これらにより配線基板１１を構成
する。
基板１１および半導体装置を高価にすることなく容易に
製造することができる。この発明の第２の実施の形態に
ついて図４ないし図６を参照しながら説明する。すなわ
ち、図４はこの発明の第２の実施の形態における配線基
板の断面図である。図４において、１はシリコン基板を
用いた基板、２はＡｌ・Ｓｉ・Ｃｕ等からなるグランド
層、３は絶縁層、４はＡｕ等からなる電極配線層、５は
電極配線層４に薄い厚さに形成された電極パッド、１０
は絶縁層３の所望の位置に形成されたスルーホール、１
５は電極パッド５と底面および水平断面の形状が相似形
で底面積が電極パッド５より小さく、高さが電極パッド
５以外の電極配線層４の厚みより高く形成したＡｕ等か
らなるバンプを示し、これらにより配線基板１１を構成
する。
【００２８】すなわち、この配線基板１１は、他の部位
よりも薄い電極パッド５を形成した電極配線層４を有す
る絶縁基板と、電極パッド５上に配置されて底面が電極
パッド５よりも小さく高さが電極配線層４よりも大であ
るバンプ１５とを備えている。図５は第２の実施の形態
における半導体装置を用いた高周波モジュールの断面図
である。図５において、７は半導体素子、８は半導体素
子７の電極パッド、１４は封止樹脂である絶縁樹脂を示
す。その他は図４と同様である。
よりも薄い電極パッド５を形成した電極配線層４を有す
る絶縁基板と、電極パッド５上に配置されて底面が電極
パッド５よりも小さく高さが電極配線層４よりも大であ
るバンプ１５とを備えている。図５は第２の実施の形態
における半導体装置を用いた高周波モジュールの断面図
である。図５において、７は半導体素子、８は半導体素
子７の電極パッド、１４は封止樹脂である絶縁樹脂を示
す。その他は図４と同様である。
【００２９】すなわち、この半導体装置は、配線基板１
１と、バンプ１５上に重なった電極パッド８を有する半
導体素子７とを備え、半導体素子７を第１の実施の形態
と同様に治具により加圧してバンプ１５を電極配線層４
の厚さとほぼ同じ高さに変形している。しかも、バンプ
１５は、変形した状態で電極配線層４の電極パッド５の
平面形状とほぼ同じ形および大きさを有するものであ
る。
１と、バンプ１５上に重なった電極パッド８を有する半
導体素子７とを備え、半導体素子７を第１の実施の形態
と同様に治具により加圧してバンプ１５を電極配線層４
の厚さとほぼ同じ高さに変形している。しかも、バンプ
１５は、変形した状態で電極配線層４の電極パッド５の
平面形状とほぼ同じ形および大きさを有するものであ
る。
【００３０】図６は、第２の実施の形態の高周波モジュ
ールの製造工程の一例を示す。同図（ａ）はシリコン基
板の基板１上にスパッタ等によりＡｌ・Ｓｉ・Ｃｕ等か
らなるグランド層２を形成し、グランド層２上にＰ−Ｃ
ＶＤ法等によりＳｉＯ2 等からなる絶縁層３を形成す
る、次に所望の位置にフォトリソグラフィ等の技術とエ
ッチング技術を用いスルーホール１０を形成する。同図
（ｂ）は次に、ＥＢ蒸着法等の薄膜形成法によりＴｉ・
Ａｕ等のめっき用種薄膜の薄膜を形成し、薄膜上に半導
体素子７の電極パッド８に対応する電極パッド５の部分
のみを残して電極配線層の形状をなすように導体層を積
層形成する工程であり、フォトリソグラフィ等の技術お
よび電解めっき法等のめっき技術を用いて、種薄膜上に
Ａｕ等の電極配線層４を形成する。このとき電極配線層
４の電極パッド５の部分にはめっき層である導体層を形
成しない。すなわち、電極配線層４は薄膜とめっき層か
らなり、電極パッド５は薄膜のみからなる。同図（ｃ）
は次に、同様にフォトリソグラフィー等の技術と電解め
っき法等を用い電極パッド５上にＡｕ等からなるバンプ
１５を前記した外形で前記した高さに形成し、さらにエ
ッチング技術を用いて電極パッド５および電極配線層４
以外の部分の薄膜を除去する。なお、バンプ１５は配線
基板１１上の電極パッド５上に形成したが、半導体素子
７の電極パッド８上に形成することも可能である。同図
（ｄ）は次に、バンプ１５と半導体素子７の電極パッド
８とが対応する位置に対向するように位置合わせを行
う。同図（ｅ）は半導体素子７上から加圧加熱治具１６
により、バンプ１５が配線基板１１の電極パッド５と同
一面積の大きさで、かつ電極配線層４と同じ高さになる
ように、塑性変形する荷重を加え、加熱することにより
半導体素子７の電極パッド８と配線基板１１の電極パッ
ド５とを接続する。同図（ｆ）は加圧加熱治具１６を除
去し、配線基板１１と半導体素子７の間に絶縁樹脂１４
を注入し硬化させることにより配線基板１１上への半導
体素子７の搭載を完了する。以下、同様の工程を繰り返
しモジュールを完成する。
ールの製造工程の一例を示す。同図（ａ）はシリコン基
板の基板１上にスパッタ等によりＡｌ・Ｓｉ・Ｃｕ等か
らなるグランド層２を形成し、グランド層２上にＰ−Ｃ
ＶＤ法等によりＳｉＯ2 等からなる絶縁層３を形成す
る、次に所望の位置にフォトリソグラフィ等の技術とエ
ッチング技術を用いスルーホール１０を形成する。同図
（ｂ）は次に、ＥＢ蒸着法等の薄膜形成法によりＴｉ・
Ａｕ等のめっき用種薄膜の薄膜を形成し、薄膜上に半導
体素子７の電極パッド８に対応する電極パッド５の部分
のみを残して電極配線層の形状をなすように導体層を積
層形成する工程であり、フォトリソグラフィ等の技術お
よび電解めっき法等のめっき技術を用いて、種薄膜上に
Ａｕ等の電極配線層４を形成する。このとき電極配線層
４の電極パッド５の部分にはめっき層である導体層を形
成しない。すなわち、電極配線層４は薄膜とめっき層か
らなり、電極パッド５は薄膜のみからなる。同図（ｃ）
は次に、同様にフォトリソグラフィー等の技術と電解め
っき法等を用い電極パッド５上にＡｕ等からなるバンプ
１５を前記した外形で前記した高さに形成し、さらにエ
ッチング技術を用いて電極パッド５および電極配線層４
以外の部分の薄膜を除去する。なお、バンプ１５は配線
基板１１上の電極パッド５上に形成したが、半導体素子
７の電極パッド８上に形成することも可能である。同図
（ｄ）は次に、バンプ１５と半導体素子７の電極パッド
８とが対応する位置に対向するように位置合わせを行
う。同図（ｅ）は半導体素子７上から加圧加熱治具１６
により、バンプ１５が配線基板１１の電極パッド５と同
一面積の大きさで、かつ電極配線層４と同じ高さになる
ように、塑性変形する荷重を加え、加熱することにより
半導体素子７の電極パッド８と配線基板１１の電極パッ
ド５とを接続する。同図（ｆ）は加圧加熱治具１６を除
去し、配線基板１１と半導体素子７の間に絶縁樹脂１４
を注入し硬化させることにより配線基板１１上への半導
体素子７の搭載を完了する。以下、同様の工程を繰り返
しモジュールを完成する。
【００３１】この実施の形態によれば、電極パッド５の
部分を薄く形成し、バンプ１５を電極パッド５の中央に
底面の形状が電極パッドと相似形で、底面積が電極パッ
ドより小さく、高さが電極パッド５以外の電極配線層４
の厚みより高く形成した構成により、バンプ１５に半導
体素子７の電極パッド８を重ね半導体素子７を加圧して
バンプ１５を変形すると、バンプ１５を電極配線層４と
ほぼ同じ高さにすることができ、半導体素子７の電極パ
ッド８と電極配線層４との隙間をほぼ零にすることがで
きる。このため、バンプ１５の高さを一様にすることが
できるとともに、バンプ１５の高さを小さくすることが
できるので、第１の実施の形態と同効果がある。
部分を薄く形成し、バンプ１５を電極パッド５の中央に
底面の形状が電極パッドと相似形で、底面積が電極パッ
ドより小さく、高さが電極パッド５以外の電極配線層４
の厚みより高く形成した構成により、バンプ１５に半導
体素子７の電極パッド８を重ね半導体素子７を加圧して
バンプ１５を変形すると、バンプ１５を電極配線層４と
ほぼ同じ高さにすることができ、半導体素子７の電極パ
ッド８と電極配線層４との隙間をほぼ零にすることがで
きる。このため、バンプ１５の高さを一様にすることが
できるとともに、バンプ１５の高さを小さくすることが
できるので、第１の実施の形態と同効果がある。
【００３２】またバンプ１５の変形によりバンプ１５が
電極配線層４よりはみ出すことがないとともに、電極パ
ッド５の部分の形状を電極配線層４の他の部分に合わせ
ることができる。さらに、絶縁樹脂９により電極パッド
５，８の部分を封止できる。この発明の第３の実施の形
態を図７に示す。すなわち、この半導体装置の製造工程
は、第２の実施の形態では、バンプ１５と半導体素子７
の電極パッド８とを熱圧着により接続したが、第１の実
施の形態と同様に光硬化性の絶縁樹脂９を用いて回路基
板１１上への半導体素子７の搭載するものである。
電極配線層４よりはみ出すことがないとともに、電極パ
ッド５の部分の形状を電極配線層４の他の部分に合わせ
ることができる。さらに、絶縁樹脂９により電極パッド
５，８の部分を封止できる。この発明の第３の実施の形
態を図７に示す。すなわち、この半導体装置の製造工程
は、第２の実施の形態では、バンプ１５と半導体素子７
の電極パッド８とを熱圧着により接続したが、第１の実
施の形態と同様に光硬化性の絶縁樹脂９を用いて回路基
板１１上への半導体素子７の搭載するものである。
【００３３】図７は光硬化性の絶縁樹脂９を用いた場合
の高周波モジュールの製造工程の一例を示す。同図
（ａ）はシリコン基板の絶縁基板１上にスパッタ等によ
りＡｌ・Ｓｉ・Ｃｕ等からなるグランド層２を形成し、
グランド層２上にＰ−ＣＶＤ法等によりＳｉＯ2 等から
なる絶縁層３を形成する。次に所望の位置にフォトリソ
グラフィ等の技術とエッチング技術を用いスルーホール
１０を形成する。同図（ｂ）は次に、ＥＢ蒸着法等の薄
膜形成法によりＴｉ・Ａｕ等のめっき用種薄膜を形成
し、フォトリソグラフィ等の技術および電解めっき法等
のめっき技術を用い種薄膜上にＡｕ等の電極配線層４を
形成する。このとき電極パッド５の部分にはめっき層を
形成しない。同図（ｃ）は次に、同様にフォトリソグラ
フィ等の技術と電解めっき法等を用い電極パッド５上に
Ａｕ等からなる第２の実施の形態と同じバンプ１５を形
成し、またエッチング技術を用い種薄膜を除去する。こ
のとき、バンプ１５は配線基板１１上電極パッド５上に
形成したが、半導体素子７の電極パッド８上に形成する
ことも可能である。ここまでは第２の実施の形態とほぼ
同様である。同図（ｄ）は次に、配線基板１１上の所望
の位置に光硬化性の絶縁樹脂９を塗布し、バンプ１５と
半導体素子７の電極パッド８とが対応する位置に対抗す
るように位置合わせを行う。同図（ｅ）は半導体素子７
上から加圧治具１２によりバンプ１５が配線基板１１の
電極パッド５と同一面積の大きさで、かつ配線層４と同
じ高さになるように塑性変形する荷重を加え、紫外線１
３を照射し光硬化性絶縁樹脂９を硬化させる。同図
（ｆ）は加圧治具１２を除去し、配線基板１１上への半
導体素子７の搭載を完了する。以下、同様の工程を繰り
返しモジュールを完成する。
の高周波モジュールの製造工程の一例を示す。同図
（ａ）はシリコン基板の絶縁基板１上にスパッタ等によ
りＡｌ・Ｓｉ・Ｃｕ等からなるグランド層２を形成し、
グランド層２上にＰ−ＣＶＤ法等によりＳｉＯ2 等から
なる絶縁層３を形成する。次に所望の位置にフォトリソ
グラフィ等の技術とエッチング技術を用いスルーホール
１０を形成する。同図（ｂ）は次に、ＥＢ蒸着法等の薄
膜形成法によりＴｉ・Ａｕ等のめっき用種薄膜を形成
し、フォトリソグラフィ等の技術および電解めっき法等
のめっき技術を用い種薄膜上にＡｕ等の電極配線層４を
形成する。このとき電極パッド５の部分にはめっき層を
形成しない。同図（ｃ）は次に、同様にフォトリソグラ
フィ等の技術と電解めっき法等を用い電極パッド５上に
Ａｕ等からなる第２の実施の形態と同じバンプ１５を形
成し、またエッチング技術を用い種薄膜を除去する。こ
のとき、バンプ１５は配線基板１１上電極パッド５上に
形成したが、半導体素子７の電極パッド８上に形成する
ことも可能である。ここまでは第２の実施の形態とほぼ
同様である。同図（ｄ）は次に、配線基板１１上の所望
の位置に光硬化性の絶縁樹脂９を塗布し、バンプ１５と
半導体素子７の電極パッド８とが対応する位置に対抗す
るように位置合わせを行う。同図（ｅ）は半導体素子７
上から加圧治具１２によりバンプ１５が配線基板１１の
電極パッド５と同一面積の大きさで、かつ配線層４と同
じ高さになるように塑性変形する荷重を加え、紫外線１
３を照射し光硬化性絶縁樹脂９を硬化させる。同図
（ｆ）は加圧治具１２を除去し、配線基板１１上への半
導体素子７の搭載を完了する。以下、同様の工程を繰り
返しモジュールを完成する。
【００３４】したがって、この実施の形態は第２の実施
の形態と同様な効果がある。なお、この発明において、
絶縁樹脂９，１４の滴下や注入等による塗布工程は半導
体素子の位置合わせ工程の後や、バンプ接続工程の後で
もよいし、これらと同時またはこれらよりも前に行って
もよく、絶縁樹脂９の硬化特性に応じて選択することが
できる。
の形態と同様な効果がある。なお、この発明において、
絶縁樹脂９，１４の滴下や注入等による塗布工程は半導
体素子の位置合わせ工程の後や、バンプ接続工程の後で
もよいし、これらと同時またはこれらよりも前に行って
もよく、絶縁樹脂９の硬化特性に応じて選択することが
できる。
【００３５】
【発明の効果】請求項１の半導体装置によれば、半導体
素子を加圧してバンプを電極配線層に押し付けると、バ
ンプが硬い材料であるため、バンプが電極配線層にめり
込むのでバンプの高さを一様にすることができる。この
ため、バンプ部分のインダクタンスをできるだけ小さく
し、かつバンプ部分のインピーダンスを一定に制御する
ことが可能となり、高周波で動作する高周波モジュール
において安価で正確な特性の制御が可能となり、インピ
ーダンス不整合による誤動作の発生を無くすことが可能
となるという効果がある。
素子を加圧してバンプを電極配線層に押し付けると、バ
ンプが硬い材料であるため、バンプが電極配線層にめり
込むのでバンプの高さを一様にすることができる。この
ため、バンプ部分のインダクタンスをできるだけ小さく
し、かつバンプ部分のインピーダンスを一定に制御する
ことが可能となり、高周波で動作する高周波モジュール
において安価で正確な特性の制御が可能となり、インピ
ーダンス不整合による誤動作の発生を無くすことが可能
となるという効果がある。
【００３６】請求項２の配線基板によれば、電極配線層
を有する絶縁基板と、電極配線層の電極パッド上に重な
るバンプとを備え、バンプを電極配線層よりも硬い材質
により形成したため、この配線基板に半導体素子を実装
する際にバンプを加圧することにより請求項１と同じ作
用効果が得られる。請求項３の半導体装置によれば、請
求項２記載の配線基板と、この配線基板のパッドにバン
プを介して搭載される電極パッドを有する半導体素子と
を備え、半導体素子を加圧して電極配線層を塑性変形す
ることによりバンプを電極配線層に圧入したため、請求
項１と同効果がある。
を有する絶縁基板と、電極配線層の電極パッド上に重な
るバンプとを備え、バンプを電極配線層よりも硬い材質
により形成したため、この配線基板に半導体素子を実装
する際にバンプを加圧することにより請求項１と同じ作
用効果が得られる。請求項３の半導体装置によれば、請
求項２記載の配線基板と、この配線基板のパッドにバン
プを介して搭載される電極パッドを有する半導体素子と
を備え、半導体素子を加圧して電極配線層を塑性変形す
ることによりバンプを電極配線層に圧入したため、請求
項１と同効果がある。
【００３７】請求項４の半導体装置の製造方法によれ
ば、絶縁基板上に電極配線層を形成することにより配線
基板を形成する工程と、電極配線層よりも硬い材質のバ
ンプを電極配線層および半導体素子の一方に形成しかつ
バンプを形成した電極配線層および半導体素子の一方に
絶縁樹脂を塗布する工程と、半導体素子の電極パッドと
電極配線層上の電極パッドとを位置合わせする工程と、
半導体素子を加圧してバンプを電極配線層に圧入する工
程と、絶縁樹脂を硬化させることにより配線基板上に半
導体素子を搭載する工程とを含むため、請求項３の効果
のある半導体装置を高価にすることなく容易に製造する
ことができる。
ば、絶縁基板上に電極配線層を形成することにより配線
基板を形成する工程と、電極配線層よりも硬い材質のバ
ンプを電極配線層および半導体素子の一方に形成しかつ
バンプを形成した電極配線層および半導体素子の一方に
絶縁樹脂を塗布する工程と、半導体素子の電極パッドと
電極配線層上の電極パッドとを位置合わせする工程と、
半導体素子を加圧してバンプを電極配線層に圧入する工
程と、絶縁樹脂を硬化させることにより配線基板上に半
導体素子を搭載する工程とを含むため、請求項３の効果
のある半導体装置を高価にすることなく容易に製造する
ことができる。
【００３８】
【００３９】請求項５の半導体装置によれば、他の部位
よりも薄い電極パッドを形成した電極配線層を有する絶
縁基板と、電極パッド上に配置されて底面が電極パッド
よりも小さく高さが電極配線層よりも大であるバンプと
を備えた配線基板と、バンプ上に重なった電極パッドを
有する半導体素子とを備え、前記半導体素子を加圧して
前記バンプを前記電極配線層の厚さとほぼ同じ高さに変
形したため、請求項４と同効果がある。請求項６の半導
体装置によれば、請求項５において、バンプは、変形し
た状態で電極配線層の電極パッドの平面形状とほぼ同じ
形および大きさを有するため、請求項５の効果のほか、
バンプの変形によりバンプが電極配線層よりはみ出すこ
とがないとともに、電極パッド部分の形状を電極配線層
の他の部分に合わせることができる。
よりも薄い電極パッドを形成した電極配線層を有する絶
縁基板と、電極パッド上に配置されて底面が電極パッド
よりも小さく高さが電極配線層よりも大であるバンプと
を備えた配線基板と、バンプ上に重なった電極パッドを
有する半導体素子とを備え、前記半導体素子を加圧して
前記バンプを前記電極配線層の厚さとほぼ同じ高さに変
形したため、請求項４と同効果がある。請求項６の半導
体装置によれば、請求項５において、バンプは、変形し
た状態で電極配線層の電極パッドの平面形状とほぼ同じ
形および大きさを有するため、請求項５の効果のほか、
バンプの変形によりバンプが電極配線層よりはみ出すこ
とがないとともに、電極パッド部分の形状を電極配線層
の他の部分に合わせることができる。
【００４０】請求項７の配線基板の製造方法によれば、
絶縁基板上に導体材料よりなる薄膜を形成する工程と、
薄膜上に半導体素子の電極パッドに対応する電極パッド
部分のみを残して電極配線層の形状をなすように導体層
を積層形成する工程と、導体層および電極パッド部分を
残して薄膜を除去することにより電極配線層を形成する
工程と、電極パッド部分より小さく電極配線層よりも高
いバンプを電極パッド部分に形成する工程とを含むた
め、配線基板を高価にすることなく容易に製造すること
ができる。
絶縁基板上に導体材料よりなる薄膜を形成する工程と、
薄膜上に半導体素子の電極パッドに対応する電極パッド
部分のみを残して電極配線層の形状をなすように導体層
を積層形成する工程と、導体層および電極パッド部分を
残して薄膜を除去することにより電極配線層を形成する
工程と、電極パッド部分より小さく電極配線層よりも高
いバンプを電極パッド部分に形成する工程とを含むた
め、配線基板を高価にすることなく容易に製造すること
ができる。
【００４１】請求項８の半導体装置の製造方法によれ
ば、絶縁基板上に導体材料よりなる薄膜を形成する工程
と、薄膜上に半導体素子の電極パッドに対応する電極パ
ッド部分のみを残して電極配線層の形状をなすように導
体層を積層形成する工程と、導体層および電極パッド部
分を残して薄膜を除去することにより電極配線層を形成
する工程と、電極パッド部分より小さく電極配線層より
も高いバンプを電極配線層の電極パッド部分および半導
体素子の電極パッドの一方に形成する工程と、配線基板
の電極パッド部分に半導体素子の電極パッドをバンプを
介して位置合わせする工程と、半導体素子を加圧してバ
ンプを電極配線層とほぼ同じ高さに変形させることによ
り半導体素子を配線基板上に搭載するバンプ接続工程と
を含むため、請求項５と同効果の半導体装置を高くする
ことなく容易に製造することができる。
ば、絶縁基板上に導体材料よりなる薄膜を形成する工程
と、薄膜上に半導体素子の電極パッドに対応する電極パ
ッド部分のみを残して電極配線層の形状をなすように導
体層を積層形成する工程と、導体層および電極パッド部
分を残して薄膜を除去することにより電極配線層を形成
する工程と、電極パッド部分より小さく電極配線層より
も高いバンプを電極配線層の電極パッド部分および半導
体素子の電極パッドの一方に形成する工程と、配線基板
の電極パッド部分に半導体素子の電極パッドをバンプを
介して位置合わせする工程と、半導体素子を加圧してバ
ンプを電極配線層とほぼ同じ高さに変形させることによ
り半導体素子を配線基板上に搭載するバンプ接続工程と
を含むため、請求項５と同効果の半導体装置を高くする
ことなく容易に製造することができる。
【００４２】請求項９の半導体装置の製造方法によれ
ば、請求項８において、バンプ接続工程が、バンプを配
線基板の電極パッド部分の平面形状とほぼ同じ形および
大きさになるように変形させているため、請求項８の効
果のほか、バンプが電極配線層よりはみ出すことがない
とともに、電極パッド部分の形状を電極配線層の他の部
分に合わせることができる。
ば、請求項８において、バンプ接続工程が、バンプを配
線基板の電極パッド部分の平面形状とほぼ同じ形および
大きさになるように変形させているため、請求項８の効
果のほか、バンプが電極配線層よりはみ出すことがない
とともに、電極パッド部分の形状を電極配線層の他の部
分に合わせることができる。
【００４３】請求項１０の半導体装置の製造方法によれ
ば、絶縁基板上に導体材料よりなる薄膜を形成する工程
と、薄膜上に半導体素子の電極パッドに対応する電極パ
ッド部分のみを残して電極配線層の形状をなすように導
体層を積層形成する工程と、導体層および電極パッド部
分を残して薄膜を除去することにより電極配線層を形成
する工程と、電極パッド部分より小さく電極配線層より
も高いバンプを電極配線層の電極パッド部分および半導
体素子の電極パッドの一方に形成する工程と、配線基板
の電極パッド部分に半導体素子の電極パッドをバンプを
介して位置合わせする工程と、半導体素子を加圧して前
記バンプを電極配線層とほぼ同じ高さに変形し前記バン
プを介して半導体素子の電極パッドと配線基板の電極パ
ッド部分とを接続するバンプ接続工程と、電極パッド部
分および半導体素子の電極パッドの少なくとも一方に絶
縁樹脂を塗布する工程と、絶縁樹脂を硬化することによ
り半導体素子を配線基板上に搭載する工程とを含むた
め、請求項８の効果のほか、絶縁樹脂により半導体素子
の電極パッドおよび電極配線層の電極パッドの部分を封
止できる。
ば、絶縁基板上に導体材料よりなる薄膜を形成する工程
と、薄膜上に半導体素子の電極パッドに対応する電極パ
ッド部分のみを残して電極配線層の形状をなすように導
体層を積層形成する工程と、導体層および電極パッド部
分を残して薄膜を除去することにより電極配線層を形成
する工程と、電極パッド部分より小さく電極配線層より
も高いバンプを電極配線層の電極パッド部分および半導
体素子の電極パッドの一方に形成する工程と、配線基板
の電極パッド部分に半導体素子の電極パッドをバンプを
介して位置合わせする工程と、半導体素子を加圧して前
記バンプを電極配線層とほぼ同じ高さに変形し前記バン
プを介して半導体素子の電極パッドと配線基板の電極パ
ッド部分とを接続するバンプ接続工程と、電極パッド部
分および半導体素子の電極パッドの少なくとも一方に絶
縁樹脂を塗布する工程と、絶縁樹脂を硬化することによ
り半導体素子を配線基板上に搭載する工程とを含むた
め、請求項８の効果のほか、絶縁樹脂により半導体素子
の電極パッドおよび電極配線層の電極パッドの部分を封
止できる。
【００４４】請求項１１の半導体装置の製造方法によれ
ば、請求項１０において、バンプ接続工程が、バンプを
配線基板の電極パッド部分の平面形状とほぼ同じ形およ
び大きさになるように変形させているため、請求項１０
の効果のほか、バンプが電極配線層よりはみ出すことが
ないとともに、電極パッド部分の形状を電極配線層の他
の部分に合わせることができる。
ば、請求項１０において、バンプ接続工程が、バンプを
配線基板の電極パッド部分の平面形状とほぼ同じ形およ
び大きさになるように変形させているため、請求項１０
の効果のほか、バンプが電極配線層よりはみ出すことが
ないとともに、電極パッド部分の形状を電極配線層の他
の部分に合わせることができる。
【図１】この発明の第１の実施の形態における配線基板
の断面図である。
の断面図である。
【図２】その配線基板に用いた半導体装置を適用した高
周波モジュールの断面図である。
周波モジュールの断面図である。
【図３】高周波モジュールの製造工程図である。
【図４】第２の実施の形態における配線基板の断面図で
ある。
ある。
【図５】その配線基板を用いた半導体装置を適用した高
周波モジュールの断面図である。
周波モジュールの断面図である。
【図６】高周波モジュールの製造工程図である。
【図７】第３の実施の形態における高周波モジュールの
製造工程図である。
製造工程図である。
【図８】従来例における高周波モジュールの断面図であ
る。
る。
【図９】従来例における高周波モジュールの配線基板の
製造工程図である。
製造工程図である。
【図１０】従来例におけるＭＢＢ実装方式のプロセス図
である。
である。
１ 基板 ２ グランド層 ３ 絶縁層 ４ 電極配線層 ５ 電極配線層４の電極パッド ６ バンプ ７ 半導体素子 ８ 半導体素子７の電極パッド ９ 光硬化性の絶縁樹脂 １０ スルーホール １１ 配線基板 １２ 加圧治具 １３ 紫外線 １４ 絶縁樹脂 １５ バンプ １６ 加圧加熱治具
フロントページの続き (56)参考文献 特開 平４−359882（ＪＰ，Ａ) 特開 平４−116944（ＪＰ，Ａ) 特開 平３−184352（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (11)
- 【請求項１】 電極配線層を形成した配線基板と、前記
電極配線層上にバンプを介して接続した電極パッドを有
する複数の半導体素子とを備え、前記バンプが前記電極
配線層よりも硬い材料により形成され前記電極配線層に
めり込み、前記バンプの高さが一様になっていることを
特徴とする半導体装置。 - 【請求項２】 電極配線層を有する絶縁基板と、前記電
極配線層の電極パッド上に重なるバンプとを備え、前記
バンプを前記電極配線層よりも硬い材質により形成し、
前記バンプが押圧されることにより前記電極配線層に圧
入されることを特徴とする配線基板。 - 【請求項３】 電極配線層を有する絶縁基板と、前記電
極配線層の電極パッド上に重なるバンプとを備え、前記
バンプを前記電極配線層よりも硬い材質により形成した
配線基板と、この配線基板のパッドにバンプを介して搭
載される電極パッドを有する半導体素子とを備え、前記
半導体素子を加圧して電極配線層を塑性変形することに
より前記バンプを前記電極配線層に圧入したことを特徴
とする半導体装置。 - 【請求項４】 絶縁基板上に電極配線層を形成すること
により配線基板を形成する工程と、前記電極配線層より
も硬い材質のバンプを前記電極配線層および半導体素子
の一方に形成しかつ前記バンプを形成した前記電極配線
層および前記半導体素子の一方に絶縁樹脂を塗布する工
程と、前記半導体素子の電極パッドと前記電極配線層上
の電極パッドとを位置合わせする工程と、前記半導体素
子を加圧して前記電極配線層を塑性変形させて前記バン
プを前記電極配線層に圧入する工程と、前記絶縁樹脂を
硬化させることにより前記配線基板上に前記半導体素子
を搭載する工程とを含む半導体装置の製造方法。 - 【請求項５】 他の部位よりも薄い電極パッドを形成し
た電極配線層を有する絶縁基板と、前記電極パッド上に
配置されて底面が前記電極パッドよりも小さく高さが前
記電極配線層よりも大であるバンプとを備えた配線基板
と、バンプ上に重なった電極パッドを有する半導体素子
とを備え、前記半導体素子を加圧して前記バンプを前記
電極配線層の厚さとほぼ同じ高さに変形したことを特徴
とする半導体装置。 - 【請求項６】 バンプは、変形した状態で電極配線層の
電極パッドの平面形状とほぼ同じ形および大きさを有す
る請求項５記載の半導体装置。 - 【請求項７】 絶縁基板上に導体材料よりなる薄膜を形
成する工程と、前記薄膜上に前記半導体素子の電極パッ
ドに対応する電極パッド部分のみを残して電極配線層の
形状をなすように導体層を積層形成する工程と、前記導
体層および前記電極パッド部分を残して前記薄膜を除去
することにより電極配線層を形成する工程と、前記電極
パッド部分より小さく前記電極配線層よりも高いバンプ
を前記電極パッド部分に形成する工程とを含む配線基板
の製造方法。 - 【請求項８】 絶縁基板上に導体材料よりなる薄膜を形
成する工程と、前記薄膜上に前記半導体素子の電極パッ
ドに対応する電極パッド部分のみを残して電極配線層の
形状をなすように導体層を積層形成する工程と、前記導
体層および前記電極パッド部分を残して前記薄膜を除去
することにより電極配線層を形成する工程と、前記電極
パッド部分より小さく前記電極配線層よりも高いバンプ
を前記電極配線層の前記電極パッド部分および半導体素
子の電極パッドの一方に形成する工程と、前記配線基板
の電極パッド部分に前記半導体素子の電極パッドを前記
バンプを介して位置合わせする工程と、前記半導体素子
を加圧して前記バンプを前記電極配線層とほぼ同じ高さ
に変形させることにより前記半導体素子を前記配線基板
上に搭載するバンプ接続工程とを含む半導体装置の製造
方法。 - 【請求項９】 バンプ接続工程は、バンプを配線基板の
電極パッド部分の平面形状とほぼ同じ形および大きさに
なるように変形させている請求項８記載の半導体装置の
製造方法。 - 【請求項１０】 絶縁基板上に導体材料よりなる薄膜を
形成する工程と、前記薄膜上に前記半導体素子の電極パ
ッドに対応する電極パッド部分のみを残して電極配線層
の形状をなすように導体層を積層形成する工程と、前記
導体層および前記電極パッド部分を残して前記薄膜を除
去することにより電極配線層を形成する工程と、前記電
極パッド部分より小さく前記電極配線層よりも高いバン
プを前記電極配線層の前記電極パッド部分および半導体
素子の電極パッドの一方に形成する工程と、前記配線基
板の電極パッド部分に前記半導体素子の電極パッドを前
記バンプを介して位置合わせする工程と、前記半導体素
子を加圧して前記バンプを前記電極配線層とほぼ同じ高
さに変形し前記バンプを介して前記半導体素子の電極パ
ッドと前記配線基板の電極パッド部分とを接続するバン
プ接続工程と、前記電極パッド部分および前記半導体素
子の前記電極パッドの少なくとも一方に絶縁樹脂を塗布
する工程と、前記絶縁樹脂を硬化することにより前記半
導体素子を前記配線基板上に搭載する工程とを含む半導
体装置の製造方法。 - 【請求項１１】 バンプ接続工程は、バンプを配線基板
の電極パッド部分の平面形状とほぼ同じ形および大きさ
になるように変形させている請求項１０記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22647095A JP3279461B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体装置、配線基板およびこれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22647095A JP3279461B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体装置、配線基板およびこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974118A JPH0974118A (ja) | 1997-03-18 |
| JP3279461B2 true JP3279461B2 (ja) | 2002-04-30 |
Family
ID=16845612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22647095A Expired - Fee Related JP3279461B2 (ja) | 1995-09-04 | 1995-09-04 | 半導体装置、配線基板およびこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279461B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4892791B2 (ja) * | 2001-05-31 | 2012-03-07 | 大日本印刷株式会社 | マルチチップモジュール用の中間基板 |
| JP4661588B2 (ja) * | 2005-12-27 | 2011-03-30 | 沖電気工業株式会社 | ミリ波実装用配線基板 |
-
1995
- 1995-09-04 JP JP22647095A patent/JP3279461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0974118A (ja) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6794739B2 (en) | Semiconductor device, process for production thereof, and electronic equipment | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| US7875499B2 (en) | Method of manufacturing a stacked semiconductor apparatus | |
| JP4568215B2 (ja) | 回路装置および回路装置の製造方法 | |
| US5918113A (en) | Process for producing a semiconductor device using anisotropic conductive adhesive | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3500995B2 (ja) | 積層型回路モジュールの製造方法 | |
| EP1096567A2 (en) | BGA package and method for fabricating the same | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JPH1027868A (ja) | 半導体パッケージ及びその製造方法 | |
| US20010031515A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JP3659133B2 (ja) | 半導体装置の製造方法 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| US6888256B2 (en) | Compliant relief wafer level packaging | |
| JP3279461B2 (ja) | 半導体装置、配線基板およびこれらの製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| KR20010022036A (ko) | 반도체장치 및 그 제조방법 | |
| JP3012753B2 (ja) | Ｔａｂパッケージとその接続方法 | |
| US20120208325A1 (en) | Semiconductor package and method for manufacturing the same | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP3598189B2 (ja) | チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP3267881B2 (ja) | 回路基板及び半導体装置 | |
| TWI233671B (en) | Flip chip BGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |