JPH0795263A

JPH0795263A - 故障検出回路

Info

Publication number: JPH0795263A
Application number: JP5196646A
Authority: JP
Inventors: Masatoshi Mizobe; 正敏溝邉
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-06-15
Filing date: 1993-06-15
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】本発明はディジタル信号伝送装置内の故障を
伝送ディジタル信号に基づいて検出する故障検出回路に
関し、簡単な回路構成で、誤動作の少ない故障検出を行
うことを目的とする。【構成】信号処理回路１１は入力信号ａに対して速度
変換を行うと共に、擬似信号発生回路１２からの第１の
擬似信号ｃに対しても同じ速度変換を行う。第１の擬似
信号ｃは入力信号ａと同一の伝送速度の、既知の固定パ
ターンであるため、擬似信号発生回路１３からは第１の
擬似信号と同一の固定パターンの第２の擬似信号ｅを出
力する。擬似信号発生回路１５はこの第２の擬似信号ｅ
と信号処理回路１１で信号処理された第１の擬似信号ｄ
とを比較する。警報処理回路１６は比較結果ｆが不一致
のとき警報を発生するための処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は故障検出回路に係り、特
にディジタル信号伝送装置の故障を、伝送ディジタル信
号に基づいて検出する故障検出回路に関する。

【０００２】

【従来の技術】ディジタル信号伝送システムにおいて、
伝送信号が正しく処理されているか、あるいは装置内の
回路が正しく動作しているかを判別するために、装置に
入力される信号と出力される信号を比較する方法が用い
られる。従来、この信号比較には、サイクリック・リダ
ンダンシイ・チェック・コード（ＣＲＣ）などの誤り訂
正符号やパリティビットのような誤り検出符号が用いら
れることは周知の通りである。従って、例えば無線端局
受信部で回線障害の状態をパリティビットで検出する場
合には、中継局が主信号の代わりの擬似ランダム信号
と、そのパリティビットとして擬似ランダム信号から生
成された本来の値とは反転した値を出力することによ
り、後段の故障検出回路でパリティビットに基づき障害
発生を検出させるようにした回路が従来より知られてい
る（例えば特開昭６２−２９９１２９号公報）。

【０００３】そして、このような場合、パリティビット
に基づいて故障を検出する回路は、従来図３のブロック
図に示すような構成とされている。同図中、信号処理回
路２１は、入力ディジタル信号ａに対して予め定められ
た所定の信号処理を行う回路で、所定の信号処理を行っ
て得た信号ｂを後段へ出力する。また、この信号処理回
路２１は、入力ディジタル信号ａからパリティ検出回路
２２で生成したパリティビットｇを一旦保持した後、そ
のままパリティ比較回路２４へ出力する。

【０００４】信号処理回路２１の出力信号ｂは、またパ
リティ検出回路２３にも供給され、前記パリティ検出回
路２２と同一の検出方法でパリティビットを検出（生
成）する。このパリティ検出回路２３の出力パリティビ
ットｈはパリティ比較回路２４に供給される。パリティ
比較回路２４は上記の信号処理回路２１の入力側で検出
されたパリティビットｇと信号処理回路２１の出力側で
検出されたパリティビットｈとをそれぞれ比較し、両者
が一致したときは正常、不一致のときは異常を示す論理
レベルの信号を出力する。この従来の故障検出回路によ
れば、信号処理回路２１の故障などに起因する１ビット
エラーを検出することができる。

【０００５】

【発明が解決しようとする課題】しかるに、上記の従来
の故障検出回路では、信号処理回路２１の入力側と出力
側に、伝送ディジタル信号ａ、ｂを１ビットずつ抜き取
り、その抜き取ったデータが”１”か”０”かを判別
し、判別した”１”の数を計数して、その計数値が偶数
個か奇数個かに基づいて１ビットのパリティビットの値
を決定するという構成のパリティ検出回路２２と２３を
それぞれ有するため、全体としてかなり大規模な回路構
成となる。更に、パリティ検出回路２２、２３自体は、
半ビットのタイミングでのデータ処理や、データ以外の
信号を計数からはずす必要があること、計数区間の分か
れ目でのリセットなど動作が複雑であり、誤動作し易い
という問題がある。

【０００６】本発明は上記の点に鑑みなされたもので、
予め定めた固定パターンの擬似信号を用いて故障検出す
ることにより、上記の課題を解決した故障検出回路を提
供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は上記の目的を達
成するために、ディジタル信号伝送装置内において入力
信号に対して所定の信号処理を行う信号処理回路と、固
定パターンの第１の擬似信号を発生して、信号処理回路
の入力信号と同一の伝送速度で信号処理回路に入力する
第１の擬似信号発生手段と、第１の擬似信号が信号処理
回路で正常に信号処理されて出力されたときと同一の固
定パターンの第２の擬似信号を発生して、信号処理回路
の出力信号と同一の伝送速度で出力する第２の擬似信号
発生手段と、信号処理回路で信号処理されて取り出され
た前記第１の擬似信号と、上記の第２の擬似信号とをそ
れぞれ比較する比較手段とを有する構成としたものであ
る。

【０００８】

【作用】本発明では、信号処理回路で信号処理された前
記第１の擬似信号と第２の擬似信号とをそれぞれ比較手
段により比較することで、故障の有無を検出するように
しているため、固定パターンである第１の擬似信号と第
２の擬似信号を用いて故障検出することができる。従っ
て、データを１ビットずつ抜き取って”１”の数を計数
するなどの複雑な処理を不要にすることができる。

【０００９】また、本発明では、上記の第１及び第２の
擬似信号発生手段を、前記ディジタル信号伝送装置内で
用いられている既存の記憶装置の一部を利用して構成さ
れる。

【００１０】

【実施例】図１は本発明の一実施例のブロック図を示
す。同図中、信号処理回路１１は所定の信号処理を行う
回路で、例えばディジタル信号伝送システムの装置内の
速度変換を行う回路である。また、信号処理回路１１
は、２入力信号に対して並列に同時に同一の速度変換が
できる構成とされている。擬似信号発生回路１２と１３
は基準信号発生回路１４からの同一の基準信号が供給さ
れて、擬似信号を同様のタイミングで出力する回路で、
例えば信号処理回路１１が設けられている同じ装置内の
タイミング用のリード・オンリ・メモリ（ＲＯＭ）ある
いはＦＩＦＯで構成されている。ただし、擬似信号発生
回路１２は信号処理回路１１の入力信号と同一の伝送速
度で第１の擬似信号を発生出力し、擬似信号発生回路１
３は信号処理回路１１の出力信号と同一の伝送速度で、
第１の擬似信号が信号処理回路１１から出力されると予
測される内容の第２の擬似信号を発生出力する。

【００１１】また、擬似信号比較回路１５は、２入力信
号が同一であるかどうかを比較し、その比較結果を警報
処理回路１６へ出力する回路で、例えば２入力排他的論
理和回路で構成されている。警報処理回路１６は入力比
較結果が不一致を示す論理レベルのとき、警報を発生す
る処理を行う回路である。

【００１２】次に本実施例の動作について、図２のタイ
ムチャートを併せ参照して説明する。信号処理回路１１
は図２（Ａ）に示す如き６ビットが６２５μｓで伝送さ
れる、伝送速度９．６ｋｂｐｓの入力信号ａが入力され
ると、これを図２（Ｂ）に示すように伝送速度８．１９
２Ｍｂｐｓに速度変換して、６２５μｓで伝送される５
１２０ビットのうち、最初の６ビットが入力信号ａと同
一データで、７ビット以降はオール”１”の信号ｂを後
段の回路へ出力する。

【００１３】また、信号処理回路１１は、擬似信号発生
回路１２からの図２（Ｃ）に示す既知の固定パターンの
６ビットの伝送速度９．６ｋｂｐｓの第１の擬似信号ｃ
が入力され、擬似信号発生回路１２からのタイミング信
号に基づき入力信号ａと同一のタイミングで、伝送速度
８．１９２Ｍｂｐｓに速度変換して図２（Ｄ）に示す擬
似信号ｄを、擬似信号発生回路１３からのタイミング信
号に基づいたタイミングで出力する。

【００１４】第１の擬似信号ｃは既知であり、また信号
処理回路１１の処理内容は速度変換であるから、擬似信
号発生回路１３は第１の擬似信号ｃと同一のパターン
で、かつ、信号処理回路１１の出力信号ｂ及び出力擬似
信号ｄと同一の伝送速度８．１９２Ｍｂｐｓの、図２
（Ｅ）に示す第２の擬似信号ｅを発生し、これを信号処
理回路１１へ出力するタイミング信号に同期して出力す
る。

【００１５】擬似信号比較回路１５は上記の出力擬似信
号ｄと第２の擬似信号ｅがそれぞれシリアルに入力さ
れ、両者が一致するとき第１の論理レベル、両者が不一
致のとき第２の論理レベルの信号を比較結果ｆとして出
力する。この比較結果ｆは警報処理回路１６に供給さ
れ、ここで警報処理が行われる。上記の出力擬似信号ｄ
は、信号処理回路１１が正常なときには第２の擬似信号
ｅと同一であるから、警報処理回路１６は上記の第１の
論理レベルの比較結果ｆが入力されたときは正常と判断
し、上記の第２の論理レベルの比較結果ｆが入力された
ときは、警報を発生すべく所定の信号処理を行う。

【００１６】このように、本実施例によれば、半ビット
のタイミングでのデータ処理や、データ以外の信号を計
数からはずしたり、計数区間の分かれ目でのリセットな
どの動作が必要である従来のパリティ検出回路に比し、
予め記憶された固定パターンの擬似信号を所定の伝送速
度で出力するだけで良いため、回路動作が簡単であり、
故障検出回路の誤動作を従来に比し大幅に少なくするこ
とができる。

【００１７】また、本実施例によれば、擬似信号発生回
路１２と１３は装置内のタイミングＲＯＭの一部などを
用いているため、従来に比し回路構成をかなり小規模と
することができる。

【００１８】

【発明の効果】以上説明したように、本発明によれば、
固定パターンである第１の擬似信号と第２の擬似信号を
用いて故障検出することができ、データを１ビットずつ
抜き取って”１”の数を計数するなどの複雑な処理を不
要にすることができるため、回路動作が簡単で、誤動作
の発生を従来に比べて大幅に少なくすることができる。
また、本発明では、上記の第１及び第２の擬似信号発生
手段を、前記ディジタル信号伝送装置内で用いられてい
る既存の記憶装置の一部を利用して構成しているため、
従来に比し回路構成をかなり小規模とすることができる
という特長を有する。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の動作説明用フローチャートである。

【図３】従来の一例のブロック図である。

【符号の説明】

１１信号処理回路１２第１の擬似信号発生回路１３第２の擬似信号発生回路１４基準信号発生回路１５擬似信号比較回路１６警報処理回路

Claims

【特許請求の範囲】

【請求項１】ディジタル信号伝送装置内において入力
信号に対して所定の信号処理を行う信号処理回路と、固定パターンの第１の擬似信号を発生して、該信号処理
回路の入力信号と同一の伝送速度で該信号処理回路に入
力する第１の擬似信号発生手段と、該第１の擬似信号が該信号処理回路で正常に信号処理さ
れて出力されたときと同一の固定パターンの第２の擬似
信号を発生して、該信号処理回路の出力信号と同一の伝
送速度で出力する第２の擬似信号発生手段と、該信号処理回路で信号処理されて取り出された該第１の
擬似信号と、該第２の擬似信号発生手段からの該第２の
擬似信号とをそれぞれ比較する比較手段とを有すること
を特徴とする故障検出回路。
【請求項２】前記第１及び第２の擬似信号発生手段
は、前記ディジタル信号伝送装置内で用いられている既
存の記憶装置の一部を利用して構成されていることを特
徴とする請求項１記載の故障検出回路。