JPH0794105A - 静電遮蔽された電界放出型超小型電子デバイス - Google Patents
静電遮蔽された電界放出型超小型電子デバイスInfo
- Publication number
- JPH0794105A JPH0794105A JP25118494A JP25118494A JPH0794105A JP H0794105 A JPH0794105 A JP H0794105A JP 25118494 A JP25118494 A JP 25118494A JP 25118494 A JP25118494 A JP 25118494A JP H0794105 A JPH0794105 A JP H0794105A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- isolator
- gate
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/003—Arrangements for eliminating unwanted electromagnetic effects, e.g. demagnetisation arrangements, shielding coils
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】製造プロセスが簡単で、かつ周囲電界の影響を
受けない電界放出デバイスを提供する。 【構成】電子エミッタ１０８から放出された電子は、ゲ
ート１０６Ａ、１０６Ｂのゲート電圧による電界によっ
て制御を受け、コレクタ１１２Ａ、１１２Ｂに到達す
る。ここで、アイソレータ１１４には所定の電圧が印加
されており、電子の起動を外界の電界から遮蔽する。
受けない電界放出デバイスを提供する。 【構成】電子エミッタ１０８から放出された電子は、ゲ
ート１０６Ａ、１０６Ｂのゲート電圧による電界によっ
て制御を受け、コレクタ１１２Ａ、１１２Ｂに到達す
る。ここで、アイソレータ１１４には所定の電圧が印加
されており、電子の起動を外界の電界から遮蔽する。
Description
【０００１】
【産業上の利用分野】本発明は、超小型電子デバイスに
関し、特に電界放出器技術に基づいた静電遮蔽型超小型
電子デバイスに関する。
関し、特に電界放出器技術に基づいた静電遮蔽型超小型
電子デバイスに関する。
【０００２】
【従来技術及びその問題点】製造の容易なフラット・パ
ネル表示装置は、電子工学分野においては競って探し求
める対象であると考えられてきた。多くの研究者達がそ
のような表示装置を発明しようと努めてきた。
ネル表示装置は、電子工学分野においては競って探し求
める対象であると考えられてきた。多くの研究者達がそ
のような表示装置を発明しようと努めてきた。
【０００３】そのような表示装置に必須のデバイスの１
つが、電界放出器(field emitter)を制御するトランジ
スタまたは超小型電子デバイスである。例えば薄膜技術
を使って半導体基板上にバイポーラ・トランジスタ及び
電界効果トランジスタを作る等、各種のトランジスタが
提案され作成された。。
つが、電界放出器(field emitter)を制御するトランジ
スタまたは超小型電子デバイスである。例えば薄膜技術
を使って半導体基板上にバイポーラ・トランジスタ及び
電界効果トランジスタを作る等、各種のトランジスタが
提案され作成された。。
【０００４】残念ながら、従来のトランジスタ技術は、
電界放出器の製造技術とほとんど共存できない。電界放
出器は、電子を放出するために、通常、異なった電圧の
ゲートに近接して配置され、ゼロか負電圧の非常に鋭い
先端を持っている。このような構造は、従来のバイポー
ラ・トランジスタ及び電界効果トランジスタの構造とは
まったく異なっている。従って、電界放出器とトランジ
スタは異なったプロセスで製造されるので、フラット・
パネル表示装置製造の複雑さを著しく増大させていた。
電界放出器の製造技術とほとんど共存できない。電界放
出器は、電子を放出するために、通常、異なった電圧の
ゲートに近接して配置され、ゼロか負電圧の非常に鋭い
先端を持っている。このような構造は、従来のバイポー
ラ・トランジスタ及び電界効果トランジスタの構造とは
まったく異なっている。従って、電界放出器とトランジ
スタは異なったプロセスで製造されるので、フラット・
パネル表示装置製造の複雑さを著しく増大させていた。
【０００５】ある従来技術は、トランジスタを製造する
ために電界放出器の製造方法を使っている。そのデバイ
スは、電子を放出するエミッタと放出された電子を集め
るために正電圧が印加されているコレクタを持ってい
る。しかしそのデバイスは静電的に遮蔽されていないの
で、環境の影響を非常に受け易い。電界放出の動作は電
子の軌道に大きく依存する。これらの軌道はその周りの
構造の形状と電位に影響される。例えば、フラット・パ
ネル表示装置の中のように、デバイスが正電位の画面の
下に配置されると、コレクタに進んでいた電子が画面方
向に引かれ、その結果そのデバイスの性能を大幅に低下
させる。
ために電界放出器の製造方法を使っている。そのデバイ
スは、電子を放出するエミッタと放出された電子を集め
るために正電圧が印加されているコレクタを持ってい
る。しかしそのデバイスは静電的に遮蔽されていないの
で、環境の影響を非常に受け易い。電界放出の動作は電
子の軌道に大きく依存する。これらの軌道はその周りの
構造の形状と電位に影響される。例えば、フラット・パ
ネル表示装置の中のように、デバイスが正電位の画面の
下に配置されると、コレクタに進んでいた電子が画面方
向に引かれ、その結果そのデバイスの性能を大幅に低下
させる。
【０００６】上に述べたことから、フラット・パネル表
示装置のような分野で動作する電界放出器に類似した技
術に基づく超小型電子デバイスに対する需要が依然とし
てあることは明白であるに違いない。
示装置のような分野で動作する電界放出器に類似した技
術に基づく超小型電子デバイスに対する需要が依然とし
てあることは明白であるに違いない。
【０００７】
【目的】本発明は、電界放出器に類似した技術に基づい
ている超小型電子デバイスを提供することを目的とす
る。
ている超小型電子デバイスを提供することを目的とす
る。
【０００８】
【概要】ある好適な実施例によれば、超小型電子デバイ
スは、電子供給源、コレクタ及びアイソレータを含む。
電子供給源は電子エミッタとゲートを含んでいてもよ
い。電子供給源とコレクタは電子供給源に隣接するコレ
クタにより基板に接続される。
スは、電子供給源、コレクタ及びアイソレータを含む。
電子供給源は電子エミッタとゲートを含んでいてもよ
い。電子供給源とコレクタは電子供給源に隣接するコレ
クタにより基板に接続される。
【０００９】電子供給源は、基板から電子を放出するた
めに１つまたは複数の電圧で制御される。コレクタは電
流を受取るためにあるコレクタ電圧になっている。この
電流は、電子供給源から単位時間当り放出されてコレク
タに入る電子の個数に実質的に比例する。
めに１つまたは複数の電圧で制御される。コレクタは電
流を受取るためにあるコレクタ電圧になっている。この
電流は、電子供給源から単位時間当り放出されてコレク
タに入る電子の個数に実質的に比例する。
【００１０】アイソレータは、電子供給源とコレクタの
近くに電子を実質的に閉じこめるための静電囲壁を形成
するためのアイソレータ電圧がかかっている。
近くに電子を実質的に閉じこめるための静電囲壁を形成
するためのアイソレータ電圧がかかっている。
【００１１】本実施例は、十分に静電遮蔽されているの
で、本実施例の近傍に高圧がかかるフラット・パネル表
示装置にも適用できる。
で、本実施例の近傍に高圧がかかるフラット・パネル表
示装置にも適用できる。
【００１２】本発明の他の側面や利点については、本発
明の原理を示す図面を併用した以下の詳しい説明により
明らかになるであろう。
明の原理を示す図面を併用した以下の詳しい説明により
明らかになるであろう。
【００１３】
【実施例】図１Ａ、図１Ｂは本発明の第１実施例を示し
ている。電界放出型超小型電子デバイス１００は、電子
供給源１０９、コレクタ１１２、及びアイソレータ１１
４を含む。ある実施例では、電子供給源１０９は、電子
エミッタ１０８とゲート１０６を含み、そのゲートは第
１ゲート１０６Ａと第２ゲート１０６Ｂに分割されてい
る。エミッタ１０８、ゲート１０６及びコレクタ１１２
は基板１０２に接続されている。エミッタ１０８は非絶
縁材料であって、半導体でもよい。ゲート１０６、コレ
クタ１１２及びアイソレータ１１４はポリシリコンまた
は金属等の導電性材料であることが好ましい。
ている。電界放出型超小型電子デバイス１００は、電子
供給源１０９、コレクタ１１２、及びアイソレータ１１
４を含む。ある実施例では、電子供給源１０９は、電子
エミッタ１０８とゲート１０６を含み、そのゲートは第
１ゲート１０６Ａと第２ゲート１０６Ｂに分割されてい
る。エミッタ１０８、ゲート１０６及びコレクタ１１２
は基板１０２に接続されている。エミッタ１０８は非絶
縁材料であって、半導体でもよい。ゲート１０６、コレ
クタ１１２及びアイソレータ１１４はポリシリコンまた
は金属等の導電性材料であることが好ましい。
【００１４】電子エミッタ１０８の構造は、電界放出器
分野の電子エミッタに類似している。本実施例では、電
子エミッタの構造は線形エミッタに類似している。他の
電子エミッタ、例えば超小型熱電子供給源等も使用でき
る。第１実施例に似たタイプの電界放出器は、 "Physic
al properties of thin-film field emission cathodes
with molybdenum cones," （著者 Spindt 他、Journal
of Applied Physics,Vol. 47, No. 12, December 197
6）及び "Fabrication of Silicon Point, Wedge, and
Trench FEAs," （著者 Jones 他、the Technical Diges
t of Int. Vacuum Maicroelectronics Conf. 1991）に
示されている。図１Ｂに示す様に、エミッタ１０８は先
端幅１２４の先端を持ち、この先端は第１及び第２ゲー
トから先端の横方向距離１２２だけ離れている。エミッ
タの先端はまた、ゲート１０６が先端の上側距離１２６
の位置にある表面１３０からもオフセットされている。
ゲート１０６とコレクタ１１２は同じような厚さ１２８
を持つ。第１及び第２ゲートは各々ゲート幅１３２を持
つ。コレクタ１１２も第１コレクタ１１２Ａと第２コレ
クタ１１２Ｂの２つに分割されている。第１コレクタ１
１２Ａは第１ゲート１０６Ａに隣接しているが、それか
らゲート−コレクタ幅１３４だけ離されている。また、
同様に第２コレクタ１１２Ｂは第２ゲート１０６Ｂから
同様な幅だけ離されている。第１及び第２コレクタは各
々コレクタ幅１３６を持つ。第１実施例で、アイソレー
タ１１４はエミッタ１０８、ゲート１０６及びコレクタ
１１２の上に置かれ、これらを実質的に覆っている。ア
イソレータはゲート１０６からアイソレータ高１３８の
位置に配置され、アイソレータ幅１４０を持つ。アイソ
レータ幅１４０はアイソレータ高１３８の２倍よりも大
きいことが好ましい。上記のアイソレータの上を電導性
にしたりまたは絶縁性にしたりする構造を更に設けるこ
とも考えられるが、アイソレータが静電囲壁を形成する
ので、帯電することもある追加構造の第１実施例への影
響は最小限になる。従って、実施例は十分に静電遮蔽さ
れている。電界放出型超小型電子デバイスと電界放出器
は基板から電子を放出できる電子エミッタに基づいてい
るので、超小型電子デバイスと電界放出器は、同じ基板
から、またほとんど同じプロセスで製造できる。従っ
て、電界放出器が製造される際に、その電界放出器を制
御する超小型電子デバイスも同時に製造される。アイソ
レータを生成する他の好ましい方法がいくつかある。そ
の１つは、エミッタ、ゲート及びコレクタからアイソレ
ータ高１３８だけ離して電導性材料片を配置することで
ある。他の方法は、電導性材料片の代わりに電導性ワイ
ヤ・メッシュまたは一連の平行電導性ワイヤを使用する
ことである。メッシュやワイヤの間隔は、アイソレータ
高１３８より小さいことが好ましい。
分野の電子エミッタに類似している。本実施例では、電
子エミッタの構造は線形エミッタに類似している。他の
電子エミッタ、例えば超小型熱電子供給源等も使用でき
る。第１実施例に似たタイプの電界放出器は、 "Physic
al properties of thin-film field emission cathodes
with molybdenum cones," （著者 Spindt 他、Journal
of Applied Physics,Vol. 47, No. 12, December 197
6）及び "Fabrication of Silicon Point, Wedge, and
Trench FEAs," （著者 Jones 他、the Technical Diges
t of Int. Vacuum Maicroelectronics Conf. 1991）に
示されている。図１Ｂに示す様に、エミッタ１０８は先
端幅１２４の先端を持ち、この先端は第１及び第２ゲー
トから先端の横方向距離１２２だけ離れている。エミッ
タの先端はまた、ゲート１０６が先端の上側距離１２６
の位置にある表面１３０からもオフセットされている。
ゲート１０６とコレクタ１１２は同じような厚さ１２８
を持つ。第１及び第２ゲートは各々ゲート幅１３２を持
つ。コレクタ１１２も第１コレクタ１１２Ａと第２コレ
クタ１１２Ｂの２つに分割されている。第１コレクタ１
１２Ａは第１ゲート１０６Ａに隣接しているが、それか
らゲート−コレクタ幅１３４だけ離されている。また、
同様に第２コレクタ１１２Ｂは第２ゲート１０６Ｂから
同様な幅だけ離されている。第１及び第２コレクタは各
々コレクタ幅１３６を持つ。第１実施例で、アイソレー
タ１１４はエミッタ１０８、ゲート１０６及びコレクタ
１１２の上に置かれ、これらを実質的に覆っている。ア
イソレータはゲート１０６からアイソレータ高１３８の
位置に配置され、アイソレータ幅１４０を持つ。アイソ
レータ幅１４０はアイソレータ高１３８の２倍よりも大
きいことが好ましい。上記のアイソレータの上を電導性
にしたりまたは絶縁性にしたりする構造を更に設けるこ
とも考えられるが、アイソレータが静電囲壁を形成する
ので、帯電することもある追加構造の第１実施例への影
響は最小限になる。従って、実施例は十分に静電遮蔽さ
れている。電界放出型超小型電子デバイスと電界放出器
は基板から電子を放出できる電子エミッタに基づいてい
るので、超小型電子デバイスと電界放出器は、同じ基板
から、またほとんど同じプロセスで製造できる。従っ
て、電界放出器が製造される際に、その電界放出器を制
御する超小型電子デバイスも同時に製造される。アイソ
レータを生成する他の好ましい方法がいくつかある。そ
の１つは、エミッタ、ゲート及びコレクタからアイソレ
ータ高１３８だけ離して電導性材料片を配置することで
ある。他の方法は、電導性材料片の代わりに電導性ワイ
ヤ・メッシュまたは一連の平行電導性ワイヤを使用する
ことである。メッシュやワイヤの間隔は、アイソレータ
高１３８より小さいことが好ましい。
【００１５】エミッタ１０８にはエミッタ電圧、ゲート
１０６にはゲート電圧が印加されている。適切なエミッ
タ及びゲート電圧をかけると、電子が基板１０２のエミ
ッタから放出される。
１０６にはゲート電圧が印加されている。適切なエミッ
タ及びゲート電圧をかけると、電子が基板１０２のエミ
ッタから放出される。
【００１６】コレクタ１１２にはコレクタ電圧が印加さ
れ、アイソレータにはアイソレータ電圧が印加される
が、アイソレータ電圧は負電圧が好ましい。適切なコレ
クタ及びアイソレータ電圧をかけると、電子供給源とコ
レクタの近傍に電子を実質的に閉じこめる静電囲壁が形
成される。更に、適切な電圧をかけると、コレクタ１１
２は電流を受取るが、この電流は基板１０２からエミッ
タ１０８経由で放出されてコレクタ１１２に入る電子の
単位時間当りの個数に実質的に比例している。
れ、アイソレータにはアイソレータ電圧が印加される
が、アイソレータ電圧は負電圧が好ましい。適切なコレ
クタ及びアイソレータ電圧をかけると、電子供給源とコ
レクタの近傍に電子を実質的に閉じこめる静電囲壁が形
成される。更に、適切な電圧をかけると、コレクタ１１
２は電流を受取るが、この電流は基板１０２からエミッ
タ１０８経由で放出されてコレクタ１１２に入る電子の
単位時間当りの個数に実質的に比例している。
【００１７】その電流はエミッタ１０８、第１及び第２
ゲート、第１及び第２コレクタ及びアイソレータ１１４
の寸法、位置及び電圧に依存する。図２は例えばゼロ電
位の等電位面である静電囲壁１４４とエミッタ１０８か
らコレクタ１１２までの電子軌道１４２を図形的に示し
ている。図３は各種のコレクタ電圧１４８とゲート電圧
１４７によって得られる一組の電流１４６を示す。これ
らの曲線は、伝達特性としてよく知られている。コレク
タ電圧１４８を適切な値に固定しておいた状態でゲート
電圧１４７が変化すると、真空管の場合のように電流１
４６が大幅に変化する。従って、第１実施例は電界放出
器の製造方法に基づいた方法で製造されるが、電流制御
器と同じような機能を持つ。第１実施例１００の寸法、
位置、電圧及び電流は、標準電子光学計算法により計算
され、また当業者には明白であろう。この種の計算法に
関する一般的な議論は、"Electron Beams, Lenses and
Optics," （著者 El-Kareh and El-Kareh、 the Academ
ic press、 1970）にある。
ゲート、第１及び第２コレクタ及びアイソレータ１１４
の寸法、位置及び電圧に依存する。図２は例えばゼロ電
位の等電位面である静電囲壁１４４とエミッタ１０８か
らコレクタ１１２までの電子軌道１４２を図形的に示し
ている。図３は各種のコレクタ電圧１４８とゲート電圧
１４７によって得られる一組の電流１４６を示す。これ
らの曲線は、伝達特性としてよく知られている。コレク
タ電圧１４８を適切な値に固定しておいた状態でゲート
電圧１４７が変化すると、真空管の場合のように電流１
４６が大幅に変化する。従って、第１実施例は電界放出
器の製造方法に基づいた方法で製造されるが、電流制御
器と同じような機能を持つ。第１実施例１００の寸法、
位置、電圧及び電流は、標準電子光学計算法により計算
され、また当業者には明白であろう。この種の計算法に
関する一般的な議論は、"Electron Beams, Lenses and
Optics," （著者 El-Kareh and El-Kareh、 the Academ
ic press、 1970）にある。
【００１８】図４は本発明の第２実施例１５０の一部を
示す。この実施例は、第１ゲート１５６Ａと第２ゲート
１５６Ｂとの寸法、電圧が異なっているのが好ましく、
またコレクタ１６２が第１ゲート１５６Ａに隣接してい
る、という点を除いて第１実施例に類似している。
示す。この実施例は、第１ゲート１５６Ａと第２ゲート
１５６Ｂとの寸法、電圧が異なっているのが好ましく、
またコレクタ１６２が第１ゲート１５６Ａに隣接してい
る、という点を除いて第１実施例に類似している。
【００１９】第２実施例１５０は、エミッタ１５８、第
１ゲート１５６Ａと第２ゲート１５６Ｂに分かれたゲー
ト１５６、コレクタ１６２、及びアイソレータ１６４を
含む。第２実施例の方が第１実施例よりも電流効率が高
いと信じられている。
１ゲート１５６Ａと第２ゲート１５６Ｂに分かれたゲー
ト１５６、コレクタ１６２、及びアイソレータ１６４を
含む。第２実施例の方が第１実施例よりも電流効率が高
いと信じられている。
【００２０】第２実施例において、第１ゲートは第１ゲ
ート幅１８１を持ち、第２ゲート１５６Ｂは第２ゲート
幅１８２を持つ。コレクタ１６２はコレクタ幅１８６を
持ち、ゲート−コレクタ幅１８４だけ第１ゲート１５６
Ａから離れている。アイソレータはアイソレータ高１８
８だけゲート１５６から離れている。
ート幅１８１を持ち、第２ゲート１５６Ｂは第２ゲート
幅１８２を持つ。コレクタ１６２はコレクタ幅１８６を
持ち、ゲート−コレクタ幅１８４だけ第１ゲート１５６
Ａから離れている。アイソレータはアイソレータ高１８
８だけゲート１５６から離れている。
【００２１】図５は、ここではゼロ電位の等電位面１９
４としている静電囲壁と、エミッタ１５８からコレクタ
１６２までの電子軌道をグラフ的に示している。第２実
施例の構成により、第１実施例より少ない個数の電子し
かゲートに引き付けられないと信じられる。これによ
り、第２実施例の方が第１実施例より電流効率が高いと
いうことになるだろう。図６は、帯電していてよい電導
性材料１７５を持つ第２実施例の別の構成を示す。この
構成では、アイソレータ１６４は第２ゲート１５６Ｂを
覆っていない。つまり、アイソレータは、アイソレータ
高１８８より大きい長さ分だけコレクタ１６２の端部１
７７を超えて張り出している。言い換えると、延長部１
７９の長さはアイソレータ高１８８より大きい。このよ
うな構成と、アイソレータやゲートに適切な電圧を印加
することにより、超小型電子デバイスの上方に更に設け
られている電導性材料による伝達特性への影響は最小に
なる。
４としている静電囲壁と、エミッタ１５８からコレクタ
１６２までの電子軌道をグラフ的に示している。第２実
施例の構成により、第１実施例より少ない個数の電子し
かゲートに引き付けられないと信じられる。これによ
り、第２実施例の方が第１実施例より電流効率が高いと
いうことになるだろう。図６は、帯電していてよい電導
性材料１７５を持つ第２実施例の別の構成を示す。この
構成では、アイソレータ１６４は第２ゲート１５６Ｂを
覆っていない。つまり、アイソレータは、アイソレータ
高１８８より大きい長さ分だけコレクタ１６２の端部１
７７を超えて張り出している。言い換えると、延長部１
７９の長さはアイソレータ高１８８より大きい。このよ
うな構成と、アイソレータやゲートに適切な電圧を印加
することにより、超小型電子デバイスの上方に更に設け
られている電導性材料による伝達特性への影響は最小に
なる。
【００２２】第２の構成で、コレクタ電圧を適切な値に
固定した状態で第１ゲート電圧が変化すると、電流が大
幅に変化する。つまり、第２実施例は電界放出の製造方
法にほぼ基づいた方法で製造されるが、電流制御器のよ
うな機能を持つ。
固定した状態で第１ゲート電圧が変化すると、電流が大
幅に変化する。つまり、第２実施例は電界放出の製造方
法にほぼ基づいた方法で製造されるが、電流制御器のよ
うな機能を持つ。
【００２３】図７は本発明の第３実施例２００の一部を
示す。その構造は、アイソレータが基板を覆わずに基板
上に配置された第１及び第２アイソレータに分かれてい
ることを除けば、第１実施例１００と類似してる。更
に、コレクタ２１２は第１ゲート２０６Ａに隣接し、両
ゲートとコレクタは第１アイソレータ２３０Ａと第２ア
イソレータ２３０Ｂに閉じ込められている。第１アイソ
レータと第２アイソレータの両方とも電導性があること
が好ましく、ポリシリコンで作ることができる。
示す。その構造は、アイソレータが基板を覆わずに基板
上に配置された第１及び第２アイソレータに分かれてい
ることを除けば、第１実施例１００と類似してる。更
に、コレクタ２１２は第１ゲート２０６Ａに隣接し、両
ゲートとコレクタは第１アイソレータ２３０Ａと第２ア
イソレータ２３０Ｂに閉じ込められている。第１アイソ
レータと第２アイソレータの両方とも電導性があること
が好ましく、ポリシリコンで作ることができる。
【００２４】第１アイソレータ２３０Ａは、コレクタ−
アイソレータ距離２１８だけコレクタ２１２から離れ、
第２アイソレータ２３０Ｂはコレクタ−ゲート距離２３
６だけ第２ゲート２０６Ｂから離れている。第１アイソ
レータ２３０Ａと第２アイソレータ２３０Ｂは夫々幅２
２０を持つ。第１アイソレータ２３０Ａは第１アイソレ
ータ電圧がかかっており、第２アイソレータ２３０Ｂは
第２アイソレータ電圧がかかっている。
アイソレータ距離２１８だけコレクタ２１２から離れ、
第２アイソレータ２３０Ｂはコレクタ−ゲート距離２３
６だけ第２ゲート２０６Ｂから離れている。第１アイソ
レータ２３０Ａと第２アイソレータ２３０Ｂは夫々幅２
２０を持つ。第１アイソレータ２３０Ａは第１アイソレ
ータ電圧がかかっており、第２アイソレータ２３０Ｂは
第２アイソレータ電圧がかかっている。
【００２５】図７には更に、第３実施例２００の上方に
材料片２１４も示されている。この材料片は電導性であ
ってよい。アイソレータの電圧が電子供給源とコレクタ
の近傍に放出電子を閉じこめるための静電囲壁を形成
し、それにより電子に対する薄板材２１４の効果を最小
にすると信じられている。
材料片２１４も示されている。この材料片は電導性であ
ってよい。アイソレータの電圧が電子供給源とコレクタ
の近傍に放出電子を閉じこめるための静電囲壁を形成
し、それにより電子に対する薄板材２１４の効果を最小
にすると信じられている。
【００２６】薄板材２１４は、コレクタの幅よりはるか
に大きい画面高２３８だけゲート２０６から離れてい
る。
に大きい画面高２３８だけゲート２０６から離れてい
る。
【００２７】図８は、ここではゼロ電位としている等電
位面２９４である静電囲壁とエミッタ２０８からコレク
タ２１２までの電子軌道２９２をグラフ的に示してい
る。本例は、薄板材２１４の影響はアイソレータにより
実質的に最小化されていることを示している。コレクタ
電圧を適切な値に固定した状態で第１ゲート電圧が変化
するにつれて、電流制御器の場合のように電流が劇的に
変化する。
位面２９４である静電囲壁とエミッタ２０８からコレク
タ２１２までの電子軌道２９２をグラフ的に示してい
る。本例は、薄板材２１４の影響はアイソレータにより
実質的に最小化されていることを示している。コレクタ
電圧を適切な値に固定した状態で第１ゲート電圧が変化
するにつれて、電流制御器の場合のように電流が劇的に
変化する。
【００２８】第３実施例のコレクタ２１２は、第１実施
例のようにエミッタ２０８の両側面に配置できる。この
場合、第３実施例の寸法や電圧は変わるが、対称形のコ
レクタを持つ第３実施例もまた電流制御器として機能す
ることができる。
例のようにエミッタ２０８の両側面に配置できる。この
場合、第３実施例の寸法や電圧は変わるが、対称形のコ
レクタを持つ第３実施例もまた電流制御器として機能す
ることができる。
【００２９】図９は、第４実施例３００と薄板材３１４
を示す。第４実施例３００は、第２ゲート３０６Ｂと第
２アイソレータ３３０Ｂの間にガード３２０が追加され
ていること以外は第３実施例と類似している。このガー
ドは電導性であることが好ましく、ポリシリコン等で製
造できる。ガード３２０はガード幅３８６を持ち、ゲー
ト−ガード距離３８４だけ第２ゲート３０６Ｂから離
れ、ガード・アイソレータ距離３８８だけ第２アイソレ
ータ３３０Ｂから離れている。ガード３２０にはガード
電圧がかかっている。ガード３２０は、放出電子をエミ
ッタ３０８からコレクタ３１２へ更に案内し、また、フ
ラット・パネル表示装置の画面電圧のように薄板材の電
圧が正の場合に、このガードの存在は特に有効であると
信じられている。
を示す。第４実施例３００は、第２ゲート３０６Ｂと第
２アイソレータ３３０Ｂの間にガード３２０が追加され
ていること以外は第３実施例と類似している。このガー
ドは電導性であることが好ましく、ポリシリコン等で製
造できる。ガード３２０はガード幅３８６を持ち、ゲー
ト−ガード距離３８４だけ第２ゲート３０６Ｂから離
れ、ガード・アイソレータ距離３８８だけ第２アイソレ
ータ３３０Ｂから離れている。ガード３２０にはガード
電圧がかかっている。ガード３２０は、放出電子をエミ
ッタ３０８からコレクタ３１２へ更に案内し、また、フ
ラット・パネル表示装置の画面電圧のように薄板材の電
圧が正の場合に、このガードの存在は特に有効であると
信じられている。
【００３０】図１０は、ここではゼロ電位の等電位面３
９４としている静電囲壁と、エミッタ３０８からコレク
タ３１２までの電子軌道３９２をグラフ的に示してい
る。本例もまた、アイソレータとガードが薄板材３１４
上の電圧の影響を最小化することを示している。コレク
タ電圧を適切な値に固定しておいて第１ゲート電圧が変
化するにつれて、電流制御器の場合のように電流が大幅
に変化する。
９４としている静電囲壁と、エミッタ３０８からコレク
タ３１２までの電子軌道３９２をグラフ的に示してい
る。本例もまた、アイソレータとガードが薄板材３１４
上の電圧の影響を最小化することを示している。コレク
タ電圧を適切な値に固定しておいて第１ゲート電圧が変
化するにつれて、電流制御器の場合のように電流が大幅
に変化する。
【００３１】第４実施例のコレクタ３１２とガード３２
０は、エミッタ３０８の両側面に配置できる。この場
合、第４実施例の寸法や電圧は変わるが、対称形のコレ
クタ及び対称形のガードを持つ第４の実施例もまた、電
流制御器として機能を果たすことができる。
０は、エミッタ３０８の両側面に配置できる。この場
合、第４実施例の寸法や電圧は変わるが、対称形のコレ
クタ及び対称形のガードを持つ第４の実施例もまた、電
流制御器として機能を果たすことができる。
【００３２】実際の実施例 本発明は以下の例を考察することによって更に明確にな
るが、これらの例は本発明を使用するにあたっての単な
る例示を与えることしか意図していないということに注
意されたい。
るが、これらの例は本発明を使用するにあたっての単な
る例示を与えることしか意図していないということに注
意されたい。
【００３３】図１に示す第１実施例の一例として、基板
１０２は、ガラス、酸化珪素、または、少なくとも厚さ
１μｍの絶縁表面を持つ他の材料でできている。エミッ
タは、数１０オングストロームの先端幅１２４と、約
０．２μｍの先端横方向距離１２２と、約０．１μｍの
先端上方距離１２６とを持つ。コレクタの厚さ１２８は
約０．１μｍである。第１及び第２ゲートのゲート幅１
３２は約２μｍで、ゲート−コレクタ間隔１３４は約３
μｍで、コレクタ幅１３６は約１０μｍである。アイソ
レータ１１４は約３０μｍのアイソレータ幅１４０と、
約１０μｍのアイソレータ高１３８を持っている。
１０２は、ガラス、酸化珪素、または、少なくとも厚さ
１μｍの絶縁表面を持つ他の材料でできている。エミッ
タは、数１０オングストロームの先端幅１２４と、約
０．２μｍの先端横方向距離１２２と、約０．１μｍの
先端上方距離１２６とを持つ。コレクタの厚さ１２８は
約０．１μｍである。第１及び第２ゲートのゲート幅１
３２は約２μｍで、ゲート−コレクタ間隔１３４は約３
μｍで、コレクタ幅１３６は約１０μｍである。アイソ
レータ１１４は約３０μｍのアイソレータ幅１４０と、
約１０μｍのアイソレータ高１３８を持っている。
【００３４】図２に示すものの具体的な例では、エミッ
タ１０８の電圧は０Ｖ、ゲート１０６の電圧は０から１
００Ｖの範囲、望ましくは４０Ｖ、アイソレータ１１４
の電圧は−１０Ｖ、コレクタ１１２の電圧は１０Ｖ、等
電位面１４４は０Ｖが望ましい。コレクタ電圧が変わり
またゲート電圧が変わるにつれて電流が変化する。第２
実施例の一事例では、第２ゲート１５６Ｂの幅が約１０
μｍであること以外は第１実施例の一例と同じ寸法であ
る。図５に示すものの具体的な例では、エミッタと第２
ゲートは０Ｖ、第１ゲートとコレクタは４０Ｖ、アイソ
レータは−１０Ｖ、また等電位面１９４は０Ｖである。
タ１０８の電圧は０Ｖ、ゲート１０６の電圧は０から１
００Ｖの範囲、望ましくは４０Ｖ、アイソレータ１１４
の電圧は−１０Ｖ、コレクタ１１２の電圧は１０Ｖ、等
電位面１４４は０Ｖが望ましい。コレクタ電圧が変わり
またゲート電圧が変わるにつれて電流が変化する。第２
実施例の一事例では、第２ゲート１５６Ｂの幅が約１０
μｍであること以外は第１実施例の一例と同じ寸法であ
る。図５に示すものの具体的な例では、エミッタと第２
ゲートは０Ｖ、第１ゲートとコレクタは４０Ｖ、アイソ
レータは−１０Ｖ、また等電位面１９４は０Ｖである。
【００３５】第３実施例の一事例では、第１及び第２ア
イソレータ２２０の幅が約１０μｍ、コレクタ−アイソ
レータ間隔２１８が約５μｍ、及びゲート−アイソレー
タ間隔２３６が約３μｍであることを除き、第１実施例
に対する一例と同じ寸法である。図８に示すものの具体
的な例では、エミッタ２０８、第２ゲート２０６Ｂ及び
第２アイソレータ２３０Ｂが０Ｖ、第１ゲート２０６Ａ
が４０Ｖ、コレクタが２０Ｖ、第１アイソレータ２３０
Ａが−１０Ｖ、等電位面２９４が０Ｖである。薄板材２
１４は電圧−１０Ｖで、基板２１２から約１０μｍ離れ
ているものとしている。
イソレータ２２０の幅が約１０μｍ、コレクタ−アイソ
レータ間隔２１８が約５μｍ、及びゲート−アイソレー
タ間隔２３６が約３μｍであることを除き、第１実施例
に対する一例と同じ寸法である。図８に示すものの具体
的な例では、エミッタ２０８、第２ゲート２０６Ｂ及び
第２アイソレータ２３０Ｂが０Ｖ、第１ゲート２０６Ａ
が４０Ｖ、コレクタが２０Ｖ、第１アイソレータ２３０
Ａが−１０Ｖ、等電位面２９４が０Ｖである。薄板材２
１４は電圧−１０Ｖで、基板２１２から約１０μｍ離れ
ているものとしている。
【００３６】第４実施例の一事例では、ガード幅３８６
が約５μｍ、ゲート−ガード間隔３８４が約３μｍ、ガ
ード−アイソレータ間隔３８８が約５μｍであることを
除いて、第３実施例についての上述の事例と同じ寸法で
ある。本例では、シート高３５０は約２ｍｍ、シート幅
３４０は４ｍｍ以上である。図１０に示す例では、エミ
ッタ３０８と第２ゲート３０６Ｂは０Ｖ、第１ゲート３
０６Ａとガード３２０は５０Ｖ、コレクタ３１２は１０
Ｖ、第１アイソレータ３０８Ａと第２アイソレータ３０
８Ｂが−３５０Ｖである。薄板材の電圧はフラット・パ
ネル表示装置の画面電圧と同じ６５００Ｖである。等電
位面３９４は０Ｖである。本例ではシ−ト材は６５００
Ｖであるが、放出電子は静電囲壁３９４により薄板材３
１４に到達できないように実質的に閉じ込められてい
る。
が約５μｍ、ゲート−ガード間隔３８４が約３μｍ、ガ
ード−アイソレータ間隔３８８が約５μｍであることを
除いて、第３実施例についての上述の事例と同じ寸法で
ある。本例では、シート高３５０は約２ｍｍ、シート幅
３４０は４ｍｍ以上である。図１０に示す例では、エミ
ッタ３０８と第２ゲート３０６Ｂは０Ｖ、第１ゲート３
０６Ａとガード３２０は５０Ｖ、コレクタ３１２は１０
Ｖ、第１アイソレータ３０８Ａと第２アイソレータ３０
８Ｂが−３５０Ｖである。薄板材の電圧はフラット・パ
ネル表示装置の画面電圧と同じ６５００Ｖである。等電
位面３９４は０Ｖである。本例ではシ−ト材は６５００
Ｖであるが、放出電子は静電囲壁３９４により薄板材３
１４に到達できないように実質的に閉じ込められてい
る。
【００３７】実際の事例の上記計算値は標準的な電子光
学計算法に基づいており、当業者には明白なはずであ
る。
学計算法に基づいており、当業者には明白なはずであ
る。
【００３８】上述の説明により、新しい超小型電子デバ
イスの発明が認識されるはずである。この新しい超小型
電子デバイスは、電界放出器と似た製造工程に基づいて
いる。新しい超小型電子デバイスは各種の分野、例えば
フラット・パネル表示装置等、に適用されうる。本発明
は電子供給源のような電界放出器の１つのタイプのみを
取り上げたが、他のタイプの電子供給源も完全に適用可
能である。更に、本発明はある個数の電極、例えばゲー
ト、コレクタ、アイソレータ、及びガードについてのみ
述べているが、もっと多くの電極を使って電子をエミッ
タからコレクタにもっと良く導くことができる。基板上
の電極は同一平面上にあるように述べたが、本発明は高
さの違ういくつかの平面上にある電極にも適用される。
本発明を真空管、トランジスタ、またはダイオードの代
わりに使用できることも当業者には明白であろう。
イスの発明が認識されるはずである。この新しい超小型
電子デバイスは、電界放出器と似た製造工程に基づいて
いる。新しい超小型電子デバイスは各種の分野、例えば
フラット・パネル表示装置等、に適用されうる。本発明
は電子供給源のような電界放出器の１つのタイプのみを
取り上げたが、他のタイプの電子供給源も完全に適用可
能である。更に、本発明はある個数の電極、例えばゲー
ト、コレクタ、アイソレータ、及びガードについてのみ
述べているが、もっと多くの電極を使って電子をエミッ
タからコレクタにもっと良く導くことができる。基板上
の電極は同一平面上にあるように述べたが、本発明は高
さの違ういくつかの平面上にある電極にも適用される。
本発明を真空管、トランジスタ、またはダイオードの代
わりに使用できることも当業者には明白であろう。
【００３９】本発明の他の実施例は、本明細書を考察し
たりあるいは本明細書に開示する発明を実施してみるこ
とによって当業者には明白であろう。本明細書及び実施
例は模範例とのみ見なすべきものであり、本発明の真の
範囲及び趣旨は特許請求範囲によって示される。
たりあるいは本明細書に開示する発明を実施してみるこ
とによって当業者には明白であろう。本明細書及び実施
例は模範例とのみ見なすべきものであり、本発明の真の
範囲及び趣旨は特許請求範囲によって示される。
【００４０】
【効果】以上詳細に説明したように、本発明によれば製
造が容易でかつ周囲電界の影響を受けにくい電界放出型
超小型電子デバイスを得ることができる。
造が容易でかつ周囲電界の影響を受けにくい電界放出型
超小型電子デバイスを得ることができる。
【００４１】
【実施の態様】以下に、本発明の実施の態様の例を列挙
する。
する。
【００４２】［態様１］以下の(a)ないし(c)を設けた電
子デバイス： (a)基板に結合された電子供給源：１つまたは複数の電
圧が基板から供給され前記電子供給源から出る電子放出
を制御する； (b)基板に結合され前記電子供給源に隣接して配置され
たコレクタ：前記コレクタはコレクタ電圧がかかってお
り、単位時間当たり前記電子供給源から前記コレクタに
放出される電子の個数に実質的に比例する電流を受取
る； (c)アイソレータ電圧がかかっており、前記電子供給源
と前記コレクタの近傍に電子を閉じこめるための静電囲
壁を形成するアイソレータ。
子デバイス： (a)基板に結合された電子供給源：１つまたは複数の電
圧が基板から供給され前記電子供給源から出る電子放出
を制御する； (b)基板に結合され前記電子供給源に隣接して配置され
たコレクタ：前記コレクタはコレクタ電圧がかかってお
り、単位時間当たり前記電子供給源から前記コレクタに
放出される電子の個数に実質的に比例する電流を受取
る； (c)アイソレータ電圧がかかっており、前記電子供給源
と前記コレクタの近傍に電子を閉じこめるための静電囲
壁を形成するアイソレータ。
【００４３】［態様２］前記アイソレータが前記電子供
給源と前記コレクタを実質的に覆い、かつ両者から間隔
をとっていることを特徴とする態様１記載の電子デバイ
ス。
給源と前記コレクタを実質的に覆い、かつ両者から間隔
をとっていることを特徴とする態様１記載の電子デバイ
ス。
【００４４】［態様３］前記電子供給源が前記基板に結
合され、エミッタ電圧がかかっており、第１側面と第２
側面を持つ電子エミッタと、前記基板に結合され、前記
エミッタの前記第１側面に隣接して配置され、第１ゲー
ト電圧がかかっている第１ゲートと、前記基板に結合さ
れ、前記エミッタの前記第２側面に隣接して配置され、
第２ゲート電圧がかかっている第２ゲートを有し、前記
エミッタ電圧、前記第１ゲート電圧及び前記第２ゲート
電圧が前記エミッタから放出される電子の放出を制御す
ることを特徴とする態様１記載の電子デバイス。
合され、エミッタ電圧がかかっており、第１側面と第２
側面を持つ電子エミッタと、前記基板に結合され、前記
エミッタの前記第１側面に隣接して配置され、第１ゲー
ト電圧がかかっている第１ゲートと、前記基板に結合さ
れ、前記エミッタの前記第２側面に隣接して配置され、
第２ゲート電圧がかかっている第２ゲートを有し、前記
エミッタ電圧、前記第１ゲート電圧及び前記第２ゲート
電圧が前記エミッタから放出される電子の放出を制御す
ることを特徴とする態様１記載の電子デバイス。
【００４５】［態様４］前記コレクタが前記第１ゲート
に隣接して配置されていることを特徴とする態様３記載
の電子デバイス。
に隣接して配置されていることを特徴とする態様３記載
の電子デバイス。
【００４６】［態様５］前記電子デバイスが正電圧の表
示スクリーンを持つフラット・パネル表示装置環境中に
あることを特徴とする態様４記載の電子デバイス。
示スクリーンを持つフラット・パネル表示装置環境中に
あることを特徴とする態様４記載の電子デバイス。
【００４７】［態様６］前記コレクタが２つの側面を持
ち、第１側面は前記第１ゲートに隣接して配置され、第
２側面は前記第２ゲートに隣接して配置されていること
を特徴とする態様３記載の電子デバイス。
ち、第１側面は前記第１ゲートに隣接して配置され、第
２側面は前記第２ゲートに隣接して配置されていること
を特徴とする態様３記載の電子デバイス。
【００４８】［態様７］前記アイソレータが第１アイソ
レータと第２アイソレータに分かれ、前記電子供給源と
前記コレクタの各側面に１つずつ配置され、前記第１ア
イソレータと前記第２アイソレータは前記基板に結合さ
れ、前記第１アイソレータは前記第１アイソレータ電圧
を持ち、前記第２アイソレータは前記第２アイソレータ
電圧を持つことを特徴とする態様１記載の電子デバイ
ス。
レータと第２アイソレータに分かれ、前記電子供給源と
前記コレクタの各側面に１つずつ配置され、前記第１ア
イソレータと前記第２アイソレータは前記基板に結合さ
れ、前記第１アイソレータは前記第１アイソレータ電圧
を持ち、前記第２アイソレータは前記第２アイソレータ
電圧を持つことを特徴とする態様１記載の電子デバイ
ス。
【００４９】［態様８］前記電子供給源が、前記基板に
結合され、エミッタ電圧がかかっており、前記第１側面
と前記第２側面を持つ電子エミッタと、前記基板に結合
され、前記エミッタの前記第１側面の隣に配置され、第
１ゲート電圧が印加されている第１ゲートと、前記基板
に結合され、前記エミッタの前記第２側面の隣に配置さ
れ、第２ゲート電圧が印加されている第２ゲートを有
し、前記エミッタ、前記第１及び前記第２ゲート電圧が
前記エミッタから放出される電子の放出を制御すること
を特徴とする態様７記載の電子デバイス。
結合され、エミッタ電圧がかかっており、前記第１側面
と前記第２側面を持つ電子エミッタと、前記基板に結合
され、前記エミッタの前記第１側面の隣に配置され、第
１ゲート電圧が印加されている第１ゲートと、前記基板
に結合され、前記エミッタの前記第２側面の隣に配置さ
れ、第２ゲート電圧が印加されている第２ゲートを有
し、前記エミッタ、前記第１及び前記第２ゲート電圧が
前記エミッタから放出される電子の放出を制御すること
を特徴とする態様７記載の電子デバイス。
【００５０】［態様９］前記コレクタが前記第１ゲート
に隣接して配置されたことを特徴とする態様８記載の電
子デバイス。
に隣接して配置されたことを特徴とする態様８記載の電
子デバイス。
【００５１】［態様１０］前記基板に結合され、前記第
２アイソレータと前記第２ゲートの間に配置され、前記
エミッタから前記コレクタに放出電子を更に確実に導く
ためのガード電圧がかかっているガードが付加された態
様９記載の電子デバイス。
２アイソレータと前記第２ゲートの間に配置され、前記
エミッタから前記コレクタに放出電子を更に確実に導く
ためのガード電圧がかかっているガードが付加された態
様９記載の電子デバイス。
【００５２】［態様１１］以下のステップ(a)ないし(c)
を設けた電界放出方法： (a)基板に結合されている電子供給源に１つまたは複数
の電圧を印加する：前記電圧は前記電子供給源からの電
子放出を制御する； (b)前記基板に結合されまた前記電子供給源に隣接して
配置されたコレクタにコレクタ電圧を印加する：これに
より前記コレクタが、前記電子供給源から放出されて前
記コレクタに入る電子の単位時間当りの個数に実質的に
比例する電流を受取るようにする； (c)アイソレータ電圧をアイソレータにかけて、前記電
子供給源と前記コレクタの近傍に電子を閉じこめるため
の静電囲壁を形成する。
を設けた電界放出方法： (a)基板に結合されている電子供給源に１つまたは複数
の電圧を印加する：前記電圧は前記電子供給源からの電
子放出を制御する； (b)前記基板に結合されまた前記電子供給源に隣接して
配置されたコレクタにコレクタ電圧を印加する：これに
より前記コレクタが、前記電子供給源から放出されて前
記コレクタに入る電子の単位時間当りの個数に実質的に
比例する電流を受取るようにする； (c)アイソレータ電圧をアイソレータにかけて、前記電
子供給源と前記コレクタの近傍に電子を閉じこめるため
の静電囲壁を形成する。
【００５３】［態様１２］前記アイソレータが前記電子
供給源と前記コレクタを実質的に覆い、かつ両者から間
隔をとったことを特徴とする態様１１記載の方法。
供給源と前記コレクタを実質的に覆い、かつ両者から間
隔をとったことを特徴とする態様１１記載の方法。
【００５４】［態様１３］電子供給源に１つまたは複数
の電圧を印加するステップが、基板に結合され、第１側
面と第２側面を持つ電子エミッタにエミッタ電圧をかけ
るステップと、前記基板に結合されまた前記エミッタの
前記第１側面に隣接して配置された第１ゲートに第１ゲ
ート電圧を印加するステップと、前記基板に結合され、
前記エミッタの前記第２側面に隣接して配置された第２
ゲートに第２ゲート電圧をかけるステップを有し、前記
エミッタ電圧、前記第１ゲート電圧及び前記第２ゲート
電圧が前記エミッタから放出される電子の放出を制御す
ることを特徴とする態様１２記載の方法。
の電圧を印加するステップが、基板に結合され、第１側
面と第２側面を持つ電子エミッタにエミッタ電圧をかけ
るステップと、前記基板に結合されまた前記エミッタの
前記第１側面に隣接して配置された第１ゲートに第１ゲ
ート電圧を印加するステップと、前記基板に結合され、
前記エミッタの前記第２側面に隣接して配置された第２
ゲートに第２ゲート電圧をかけるステップを有し、前記
エミッタ電圧、前記第１ゲート電圧及び前記第２ゲート
電圧が前記エミッタから放出される電子の放出を制御す
ることを特徴とする態様１２記載の方法。
【００５５】［態様１４］前記コレクタが前記第１ゲー
トに隣接して配置されていることを特徴とする態様１３
記載の方法。
トに隣接して配置されていることを特徴とする態様１３
記載の方法。
【００５６】［態様１５］前記方法が正電圧の表示スク
リーンを持つフラット・パネル表示装置環境に適用され
ることを特徴とする態様１４記載の方法。
リーンを持つフラット・パネル表示装置環境に適用され
ることを特徴とする態様１４記載の方法。
【００５７】［態様１６］前記コレクタが２つの側面を
持ち、第１側面は前記第１ゲートに隣接して配置され、
第２側面は前記第２ゲートに隣接して配置されたことを
特徴とする態様１３記載の方法。
持ち、第１側面は前記第１ゲートに隣接して配置され、
第２側面は前記第２ゲートに隣接して配置されたことを
特徴とする態様１３記載の方法。
【００５８】［態様１７］前記アイソレータ電圧を前記
アイソレータに印加するステップが、第１アイソレータ
に第１アイソレータ電圧を印加するステップと、第２ア
イソレータに第２アイソレータ電圧を印加するステップ
を有し、前記第１アイソレータ及び前記第２アイソレー
タが前記電子供給源と前記コレクタの各側面に夫々１つ
ずつ配置され、前記第１アイソレータと前記第２アイソ
レータの両者が前記基板に結合されていることを特徴と
する態様１１記載の方法。
アイソレータに印加するステップが、第１アイソレータ
に第１アイソレータ電圧を印加するステップと、第２ア
イソレータに第２アイソレータ電圧を印加するステップ
を有し、前記第１アイソレータ及び前記第２アイソレー
タが前記電子供給源と前記コレクタの各側面に夫々１つ
ずつ配置され、前記第１アイソレータと前記第２アイソ
レータの両者が前記基板に結合されていることを特徴と
する態様１１記載の方法。
【００５９】［態様１８］電子供給源に１つまたは複数
の電圧を印加するステップ工程が、前記基板に結合され
第１側面と第２側面を持つ電子エミッタにエミッタ電圧
を印加するステップと、前記基板に結合され前記エミッ
タの前記第１側面に隣接して配置されている第１ゲート
に第１ゲート電圧を印加するステップと、前記基板に結
合され前記エミッタの前記第２側面に隣接して配置され
ている第２ゲートに第２ゲート電圧を印加するステップ
を有し、前記エミッタ電圧、前記第１ゲート電圧及び前
記第２ゲート電圧が前記エミッタから放出される電子の
放出を制御することを特徴とする態様１７記載の方法。
の電圧を印加するステップ工程が、前記基板に結合され
第１側面と第２側面を持つ電子エミッタにエミッタ電圧
を印加するステップと、前記基板に結合され前記エミッ
タの前記第１側面に隣接して配置されている第１ゲート
に第１ゲート電圧を印加するステップと、前記基板に結
合され前記エミッタの前記第２側面に隣接して配置され
ている第２ゲートに第２ゲート電圧を印加するステップ
を有し、前記エミッタ電圧、前記第１ゲート電圧及び前
記第２ゲート電圧が前記エミッタから放出される電子の
放出を制御することを特徴とする態様１７記載の方法。
【００６０】［態様１９］前記コレクタが前記第１ゲー
トに隣接して配置されたことを特徴とする態様１８記載
の方法。
トに隣接して配置されたことを特徴とする態様１８記載
の方法。
【００６１】［態様２０］前記基板に結合されまた前記
第２アイソレータと前記第２ゲートの間に配置されたガ
ードにガード電圧を印加して、前記エミッタから前記コ
レクタに放出される電子を更に確実に導くステップを設
けたことを特徴とする態様１９記載の方法。
第２アイソレータと前記第２ゲートの間に配置されたガ
ードにガード電圧を印加して、前記エミッタから前記コ
レクタに放出される電子を更に確実に導くステップを設
けたことを特徴とする態様１９記載の方法。
【図１Ａ】本発明の第１実施例の一部分を示す図。
【図１Ｂ】本発明の第１実施例の一部分を示す図。
【図２】第１実施例の等電位面と電子軌道を示す図。
【図３】本発明の一組の電流電圧曲線を示す図。
【図４】本発明の第２実施例の一部分を示す図。
【図５】第２実施例の等電位面と電子軌道を示す図。
【図６】第２実施例の別の構成を示す図。
【図７】画面付きの本発明の第３実施例の一部分を示す
図。
図。
【図８】第３実施例の等電位面と電子軌道を示す図。
【図９】画面付きの本発明の第４実施例の一部分を示す
図。
図。
【図１０】第４実施例の等電位面と電子軌道を示す図。
【符号の説明】 １００、１５０、２００：超小型電子デバイス １０２、１５２、２０２：基板 １０６、１５６：ゲート １０８、１５８、２０８：電子エミッタ １０９、：電子供給源 １１２、１６２、２１２、３１２：コレクタ １１４、１６４、３３０：アイソレータ １７５：導電性材料 ２３０Ａ、３３０Ａ：第１アイソレータ ２３０Ｂ、３３０Ｂ：第２アイソレータ ３２０：ガード
Claims (1)
- 【請求項１】以下の(a)ないし(c)を設けた電子デバイ
ス： (a)基板に結合された電子供給源：１つまたは複数の電
圧が基板から供給され前記電子供給源から出る電子放出
を制御する； (b)基板に結合され前記電子供給源に隣接して配置され
たコレクタ：前記コレクタはコレクタ電圧がかかってお
り、単位時間当たり前記電子供給源から前記コレクタに
放出される電子の個数に実質的に比例する電流を受取
る； (c)アイソレータ電圧がかかっており、前記電子供給源
と前記コレクタの近傍に電子を閉じこめるための静電囲
壁を形成するアイソレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/124,328 US5340997A (en) | 1993-09-20 | 1993-09-20 | Electrostatically shielded field emission microelectronic device |
| US124,328 | 1993-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794105A true JPH0794105A (ja) | 1995-04-07 |
| JP3519800B2 JP3519800B2 (ja) | 2004-04-19 |
Family
ID=22414223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25118494A Expired - Fee Related JP3519800B2 (ja) | 1993-09-20 | 1994-09-20 | 静電遮蔽された電界放出型超小型電子デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5340997A (ja) |
| EP (1) | EP0644570B1 (ja) |
| JP (1) | JP3519800B2 (ja) |
| DE (1) | DE69414510T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004606A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 전계방출 표시소자 및 그의 제조방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111868B2 (ja) * | 1993-04-13 | 1995-11-29 | 日本電気株式会社 | 電界放出冷陰極素子 |
| US5545946A (en) * | 1993-12-17 | 1996-08-13 | Motorola | Field emission display with getter in vacuum chamber |
| WO1996013849A1 (en) * | 1994-10-31 | 1996-05-09 | Amoco Corporation | Field emitter device and source with multiple gate structure |
| JPH0982214A (ja) * | 1994-12-05 | 1997-03-28 | Canon Inc | 電子放出素子、電子源、及び画像形成装置 |
| GB9626221D0 (en) * | 1996-12-18 | 1997-02-05 | Smiths Industries Plc | Diamond surfaces |
| US5780960A (en) * | 1996-12-18 | 1998-07-14 | Texas Instruments Incorporated | Micro-machined field emission microtips |
| JP2002518788A (ja) | 1998-06-11 | 2002-06-25 | ペトル・ヴィスコル | プレーナ型電子エミッタ（ｐｅｅ） |
| US6989631B2 (en) * | 2001-06-08 | 2006-01-24 | Sony Corporation | Carbon cathode of a field emission display with in-laid isolation barrier and support |
| US6663454B2 (en) * | 2001-06-08 | 2003-12-16 | Sony Corporation | Method for aligning field emission display components |
| US6682382B2 (en) * | 2001-06-08 | 2004-01-27 | Sony Corporation | Method for making wires with a specific cross section for a field emission display |
| US7002290B2 (en) * | 2001-06-08 | 2006-02-21 | Sony Corporation | Carbon cathode of a field emission display with integrated isolation barrier and support on substrate |
| US6756730B2 (en) * | 2001-06-08 | 2004-06-29 | Sony Corporation | Field emission display utilizing a cathode frame-type gate and anode with alignment method |
| US6624590B2 (en) * | 2001-06-08 | 2003-09-23 | Sony Corporation | Method for driving a field emission display |
| US6873118B2 (en) * | 2002-04-16 | 2005-03-29 | Sony Corporation | Field emission cathode structure using perforated gate |
| US6791278B2 (en) * | 2002-04-16 | 2004-09-14 | Sony Corporation | Field emission display using line cathode structure |
| US6747416B2 (en) * | 2002-04-16 | 2004-06-08 | Sony Corporation | Field emission display with deflecting MEMS electrodes |
| US7012582B2 (en) * | 2002-11-27 | 2006-03-14 | Sony Corporation | Spacer-less field emission display |
| US20040145299A1 (en) * | 2003-01-24 | 2004-07-29 | Sony Corporation | Line patterned gate structure for a field emission display |
| US7071629B2 (en) * | 2003-03-31 | 2006-07-04 | Sony Corporation | Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects |
| US20040189552A1 (en) * | 2003-03-31 | 2004-09-30 | Sony Corporation | Image display device incorporating driver circuits on active substrate to reduce interconnects |
| US20070274656A1 (en) * | 2005-12-30 | 2007-11-29 | Brist Gary A | Printed circuit board waveguide |
| US20150170864A1 (en) * | 2013-12-16 | 2015-06-18 | Altera Corporation | Three electrode circuit element |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683399A (en) * | 1981-06-29 | 1987-07-28 | Rockwell International Corporation | Silicon vacuum electron devices |
| FR2568394B1 (fr) * | 1984-07-27 | 1988-02-12 | Commissariat Energie Atomique | Dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| US4987377A (en) * | 1988-03-22 | 1991-01-22 | The United States Of America As Represented By The Secretary Of The Navy | Field emitter array integrated distributed amplifiers |
| US5173534A (en) * | 1989-01-30 | 1992-12-22 | Rohm And Haas Company | Emulsion and latex paint containing multipurpose binder |
| US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
| JP2968014B2 (ja) * | 1990-01-29 | 1999-10-25 | 三菱電機株式会社 | 微小真空管及びその製造方法 |
| US5192240A (en) * | 1990-02-22 | 1993-03-09 | Seiko Epson Corporation | Method of manufacturing a microelectronic vacuum device |
| JP2634295B2 (ja) * | 1990-05-17 | 1997-07-23 | 双葉電子工業株式会社 | 電子放出素子 |
| US5196767A (en) * | 1991-01-04 | 1993-03-23 | Optron Systems, Inc. | Spatial light modulator assembly |
| US5075595A (en) * | 1991-01-24 | 1991-12-24 | Motorola, Inc. | Field emission device with vertically integrated active control |
| US5212426A (en) * | 1991-01-24 | 1993-05-18 | Motorola, Inc. | Integrally controlled field emission flat display device |
| EP0498254B1 (en) * | 1991-01-28 | 1996-03-27 | Sony Corporation | Microelectronic ballistic transistor and process of manufacturing the same |
| US5140219A (en) * | 1991-02-28 | 1992-08-18 | Motorola, Inc. | Field emission display device employing an integral planar field emission control device |
| JP3235172B2 (ja) * | 1991-05-13 | 2001-12-04 | セイコーエプソン株式会社 | 電界電子放出装置 |
| US5138237A (en) * | 1991-08-20 | 1992-08-11 | Motorola, Inc. | Field emission electron device employing a modulatable diamond semiconductor emitter |
| US5191217A (en) * | 1991-11-25 | 1993-03-02 | Motorola, Inc. | Method and apparatus for field emission device electrostatic electron beam focussing |
| US5210472A (en) * | 1992-04-07 | 1993-05-11 | Micron Technology, Inc. | Flat panel display in which low-voltage row and column address signals control a much pixel activation voltage |
-
1993
- 1993-09-20 US US08/124,328 patent/US5340997A/en not_active Expired - Lifetime
-
1994
- 1994-09-20 DE DE69414510T patent/DE69414510T2/de not_active Expired - Fee Related
- 1994-09-20 JP JP25118494A patent/JP3519800B2/ja not_active Expired - Fee Related
- 1994-09-20 EP EP94306860A patent/EP0644570B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004606A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 전계방출 표시소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5340997A (en) | 1994-08-23 |
| EP0644570A3 (en) | 1995-12-20 |
| EP0644570A2 (en) | 1995-03-22 |
| EP0644570B1 (en) | 1998-11-11 |
| DE69414510T2 (de) | 1999-04-01 |
| JP3519800B2 (ja) | 2004-04-19 |
| DE69414510D1 (de) | 1998-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3519800B2 (ja) | 静電遮蔽された電界放出型超小型電子デバイス | |
| US5473218A (en) | Diamond cold cathode using patterned metal for electron emission control | |
| US6300713B1 (en) | Focusing electrode for field emission displays and method | |
| KR20010034893A (ko) | 전계 방출 디스플레이 및 동작 방법 | |
| EP0696042A1 (en) | Field emission device arc-suppressor | |
| JPH08185814A (ja) | 平面表示パネル | |
| JPH0963466A (ja) | 冷電子放出素子及びその製造方法 | |
| JPH07105831A (ja) | 電子集束及び偏向のための装置と方法 | |
| JPH07130281A (ja) | 電界放出型陰極装置 | |
| KR100661142B1 (ko) | 전자 방출 장치 및 필드 에미션 디스플레이 | |
| US6566804B1 (en) | Field emission device and method of operation | |
| US5587628A (en) | Field emitter with a tapered gate for flat panel display | |
| US5710478A (en) | Field emitter having source, channel, and drain layers | |
| JPH0636679A (ja) | 反転モード電子放出器 | |
| US5631196A (en) | Method for making inversion mode diamond electron source | |
| JP3867118B2 (ja) | Ｍｏｓｆｅｔ型電子放出素子 | |
| US20070052337A1 (en) | Display device | |
| KR20010034645A (ko) | 전계 방출형 전자원 장치 | |
| JP2835434B2 (ja) | 冷電子放出素子 | |
| JPH0963467A (ja) | 冷電子放出素子及びその製造方法 | |
| JPH06243777A (ja) | 冷陰極 | |
| JP2001160355A (ja) | 電子放出素子及び画像表示装置 | |
| JP3870300B6 (ja) | 冷電子放出素子 | |
| JP3870300B2 (ja) | 冷電子放出素子 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040130 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |