JP2002518788A - プレーナ型電子エミッタ(pee) - Google Patents

プレーナ型電子エミッタ(pee)

Info

Publication number
JP2002518788A
JP2002518788A JP2000553971A JP2000553971A JP2002518788A JP 2002518788 A JP2002518788 A JP 2002518788A JP 2000553971 A JP2000553971 A JP 2000553971A JP 2000553971 A JP2000553971 A JP 2000553971A JP 2002518788 A JP2002518788 A JP 2002518788A
Authority
JP
Japan
Prior art keywords
charge
electrons
material system
semiconductor
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000553971A
Other languages
English (en)
Other versions
JP2002518788A5 (ja
Inventor
ペトル・ヴィスコル
ニールス・オレ・ニールセン
アルミン・デロング
ウラディミル・コラリク
Original Assignee
ペトル・ヴィスコル
ニールス・オレ・ニールセン
アルミン・デロング
ウラディミル・コラリク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ペトル・ヴィスコル, ニールス・オレ・ニールセン, アルミン・デロング, ウラディミル・コラリク filed Critical ペトル・ヴィスコル
Publication of JP2002518788A publication Critical patent/JP2002518788A/ja
Publication of JP2002518788A5 publication Critical patent/JP2002518788A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/312Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J35/00X-ray tubes
    • H01J35/02Details
    • H01J35/04Electrodes ; Mutual position thereof; Constructional adaptations therefor
    • H01J35/06Cathodes
    • H01J35/065Field emission, photo emission or secondary emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2235/00X-ray tubes
    • H01J2235/06Cathode assembly
    • H01J2235/062Cold cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Discharge Lamps And Accessories Thereof (AREA)
  • Electron Sources, Ion Sources (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 電子の準弾道移動の存在に基づくプレーナー型電子エミッタを提供する。好ましい実施形態において、プレーナー型電子エミッタは限界的なギャップの半導体又は絶縁体の本体から構成され、マクロ的な厚さ(〜1mm)の上記本体は相互に平行な2つの表面によって終わり、上記2つの自由表面の上には2つの電極対が蒸着又は成長によって形成されている。2つの電極とその間に挟まれた半導体又は絶縁体からなる構造に、弱い外部電界(〜100V/cm)が作用すると、カソードから半導体又は絶縁体に電子が注入され、その一部は準弾道性を示す。即ち、この注入電子の一部は半導体又は絶縁体内において非弾性エネルギー損失を起こすことなく加速され、これによってアノードで十分なエネルギーと運動量とが達成され、電子は陽極を経て移動して上記構造から空のスペース(真空)に放散される。

Description

【発明の詳細な説明】
【0001】 技術分野 本件発明は弱い電界中において半導体又は絶縁体に適用して準弾道電子を形成
するとともに移動させる新しい方法に関する。これは大きな非弾性エネルギー損
失を招来することなく、上記半導体又は絶縁体内において電子を加速することを
可能とする。主たる実施形態は例えば平面ディスプレイ及びプレーナー型電子ビ
ームリソグラフィにおけるプレーナー型電子エミッタである。
【0002】 また、各種の用途における上記(開示された)プレーナー型電子エミッタを用
いる多くの装置が開示され、上記装置のための優先権もまた要求されている。
【0003】 背景技術 本件発明は弱い(ほぼ100V/cm)の電界中に置かれた高抵抗半導体又は
絶縁体の中における電子の準弾道移動に関する。準弾道移動とは電子放射が最小
にまで減少される結果、電子の平均自由行程が肉眼で認識され得るようになるこ
とを意味する。この効果は非常に大きな強度の電界が非常に短い距離にわたって
作用され、及び/又は半導体が極低温に冷却された時に限り、半導体において確
認される。以下、上記の特性を有する半導体材料又は絶縁体材料を準弾道半導体
又はQB−SEMという。
【0004】 準弾道移動は各種の方法に利用されることができる。この出願において、これ
らは2つの主たる分野に分類されている。 1.特有の特性であり、材料内部における準弾道電子の移動特性である電子放
射型半導体、及び 2.特有の特性であり、基体から放射されるべき準弾道電子の特性である電子
ソースである。
【0005】 関連する先行技術のうち、大きな電界中に置かれた高抵抗の半導体又は絶縁体
の内部における弾道電子について記述したものはない。この事実は半導体におけ
る準弾道移動の一般的な考え方による。高抵抗材料における準弾道移動の可能性
については直観的に理解できるものではないので、決して求められていたもので
はなかった。この準弾道移動プロセスにおける基本的な物理的現象は、適用され
る電界Eがオーム抵抗範囲(移動電荷キャリアの集中及び電気的移動性が一定で
、電界Eから独立した)の範囲内であり、上記半導体又は絶縁体の小片の厚みが
移動電荷キャリアの平均自由行程よりも大きいときに限り(好ましくは数オング
ストロームないし2000オングストロームの程度)、弾道電子の電流成分がほ
ぼゼロに等しく、基本的に電子放射なしの状態が導かれる、というように理解さ
れていた(S.M.Sze: Physics of semiconductor devices; John Wiley 1981ある
いはK.W.Bore; Survey of semiconductor physics,vol.II; Van Nostrand Reinh
old 1992、参照)。
【0006】 1.電子放射型半導体 弱い(ほぼ100V/cm)電界中に置かれた高抵抗の半導体又は絶縁体にお
ける電子の準弾道移動はだいたいにおいて半導体部品や半導体デバイスに利用で
きる。
【0007】 半導体部品や半導体デバイスの用途は多岐にわたり、関連する特許や文献も非
常に多数に挙がる。主たる4つの用途に分類され、各々について製品の例が挙げ
られる。
【0008】 Aクラス;整流及び電荷(情報)保持 このクラスにおける半導体部品又は半導体デバイスにはショットキーバリアダ
イオード(米国特許第5627479号及び欧州特許第672257B1号)及
びバイポーラp−n,p−i−nダイオード、サイリスタが含まれ、同様に、M
IS(金属絶縁体半導体)ダイオード等の多くのユニポーラデバイス、CCD(
電荷結合デバイス)、MISトンネルダイオード、MISスイッチダイオード、
IMPATT(衝突電離アバランチ走行時間)ダイオード及びBARITT(バ
リアインジェクション・走行時間)ダイオード及び他の関連する走行時間デバイ
スが含まれる。
【0009】 Bクラス;光検出デバイス及び光放射デバイス このクラスの半導体部品又は半導体デバイスには他の多数のLED(光放射ダ
イオード)、フォトダイオード、半導体レーザ、アバランチダイオード及び電気
信号への変換を目的とする他のフォト導通デバイスが含まれる。
【0010】 Cクラス;増幅及び不揮発性メモリ このクラスの半導体部品又は半導体デバイスにおける本件発明の用途にはバイ
ポーラトランジスタやバイポーラ・ユニジャンクショントランジスタが含まれる
とともに、FET(電界効果トランジスタ)、JFET(ジャンクション電界効
果トランジスタ)、MESFET(金属半導体電界効果トランジスタ)、MOS
FET(金属酸化物半導体電界効果トランジスタ)、不揮発性メモリデバイスを
含む多くのユニポーラ部品又はユニポーラデバイスが含まれている。特に、この
クラス内の本件発明に関連する用途はトンネル型トランジスタ、TED(遷移電
子デバイス)及び他の弾道(熱電子)型トランジスタ及び/又はデバイスである
【0011】 Dクラス;光学的イメージの検出、形成及び処理 半導体カメラ、電気信号の2次元光学的イメージ又は信号への変換、2次元光
学的イメージ又は信号の輝度又はコントラストの増幅及び空間的拡大。
【0012】 弾道デバイス又は熱電子デバイス(しばしば、そう呼ばれるのであるが)は既
に予想されていたが(例えば、S.M.Sze: Physics of semiconductor devices; J
ohn Wiley 1981,184頁あるいはK.W.Bore; Survey of semiconductor physics,vo
l.II; Van Nostrand Reinhold 1992,1265 頁及び1247頁、参照)、提案され
た構造では極端に小さな寸法(100オングストローム程度)と強い電界を必要
とし、製造コストが高く、しかも信頼性が低いものである。
【0013】 2.電子ソース 本件発明は”電子ソース”の用語で分類される電子デバイスの一般的なクラス
に関連し、特に”プレーナ型電子ソース”の用語で分類されるサブクラスに関連
する。これらの全てのデバイスは空の空間を通って移動でき、各種の技術用途に
利用されることのできる電子ビームを与える。
【0014】 全ての電子ソースに対して本質的に要求されることは、電子が放射表面と真空
との境界におけるエネルギー障壁を越えることができるとともに、材料から真空
中に放散できるように、十分なエネルギー(多くの場合3〜5eV)及び放射表
面に指向する速度をもってデバイスの放射表面(真空となったデバイス表面)に
十分な量の電子を与えることである。エネルギー障壁は真空レベルと放射表面で
の電気化学的電位との間のエネルギー差によって概ね与えられる。必要な量のエ
ネルギーは次のいずれかの方法またはいずれかの組合せによって供給されること
ができる。
【0015】 放射表面の加熱(”熱放射”電子ソース) 放射表面・真空の領域における十分に高い電界の確立(”電界放射”電子ソー
ス) デバイスのバルク領域内における放射表面の方向への十分な電子の加速(”ト
ンネル電界放射”及び/又は”準弾道電界放射”電子ソース) 光子又は他のエネルギー微粒子による放射表面の照射(”光放射”電子ソース
) 放射表面と真空との境界における上記エネルギー障壁の低下(”非電子類放射
”電子ソース)
【0016】 ある用途の場合にはその後に電子が加速されて電気光学的に変調される電子ビ
ームのポイント型ソースが必要とされる一方、プレーナ型ソースが必要とされ及
び/又は有利である多数の技術的な用途が存在する。これらの用途に用いられる
先行技術の全ては特定の材料の点状放射領域に関連している。大型のプレーナ型
電子エミッタのみはそのような小領域のアレイを形成することによって実現され
ることができる。さらに、ほとんどのデバイスは電子を真空中に放散させために
アノード内に開口を必要とする。
【0017】 米国特許第5703435号(1997年12月)及び米国特許第55348
59号(1996年9月)の引用例から理解されるように、非常に多数の発明が
存在し、それらの全ては発明の用途を放射型平面パネルディスプレイの分野にお
ける基本的な構成ブロックに強調したプレーナ型電子エミッタに関連している。 先行技術の多くは概ね2つのクラスに分けることができる。
【0018】 クラス1 最初のクラスにおいて、放射用アノード・カソード構造が一般的に全てソリッ
ドステート構造をなし、金属材料、半導体材料及び絶縁体材料の組み合わせで構
成されてカソード表面と空間との境界において電界放射を起こすための必要な条
件が確保されるようになっている。これらのデバイスの目的は電子放射の効率を
改善することであり、全てのデバイスにおいて表面上に幾つかの物質を配置した
同一の基本的なカソードを用いている。電子は半導体表面からアノードの開口を
経て空間内に放射される。その原理は半導体・自由空間の障壁を狭くし、電子が
アノードの電子障壁電位を経て放散及び/又は通過しやすくすることである。上
述の手段のいずれも電子放射電流を増加させるために適用できる。
【0019】 電子の生成と加速とを促進するような十分に強い電界を形成するために、必要
な大きな外部電圧が相対的に極めて短い距離(電子自由行程の程度)にわたって
印加されなければならないことは、先行技術の1つのクラスにおけるソリッドス
テート型デバイスの大半の固有の特徴である。これらの電子は次に上記の強電界
中において準弾道軌道と呼ぶことのできるものに沿い(又、通常はここで電子の
アバランチェ増幅を経験する)、放射アノードの表面に向けて移動する。しかし
、同時にその移動中に非弾性的な衝突(散乱)を経て、ある程度のエネルギーを
損失する。現在、この方法によってかなりの電子の放射を得るためには大きな電
圧を必要とすることが分かっている。適用される電界Eが弱く(オーム抵抗範囲
内であり、移動電荷キャリアの集中及び電気的移動性が一定で、電界Eから独立
している)、半導体材料又は絶縁体材料の厚みLsam (図2)が移動電荷の自由
行程(好ましくは数オングストロームから2000オングストロームの程度)よ
り大きい場合、電流成分Ibal はないに等しいくらい小さくなり、電子放射の電
流Iem(図2)は基本的にはゼロになる。
【0020】 クラス1の幾つかは下記に説明され、他は章の終わりに述べられる。 米国特許第5536193号には基体上に広帯域ギャップ材料の小片を散在さ
せて金属でカバーする工程と、広帯域ギャップ材料が露出するまで金属をエッチ
ングする工程と、放射電子のための小先端を形成する工程とを用いる電界エミッ
タの製造方法が記載されている。
【0021】 米国特許第5463275号には特に選択された半導体材料の少なくとも3つ
の層構造からなる電子放射デバイスが記載されている。 米国特許第4801994号には中間層が本来の半導体に支持され、おそらく
は非常に小さな損失をもって電子を移動させるようになした3層半導体構造が記
載されている。 欧州特許第504603号には異なるディプッション領域に影響するような特
定の不純物レベルを有する半導体の複合構造体が記載されている。これには放射
効率を改善するために、ショットキーバリア金属・半導体接合を用いることが開
示されている。
【0022】 米国特許第5554859号、米国特許第4303930号及び英国特許第1
303659号は欧州特許第504603号と同様の内容が記載されている。 他の関連する文献は、金属・絶縁体・金属の電界放射(Physical Review Lett
er Vol.76,17(1996),320)であるが、又種々のダイヤモンド等の成分を含む電界
放射もある(米国特許第5631196号、米国特許第5703435号及びそ
れらの引例)。
【0023】 クラス2 上記の先行技術の幾つかにおいて、クラスを特徴づける点(おそらくは、各種
の厚みのプレーナー型の金属材料、半導体材料及び絶縁材料の組合せであろう)
は、必要とされる電界の形成又は集中及び形状に関連する特徴の組合せでる。こ
のクラスにおける放射カソードは通常は1点からの電界放射を促進するように設
けられる。これは低い電子仕事関数を有する材料で局所的に覆い、及び/又は幾
何学的に放射ポイント又はピークを形成するように材料の形状化することによっ
て実現される。 以下、クラス2の幾つかの選択された先行技術を説ぷいし、他はこの章の最後
に述べる。
【0024】 米国特許第5229682号には放射電極の一部から対向電極及び中間介在層
における開口を点状に通過して自由空間に真っ直ぐに侵入する電界放射デバイス
が記載されている。これちの電子は半導体又は絶縁体の中間介在層を横断するこ
とはない。放射電極は対向電極及び中間介在層における開口を通ってピークとな
る部分を有するような形状に形成される。平面ディスプレイは上述の電極のアレ
イによって構成される。 米国特許第5712490号には光カソードデバイスが記載され、これは窓層
上に配置された幾つかの半導体層と、光子吸込み性、即ち光伝導率を最適化し、
これらの電子の拡散長を増加するために選ばれた半導体層とから構成される。こ
の発明は窓層と第1の半導体層との間に配置されるべき光学的に透明な電極を開
示するものではない(第3欄第11行、参照)。
【0025】 米国特許第5528103号、米国特許第5229682号にはまたゲート電
極ら放射された電子を狭帯域に集中させるような電界を形成するが、電子を吸込
みしない焦点隆起が設けられている。さらに、これらの電極又は隆起は上述の目
的を補助するために導電性である必要がある(第7欄第27行には別の方法で述
べられている)。 米国特許第5212426号、米国特許第5229682号にはまた各放射電
極への電荷の供給を制御するために、組込みトランジスタを用いた各電極(ピク
セル)を集中制御することが記載されている。
【0026】 米国特許第4823004号には材料を通過する電子の弾道軌跡を解析し、弾
道軌跡の解析によって材料のバルク構造についての情報を得るためのデバイスが
記載されている。 米国特許第5444328号には電気的なブレークダウンの可能性を低くする
ように高電圧電子放射の半導体構造を構築する方法が記載されている。 米国特許第5631196号、米国特許第5229682号では放射電極をフ
ラット化することに関し、対向電極と中間介在層における開口を通ってピークと
なる部分が、電子放射物質として不純物ドーピングダイヤモンドの部分に置き代
えられている。
【0027】 他の関連する文献には米国特許第4683399号、欧州特許第150885
号、欧州公報第601673号、米国特許第5340997号及びそれらの引用
文献がある。
【0028】 例外 上述のクラスの例外にはカソードとアノードとの間に十分な電圧を印加するこ
とにより、それらの間の空の空間に電子が放射されるようなデバイスが含まれる
。この場合における放射カソードは通常は低い電子仕事関数の材料でカバーされ
、及び/又は幾何学的に電界放射を促進させるような形状に形成されている。か
かるデバイスの例には米国特許第5703435号がある。
【0029】 米国特許第5703435号には電子放射層の材料が黒鉛と結晶ダイヤモンド
又は非晶質ダイヤモンドとの混合から構成される電界放射カソードが記載されて
いる。
【0030】 用途 適切なデバイスにおいて電子移動半導体及び電子ソースを利用するために、先
行技術に述べられた基本的な部品に対して幾つかの拡張がなされる必要がある。 放射された電子はその目的を達成し、更に加速されるために十分なエネルギー
を持ってはいない。これは代表的には高い陽電気電位を有する”加速電極”を放
射表面からある距離をあけて設けることにより移送され、これにより放射された
電子は介在する空の空間内において高いエネルギーまで加速される。
【0031】 電子・光変換の目的のため、適切な”発光”材料がアノード構造に採用される
ことができ、上記アノード構造はカソード・アノード構造の必須部分又はカソー
ド・アノード構造から最大限の空の空間を隔てた”加速電極”の部分となる。 電子ソースデバイスの用途には代表的には電子顕微鏡、プレーナー型電子ビー
ムリソグラフィ、材料蒸発のための電子銃、X線管、電子倍増器(光倍増器、2
次元粒子/EM放射検出アレイ)、電子ビーム溶接機、平面ディスプレイ(電界
放射式)及び幾つかの高速弾道半導体部品及びデバイスが含まれている。
【0032】 リソグラフィの先行技術 本件発明の1つの重要な用途はリソグラフィ(マイクロリソグラフィ)の分野
であり、特にプレーナー型電子ビームリソグラフィ(PEBL)の用語でもって
表現される分野である。集積回路(IC)の製造工程にはリソグラフィ工程が必
須である。IC製造におけるリソグラフィ工程は基本的にはウエハー表面にレジ
ストをデポジットし、”書込みツール”でもってレジストの部分を放射線(光子
、電子又はイオン)に曝し、最後にレジストを除去する工程の繰り返しからなる
。光学、X線、電子又はイオンビームのリソグラフィはIC製造工程の間におい
て少なくとも原理的に、必要なリソグラフィ作業を達成することのできる公知の
方法である。光学リソグラフィは標準的な、十分に成熟した工業的技術であり、
その主たる欠点はプリントされることのできる最も小さい形態における光学的回
析の制限である。一般的にIC部品やICの寸法を小さくする場合における他の
衝突は主たる欠点として考慮される必要がある。放射源として電子を用いる場合
、光学的回析の制限は存在しない。先行技術において用いられるプレーナー型電
子ビームリソグラフィの原理の概略は図8に示されている。カソード1、絶縁薄
フィルム24、電子吸込みテンプレート19及びアノード14から構成される基
本構造が採用されている。電子は絶縁薄フィルム24を通過し、アノードが絶縁
薄フィルムと直接に接触する場所においてのみ、表面S4を経て自由空間に放出
される。これらの電子は次に加速され、電子が予めデポジットされた微細レジス
ト層を有するウエハー上に突出される。H.Ahmed等(本件発明の発明者が
含まれている)によるCavendish Laboratory,Cambridgeの”Procceding of the
Conference on Microlithography”において、実際にプレーナー型電子ビームリ
ソグラフィを実施する方法か経験的に示されている。この先行技術において、電
子リソグラフィ投影システムは先行技術のプレーナー型電子放射を用いて実施さ
れている。しかし、他の欠点がこの放射エミッターを受け入れ難くしている。こ
の目的に適したプレーナー型電子エミッターではウエハー全体が必要な電圧の1
本の広幅ビームでもって露光され、これらのプレーナー型電子エミッターは大き
な電界と短い距離を必要とすることに起因して寿命が極端に短い。
【0033】 発明が解決しようとする課題 電子を円滑に生成し加速する十分に強い電界を形成するために、極端に大きな
電圧を層待機に非常に短い距離(電子自由行程の程度)に印加する必要があるこ
とが、既存の電界放射用のプレーナー型電子デバイスの欠点である。 他の欠点は、極端に短い距離について非常に高い局所的な電界を必要とするこ
とが入手できる材料の特性と相まって、電子の自由行程を短くする(散乱率を大
きくする)という結果、換言すれば、上記デバイス内において電子が容認し得な
いエネルギー損失を起こすことなく移動しえるような物理的な距離を簡単に制限
してしまうという結果を招来することである。
【0034】 更に、他の欠点は、上述の作用に起因して、これらの電子の一部分のみがアノ
ードの(放射)表面からカソード・アノード構造に隣接する空間内に電子を放出
させるのに十分なエネルギーを有することである。 更にまた、他の欠点は、これらのデバイスが一般的に全く低い電子放射電流I
em(図2)及び高いバックグラウンド電流Iback(図2)を持っていることであ
る。 また、電界放射式のプレーナー型電子デバイスの他の欠点は、電力消費量が電
子放射表面の単位面積当たり非常に大きいということである。 更にまた、上述の作用に起因して、電子放射効率が低いということである。 更に、電界放射式のプレーナー型電子デバイスの他の欠点は、しばしば不安定
で、一般的に寿命を短くする絶縁破壊を起こす傾向にあることである。
【0035】 上記デバイスの更に他の欠点は、上記デバイスの臨界領域(非常に短い距離に
ついて高い電界を加える)におけるエネルギー損失に起因してしばしば過熱を引
き起こすことである。 また、他の欠点は、これらのプレーナー型電界放射デバイスのスケーリングア
ップ(scaing-up)(カソードの電子放射領域を増加させる)により、厳しい問題
が提起されることである。 更に、上記デバイスの他の欠点は、規格外の高価な材料を使用する点にある。 また、電界放射式のプレーナー型電子デバイスの欠点は、構造が複雑である点
である。
【0036】 また、ICを製造する際にウエハーを露光するのに適した広幅ビームを放射す
るプレーナー型電子エミッターの欠点は、寿命が極端に短く(30分より短い)
プレーナー型電子ビームリソグラフィには適用し難いことである。
【0037】 電子放射半導体 本件発明は適切な操作条件の下で、ある簡単な半導体・絶縁体構造において存
在する準弾道電子を利用することにより、上述の問題を解決することを課題とす
る。
【0038】 本件発明の目的は半導基体又は絶縁基体に弱い外部電界(≦100V/cm)
が作用した時に電子が準弾道軌跡に沿って移動するような上記半導基体又は絶縁
基体を利用し得るようにすることにある。電子(準弾道電子)が基体の一端側(
図3の表面S2)から他端側(表面S4)まで前記軌跡に沿って移動し、電子放
射表面S4を経て真空中に放出されるのに十分なエネルギーまで加速される(以
後、上記基体は準弾道半導体基体又はQB−Sem基体ともいう)。
【0039】 本件発明の他の目的は準弾道電子がほとんどエネルギー損失や運動量の変化を
起こさない一方、QB−Sem基体を通って移動するような上記QB−Sem基
を利用し得るようにすることにある。 本件発明の更に他の目的は準弾道電子の準弾道移動に基体が用いられた時に、
発熱が起こらないような上記QB−Sem基体を利用し得るようにすることにあ
る。 本件発明の更に他の目的は低い(オーム抵抗)の電界内における準弾道移動を
可能とし、肉眼で認識しえる距離を越えて起こり得るQB−Sem基体を利用し
得るようにすることにある。
【0040】 本件発明の他の目的は電子の速度が高い電界移動浸透効果によって制限されな
いQB−Sem基体を利用し得るようにすることにある。 本件発明の更に他の目的は電子の挙動が真空管内における電子の挙動に類似す
るQB−Sem基体を利用し得るようにすることにある。 更に、本件発明の目的は高い電界と極端に小さい厚み(100オングストロー
ムの程度)の基体を必要としないQB−Sem基体を利用し得るようにすること
にある。 更にまた、本件発明の目的は簡単なデザイン、高強度、比較的安価、高い信頼
性及び長い寿命の半導体部品を製造することのできるQB−Sem基体を利用し
得るようにすることにある。
【0041】 また、本件発明の他の目的は電子・光学的な用途の分野において用いられるQ
B−Sem基体を利用し得るようにすることにある。 また、本件発明の他の目的は半導体部品、半導体デバイス及び集積回路をデザ
インし製造する際に用いられるQB−Sem基体を利用し得るようにすることに
ある。 また、本件発明の他の目的はIC内に高密度実装部品が用いられた時に、QB
−半導体内のQB電子による低い電力の変則的な放散が発熱問題の解決に寄与す
るQB−Sem基体を利用し得るようにすることにある。
【0042】 また、本件発明の他の目的は”熱電子”デバイスのデザインがしばしば不安定
さを招来するとともに製造の高コスト化の原因となる薄フィルムの複雑な多構造
に依存する必要がないようなQB−Sem基体を利用し得るようにすることにあ
る。 さらに、本件発明の他の目的は高い電界を必要とせず、従って不可逆的な絶縁
破壊による各種の半導体デバイスの性能低下が本質的に除去されるQB−Sem
基体を提供することにある。 また、本件発明の他の目的は既存の半導体技術によって完全に組立て得るQB
−Sem基体を提供することにある。 さらに、本件発明の他の目的は特に高い周波数の半導体部品又はデバイスのデ
ザインが幾何学的な制約によって制限されないQB−Sem基体を提供すること
にある。
【0043】 また、本件発明の他の目的は半導体部品又はデバイス、及び/又は物理学的装
置のための新しい概念を可能とするQB−Sem基体を提供することにある。 更にまた、本件発明の他の目的は通常の半導体工業製品の同じ程度の(又は長
い)寿命を有するQB−Sem基体を提供することにある。 本件発明によって既に開示したように、QB半導体において、電子が低い電界
の下で肉眼で認識し得る距離を生地弾道的に移動し得るという効果は、パイポー
ラ及びユニポーラのいずれの方式の各種の半導体部品及びデバイスをデザインし
製作又は製造するにあたり大きな衝撃を与えるであろう。これらは集積回路の構
築において単一ユニット、あるいは部品又は部分として利用されるであろう。
【0044】 電子ソース 本件発明の目的は放射された電子が低い外部電界(≦100V/cm)の作用
下にQB−Sem基体内に肉眼で認識し得る準弾道軌跡(これらの軌跡は数10
0ミクロン程度の長さである)を利用する電子エミッターを提供することにある
。これらの電子(準弾道電子)は基体の一端側(図3の表面S2)から他端側(
表面S4)に向けてこれらの軌跡に沿って移動し、加速され、これによりそのエ
ネルギーを増加し、電子放射表面S4を経て真空中に放出される。 本件発明の他の目的は非常に低い作用電界又は印加電圧によって特徴づけられ
るプレーナー型電子エミッターを提供することにある。
【0045】 本件発明の更に他の目的は非常に低い放散によって特徴づけられるプレーナー
型電子エミッターを提供することにある。 本件発明の更にまた他の目的は全てソリッドステート構造の薄い(≦1cm)
プレーナー型電子エミッターを提供することにある。 本件発明の更にまた他の目的は肉眼で確認し得る放射表面が細かく分割されて
いないプレーナー型電子エミッターを提供することにある。 本件発明の更にまた他の目的は組立て体の簡単さ及び強靱さによって特徴づけ
られるプレーナー型電子エミッターを提供することにある(図3)。
【0046】 本件発明の更にまた他の目的は電子放射表面の幾何学的なスケーリングアップ
に制限のないプレーナー型電子エミッターを提供することにある。 本件発明の更にまた他の目的は電子放射領域が大きく、QB半導体ウエハーの
側面寸法によってのみ制限され、現在のところ数800cm2 である(この制限
は勿論のことモジュールの製造によって克服されることができる)プレーナー型
電子エミッターを提供することにある。 本件発明の更にまた他の目的はプレーナー型電子ビームリソグラフィに適した
電子エミッターを提供することにある。
【0047】 プレーナー型の疑似癌道電子エミッターの技術的な用途の数は膨大であり、又
本件発明者の意図するところはこれらの用途に本件発明を利用することも求める
ところにある。これらの用途にはプレーナー型電磁ビームリソグラフィ、電界放
射型平面ディスプレイ、高速(低分散)信号伝送デバイス、高効率検出器、効率
のよい光源、電子放射顕微鏡、2次元電磁気的放射及び/又は粒子検出アレイ、
高速で組立てやすい半導体部品、弾道電子を用いる半導体デバイス、各種の(新
規な)電子ソース及び他の多くの用途の方法及び装置2又は製品が含まれる。
【0048】 発明の概要 上記の目的は第1の特徴を与えることによって達成され、その物は; 第1、第2の表面を備える要素であって、第1の表面が第1の電荷を保持する
ように設けられ、第2の表面が第2の電荷を保持するように設けられ、第1の表
面が第2の表面に対して実質的に平行をなし、上記要素が材料又は材料系内にお
ける電子散乱を減少するように設けられた材料又は材料系によって構成され、第
1又は第2の表面に対して垂直な所定の結晶方位を有する上記要素と、 上記要素の少なくとも一部を横断して電界を与える手段であって、上記要素の
第1の表面に第1の電荷を与える手段と、第2の表面に第2の電荷を与え、第2
の電荷が第1の電荷と異なっていて電子が第1又は第2の表面に対して実質的に
垂直な方向に移動するようになした手段とから構成された上記手段とを備えたこ
とを特徴とする。
【0049】 第2の特徴において、本件発明に係る物は、第1、第2の表面領域を有する要
素であって、第1の表面領域が第1の電荷を保持するように設けられ、第2の表
面領域が第2の電荷を保持するように設けられ、上記要素が材料又は材料系内に
おける電子散乱を減少するように設けられた材料又は材料系によって構成され、
第1又は第2の表面に対して垂直な所定の結晶方位を有する上記要素と、 上記要素の少なくとも一部を横断して電界を与える手段であって、上記手段が
、上記要素の第1の表面領域に第1の電荷を与える手段と、上記要素の第2の表
面領域に第2の電荷を与え、第2の電荷が第1の電荷と異なっていて電子が第1
の表面領域と第2の表面領域との間を電子が移動するようになした手段とから構
成されていることを特徴とする。
【0050】 第1、第2の特徴に従った材料又は材料系はシリコン、ゲルマニウム、シリコ
ンカーバイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化イ
ンジウム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあ
るいはそれらの組合せによって構成されている。 電子散乱を低減しこれによって準弾道電子の存在を容易とするために、材料又
は材料系はリン、リチウム、アンチモニ、砒素、ボロン、アルミニウム、タンタ
ル、ガリウム、インジウム、ビスマス、シリコン、ゲルマニウム、硫黄、スズ、
テルル、セレン、カーボン、ベリリウム、マグネシウム、亜鉛、カドミウムのド
ーパントの1つ又は複数をドーピングされることができるようになっている。所
定のドーピングレベルは1×1018cm-3よりも小さい、例えば1×1016cm -3 よりも小さい、1×1014cm-3よりも小さい、1×1013cm-3よりも小さ
い、1×1012cm-3よりも小さいであろう。
【0051】 第1の表面に第1の電荷を与える手段は少なくとも一部が導電性の材料又は材
料系で構成されることができる。同様に、第2の表面に第2の電荷を与える手段
は少なくとも一部が導電性の材料又は材料系で構成されることができる。 少なくとも部分的に導電性を有する第1、第2の材料又は材料系は各々が第1
、第2の表面を有する薄層によって構成されることができる。この層は金、クロ
ム、プラチナ、アルミニウム、銅、セシウム、ルビジウム、ストロンチウム、イ
ンジウム、プラセオジウム、サマリウム、イッテリウム、フランシウム又はユー
ロピウムあるいはこれらの組合せからなる材料の1または複数によって構成され
るであろう。
【0052】 システムにエネルギーを与えるために、第1の層の第2の表面は操作上は電荷
リザーバの第1の端子に接続され、これに対して第1の表面は要素の材料又は材
料系の第2の表面に直接に接続される。 電荷リザーバはバッテリ又は物に対して直流又は交流の電流を与える他の電気
的エネルギー源によって構成されるであろう。 第1及び第2の層は金属又は1×1017cm-3を越える高レベルでドーピング
した高ドーピング半導体材料で構成されることができる。
【0053】 第3の特徴において、本件発明は第1のタイプの電子を与える方法であって、
その方法が、 第1、第2の表面を有する要素を与える手順であって、第1の表面が第1の電
荷を保持するように設けられ、第2の表面が第2の電荷を保持するように設けら
れ、第1の表面が第2の表面に対して実質的に平行をなし、上記要素が材料又は
材料系内における電子散乱を減少するように設けられた材料又は材料系によって
構成され、第1又は第2の表面に対して垂直な所定の結晶方位を有する上記要素
を設ける手順と、 上記要素の第1の表面に第1の電荷を与える手段を設ける手順と、 上記要素の第2の表面に第2の電荷を与える手段を設ける手順であって、第2
の電荷が第1の電荷と異なっていて電子が第1又は第2の表面に対して実質的に
垂直な方向に移動するようになした手段を設ける上記手順とから構成されている
ことを特徴とする。
【0054】 この状況において、第1のタイプの電子は通常の損失を伴いつつ要素を横断す
る電子によって構成され、これに対して第2のタイプの電子は準弾道電子によっ
て構成されることができる。 要素の少なくとも一部を形成する材料又は材料系は半導体材料によって構成さ
れるであろう。適切な材料又はその組合せのリストは本件発明の第1、第2の特
徴に関連して述べられている。同様に、作製については上述のドーパントを用い
、準弾道電子の散乱を減少するためのレベルにドーピングすることによって行わ
れるであろう。
【0055】 準弾道電子を移動させるために、2Vより大きい電位差が要素の第1、第2の
表面の間に印加されるであろう。要素に第1、第2の電荷を与える適切な材料又
は材料系は金属又は1×1017cm-3を越える高レベルでドーピングした高ドー
ピング半導体材料で構成されることができる。そのような材料の例は金、クロム
、プラチナ、アルミニウム、銅、セシウム、ルビジウム、ストロンチウム、イン
ジウム、プラセオジウム、サマリウム、イッテリウム、フランシウム又はユーロ
ピウムあるいはこれらの組合せであろう。
【0056】 第4の特徴において、本件発明は物を製造する方法であって、その方法が、 第1、第2の表面を有する半導体材料又は材料系を設ける手順であって、第2
の表面が第1の表面に対して実質的に平行をなし、半導体材料又は材料系が第1
又は第2の表面に対して垂直な所定の結晶方位を有する上記半導体材料又は材料
系を設ける上記手順と、 表面粗さを減少させるように第1、第2の表面を表面処理する手順と、 材料又は材料系内における電子散乱を減少させるような所定のドーピングレベ
ル返られるようにドーパントを半導体材料又は材料系にドーピングする手順と、 少なくとも一部に導電性を有する第1の材料又は材料系を設ける手順であって
、上記第1の材料又は材料系が第1、第2の表面を有する層を形成し、第2の表
面が操作上は電荷リザーバの第1の端子に接続され、第1の表面が要素の材料又
は材料系の第1の表面に直接的に接続されるところの材料又は材料系を設ける上
記手順と、 少なくとも一部に導電性を有する第2の材料又は材料系を設ける手順であって
、上記第2の材料又は材料系が第1、第2の表面を有する層を形成し、第1の表
面が操作上は電荷リザーバの第2の端子に接続され、第2の表面が要素の材料又
は材料系の第2の表面に直接的に接続されるところの材料又は材料系を設ける上
記手順と、から構成されていることを特徴とする。
【0057】 上述の材料又は材料系は半導体材料に関し、適切な候補又はその組合せのリス
トは本件発明の第1、第2の特徴に関連して述べられている。同様に、作製につ
いては上述のドーパントを用い、準弾道電子の散乱を減少するためのレベルにド
ーピングすることによって行われるであろう。 所定の結晶方位は<111>、<110>又は<100>方位あるいは要素の
結晶構造に対して適切な他の結晶方位であろう。表面処理はエッチング及び又は
研磨等各種の技術を採用できる。研磨は光学的及び/又は機械的な研磨が含まれ
るであろう。
【0058】 ドーパントに関し、これらはリチウム、リン、アンチモニ、砒素、ボロン、ア
ルミニウム、タンタル、ガリウム、インジウム又はこれらの組合せからなる群か
ら選択されることができる。ドーピングレベルは1×1018cm-3よりも小さい
、例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×
1013cm-3よりも小さい、1×1012cm-3よりも小さいであろう。 少なくとも一部に導電性を有する材料又は材料系は金属又は1×1017cm-3 を越える高レベルでドーピングした高ドーピング半導体材料で構成されることが
できる。適切な材料は金、プラチナ、クロム、アルミニウム又は銅あるいはこれ
らの組合せであろう。
【0059】 第5の特徴において、本件発明に係る平面ディスプレイは、 本件発明の第1の特徴に係る物であって、電子に露光されると複数の波長の光
を放射するように設けられた材料の層であって、その材料の層が要素の第1、第
2の表面に対して実質的に平行をなす平面において1又は複数の表面要素を有す
る2次元マトリックスを定義し、各表面要素が所定の波長の光を放射するように
設けられているところの上記物と、 2次元マトリックス内の1又は複数の表面要素に電子を選択的に調べる手段と
、を備えたことを特徴とする。
【0060】 複数の波長を放射する材料の層は適切な発光体又は規格のカラーテレビジョン
の蛍光体で構成されることができる。その材料の層は要素の第1又は第2の表面
によって保持されるであろう。その材料の層は代わりに、他の付加的な要素によ
って保持されることもできる。 フルカラー情報を得るために、放射光は少なくとも3色に対応する少なくとも
3つの波長で構成されるであろう。これらの3色を組み合わせることにより、視
認できる範囲のどのような色も演繹することができるであろう。放射光の波長は
赤色、黄色、青色又は赤色、緑色、青色に相当するであろう。
【0061】 選択的手段は第1、第2の表面に対して実質的に平行をなす平面において2次
元マトリックスの制御可能なマトリックス要素を定義するようなパターンで構成
され、上記パターンは少なくとも一部が導電性を有する材料又は材料系によって
構成されるであろう。
【0062】 第6の特徴において、本件発明はレジスト等のフィルムを第1のタイプの複数
の電子に曝す方法であって、その方法が、 第1、第2の表面を有する第1の要素を設ける手順であって、第1の表面が第
1の電荷を保持するように設けられ、第2の表面が第2の電荷を保持するように
設けられ、上記要素が材料又は材料系内における電子散乱を減少するように設け
られた材料又は材料系によって構成され、第1又は第2の表面に対して垂直な所
定の結晶方位を有する上記要素を設ける手順と、 第2の要素がフィルムに保持するように設けられて第1のタイプの複数の電子
に曝されるところの上記第2の要素を設ける手順と、 パターン化された吸込み層を設ける手順であって、上記吸込み層がパターンに
よって決まる位置において第1の要素を経て移動する電子を吸込みするように設
けられた所の上記吸込み層を設ける上記手順と、 第1の要素の第1の表面に第1の電荷を与える手順と、 第1の要素の第2の表面に第2の電荷を与える手順であって、第2の電荷が第
2のタイプの電子が第1の表面から第2の表面に向けて移動するように第1の電
荷と比較して逆の極性であるところの上記第2の電荷を与える上記手順と、 第2の電荷と同じ極性を有する第3の電荷を第2の表面に与える手順と、 を備えたことを特徴とする。
【0063】 上述の材料又は材料系に関し、適切な候補又はその組合せのリストは本件発明
の第1、第2の特徴に関連して述べられている。同様に、作製については上述の
ドーパントを用い、準弾道電子の散乱を減少するためのレベルにドーピングする
ことによって行われるであろう。 第1、第2の電荷は各々電荷リザーバの第1、第2の端子から第1の要素の第
1、第2の表面に与えられ、電荷リザーバの第1、第2の端子間の電位差は2V
以上である。第3の電荷は電荷リザーバの第3の端子から第2の要素に与えられ
る。
【0064】 第2の要素はシリコン、ゲルマニウム、シリコンカーバイド、砒化ガリウム、
燐化イリジウム、アンチモンインジウム、砒化インジウム、砒化アルミニウム、
テルル化亜鉛、窒化シリコン又は窒化シリコンあるいはそれらの組合せによって
構成されるあろう。 最後に、第1のタイプの電子は通常の損失を伴いつつ要素を横断する電子によ
って構成され、これに対して第2のタイプの電子は準弾道電子によって構成され
るであろう。
【0065】 本件発明の理論的説明 図1及び図2を参照しつつプレーナー型電子エミッタの実施形態を用いて本件
発明を理論的に説明する。また、後述の説明の正当性及び一般性を損なうことな
く明瞭化のため、簡単化された例が用いられ、又電極の特別なセットを用いられ
ている。条件がない場合にはこれは本件発明の制限された要素として説明される
べきである。図1及び図2の特定の構造は純粋に図示の目的のためにのみ用いら
れ、他の多くの一般的及び/又は異なる構造も可能であり、本件発明に属するこ
とを考慮すべきである。
【0066】 図1において、半導体材料又は絶縁体材料の小片の空間的に同等の作用として
簡単な電子バンド構造が示され、ほとんど関連する電気的移動のために2つの量
子力学的なエネルギーEv (価電子帯の頂上)及びEc (伝導帯の基底)が示さ
れているこの2つのエネルギーEv 及びEc はバンドギャップEg によって分離
されている。2つの電極の対、カソード1とアノード4とが上記半導体又は絶縁
体の小片の2つの各表面S2とS3上に配置されている。簡単化のため、2つの
電極は同一であると仮定する。
【0067】 絶対温度ゼロ度ではEc を越え及び金属電極の化学的電位(μM ch)を越える
全ての量子力学的な電子状態は空である一方、Ev 以下及び化学的電位(μM ch
)以下の電子状態は満杯である。ある限界温度、例えば絶対温度300度で、熱
力学的に平衡な時には、半導体又は絶縁体の上記小片のバルク内の化学的電位(
μM ch)はバンドギャップの中間近くに位置すると考えられる。簡単化のため、
この化学的電位は金属電極の化学的電位と(エネルギー的に)一致し、中性電気
定数として知られた方法によって形成されると仮定する。この限界温度ではエネ
ルギーEc で小さいが限界の移動電子の集中ne が起こり、エネルギーEv で小
さいが限界の移動ホールの集中nh が起こる。更に、外部電界Eが与えられたと
きに電子バンド構造の局所的な変化が起こらないという古い理論が正しいと仮定
する。この電界の効果は古い電位の存在に起因して所定の距離xで全ての量子力
学的エネルギーについて距離的に適当に関連したエネルギーシフトが下記式に応
じて引き起こされる。 V(x)=E・x (1)
【0068】 次に、図1によって外部電界が加えられない時の、限界温度での状況を総合的
に説明する。 限界の負の電荷ΔQが金属電極1に印加され、対応する負の電荷ΔQが金属電
極2から取り除かれた時、図1で述べられた状態は図2で説明される状態に変化
するであろう。上記2つの電極上のこれらの特別な変化は一定の電界Eが上記半
導体又は絶縁体の小片内に存在する原因となる。 低いオーム抵抗の電界E(〜100V/cm、図2参照)の存在下では、熱的
電子の移動と集中は基本的には一定となる一方、ドリフト速度は下記式に応じて
変化し、 V-drift(電子、ホール)=移動性(電子、ホール)・E (2) 各電流Ie 及びih (図2)を増加させ、印加電界Eを増加させる。電流成分I
bal (図2)は電流が準弾道電子から図2に示される構造体を経て流れるのに寄
与し、即ちその電子は金属電極1から半導体又は絶縁体材料の小片に注入される
と、基本的には非弾性エネルギー損失を起こさぶ、又適切な運動量の変化を起こ
さない一方、図2に示される準弾道軌跡に沿って金属電極2に向けて半導体又は
絶縁体材料の小片中を移動する。電流成分Iemはこれらの電子(準弾道電子)に
起因し、半導体又は絶縁材料の上記小片を経て金属電極1から金属電極2に横断
した後も、まだ十分なエネルギー(放射表面S4・自由空間の境界のエソルギー
障壁を越えるエネルギー)と、金属電極1、半導体又は絶縁体材料の上記小片、
金属電極2を加えて構成された構造体から電子放射表面S4(図2)を経て自由
空間(図2のFS)内に放出されるのに十分な限界的なx方向の速度成分とを有
している。
【0069】 QB−Sem 次に、疑似弾性電子のトランスミッタ又はエミッタの個々の分野における製作
について説明する。 さて、図3を参照しつつ高抵抗の半導体又は絶縁体の作製を説明する。この場
合における準弾道半導体(QB−Sem)は上記単結晶シリコン試料であり、帯
溶融結晶成長法によって準備された単結晶シリコンのインゴットから切り出され
る。薄いスライス片(ウエハー)はウエハー表面に対して垂直な<111>方位
を有するようにこのインゴットから作製される。しかし、他の格子方位<110
>や<100>も選択されても同様の結果をえることができる。シリコン以外の
他の結晶材料が用いられる場合、かかる結晶材料に適した格子方位が選択される
べきである。表面S2、S3は共に光学的に研磨される。(n型の導電性を与え
る)蛍光体のドーピングレベルは2.0・1012cm-3である。(カソードの)
ショットキー接点は表面S2上にクロムを50オングストロームの厚みで連続蒸
着させ、続いて金を2000オングストロームの厚さだけ蒸着させることにより
製作される。高い発光集中を構成するアノードはシリコンを再形成したオーム抵
抗部(表面S3の下側の、厚さ〜1ミクロンの薄い領域、図3参照)と厚さ15
0オングストロームの所着した金フィルムであった。
【0070】 分野2−準弾道半導体 準弾道半導体を製作する場合には1つの特定の材料に限定されず、各種の材料
を用い、多くの異なる方法で製作できる。特に必要なことは、バンドギャップE
g (図1参照)が存在し、2つの対向する材料表面の間に電子の準弾道軌跡が存
在することである。好ましい実施形態においては上記材料(QB−Sem)はシ
リコンであるが、III-V族の複合半導体(例えば、GaAs)やII- VI 族複合
半導体もまた等しく優れた材料候補である。結晶学上の方位、浅い及び深い不純
物のドーピングレベル及び最終デバイスの熱処理は最適な準弾道半導体を選択す
る際における考慮すべき重要なパラメータである。また、適切な準弾道半導体は
(少なくとも原理的には)SiO2 、Al23、シリコンカーバイド、窒化シリ
コン、ダイヤモンド(ダイヤモンド近似カーボン粒子)等の絶縁材料である。こ
れらの材料の幾つかは既に電界放射電子ソースとしての利用性に関連して調査さ
れ及び/又は調査中である(先行技術、参照)。
【0071】 分野1及び表面S2及びS3−カソード領域 図3に示される実施形態においてはカソード領域はシリコン試料の表面S2上
にクロム及び金フィルムを蒸着し、改善されたショットキー接点を形成すること
によって製作される。カソード領域の唯一の目的は表面S2上に各種の量の負電
荷ΔQを保持することであるが、これは種々な方法で実現できる。 上記の例に代え、領域1をアルゴン及び/又は窒素等の部分電離したガスの気
相とすることもできる。この場合には金属電極は全く必要とされない。
【0072】 QB半導体領域(図3における符号2)への電子の注入器としてカソードの最
適な性能を確保するためには、バッテリからの上記特別の負電荷ΔQ(図3参照
)が可能な限り(QB半導体への電子注入が増加するように)化学的電位μM ch
を移動することである。これは表面S2の機械的、化学的及び/又は熱的な処理
をを行った状態における界面の電子密度を減少させることにより実現できる。金
属カソード電極が必要又は望ましい場合にはこの表面S2の処理を金属材料ので
ポジションの前に行うことである。この方法に代え、フェルミ準位での状態で低
い電子密度及び/又は低い電子仕事関数の金属材料を選択してもよい。
【0073】 分野4及び表面S3及びS4−アノード領域 上述のように、領域3に隣接するシリコン試料の薄い領域は再形成するように
蛍光体を高い供給量でもって埋め込まれている。次に、薄い金フィルムがこの金
のデポジションの前に光学的に研磨された上記表面S3上にデポジションされる
。このアノード領域の製作は上記プレーナー型電子エミッタPEEの最も最適な
性能をも垂らすものではない。
【0074】 カソード領域と関連するように、カード領域の唯一の目的は種々な量の負の電
荷ΔQが表面領域S3から取り除かれることを確保することである。しかし、上
記(アノード)領域の最適な作用に関連する要求はカソード領域に対して有効な
要求とは異なっている。ホール電流Ih (図2参照)は(領域4を経て移動する
際に準弾道電子のエネルギー損失が比較的大きい)アノード金属電極の厚みの場
合と同様に最小化されるべきである(電流Ih は界面化学的電位μM chがエネル
ギー的に下方に変位する時に増加する、図2参照)。第1の目的を達成するため
には、フェルミ準位の状態で非常に高い電子密度及び/又は表面S3・S4の境
界で非常に高い電子密度を有する金属が必要とされ、又これは上記金属デボジシ
ョンの前に上記表面S3に対して適切な機械的、化学的及び/又は熱的な処理を
行うことによって達成できる。
【0075】 第2の目的を達成するためには、他の改良例が選択されることができる。この
場合において、表面S3は金属電極(図三における領域S4)からフリーであり
、特別な電極(電子加速電極7、図8の例を参照)が自由空間FS(図3)内に
表面S3に接近して配置される。この特別の電極は表面S3及び/又はカソード
領域に対して比較的高い正電位にバイアスされ、組立て体の全体が分極される。
準弾道電子が上記表面S3を経て自由空間FS内に放散されるのに必要なエネル
ギーまで領域2内の準弾道電子を加速するために、この領域2内の改良された電
界が十分でない場合には、図8の電子加速電極7に接近した表面S3の位置(及
び/又は形状的に湾曲した領域)で上記電界が局所的に増加するような幾何学的
形状に表面S3を形成することができる。
【0076】 最後に、幾何学的に形成された表面S3は(カソードとして機能する)薄い金
属電極によって覆われ、(電子加速電極7を除く)プレーナー型電子エミッタ組
立て体は図8に示される配列と類似に見える。そのような配列において、幾何学
的形状に形成された表面S3上に作用する電荷の放電又は荷電は最小化される。 ここで強調されるべき重要な点は、電子放射表面S3(金属電極が存在する場
合には表面S4)の形状が厳格には平坦ではないことである。
【0077】 QB−Semの性能 試料はカソード・アノード間に外部電圧(バイアス電圧)4.0V(シリコン
試料の厚み0.5mm当たり4V、80.0V/cmの電界がシリコン試料のバ
ルク内に形成された)の条件で真空中に置かれ、比較的大きく、横方向に同種の
限界的な電子放射電流Iemが観察された。放射電流Iemの大きさはカソードから
シリコン試料に注入され、これら電子がアノード表面S4と真空との境界におけ
るエネルギー障壁を乗り越えしかも自由空間FSD(図3参照)内に放散される
のに十分であるエネルギーEC (図2参照)を越えるエネルギー4eV(シリコ
ンに関連する電子は4.0Vである)をもってアノードに到達した全電流の約3
0%台を示した。
【0078】 本件発明の実用上の説明 まず、本件発明の好ましい実施形態の1例を示す概略図である図3を参照しつ
つ、本件発明を実用的にプレーナー型電子エミッタを用いる場合について説明す
る。
【0079】 領域1(カソード)は表面2を介して領域2(準弾道半導体の小片)に接続さ
れるとともに、電極パッドを介して電荷又は電圧の外部電源8(バッテリ)の負
極に接続されている。そのロール(カソード)はバッテリとともに表面S2上に
負の電荷ΔQ(電子)を供給し維持する。同時に、同じ負の電荷ΔQが領域S4
(アノード)から取り除かれる。このアノードは表面S3を介して領域2に接続
されるとともに、ECPを介して電荷又は電圧の外部電源8の正極に接続され、
上記電源8は表面S3を正の電荷に維持している。このように、表面S2とS3
との間には一定の電界が形成され、限界的な電流Itot が領域S2を経て流れる
ようになっている。さて、図2を参照すると、この電流Itot は3つの成分Iel
、Ih 及びIemによって構成されている。表面S2とS3との間に十分に高い
電界E及びそれに対応する電位差(V=E・t1 )が維持される場合には、最初
の2つの成分はバックグラウンド電流Ibackを形成し、成分Iemはデバイスから
の物理的な距離及び自由空間FS(図3)への突入した電子(以下、準弾道電子
という)の位置によって決定される。
【0080】 半導体又は絶縁体の材料(領域2、以下QB−Semという)が適切に形成さ
れ、表面S2、S3が適切に処理され、領域1、2が適切に選択されて形成され
ると、電流(電子放射電流)Iemの一部はバックグラウンド電流Ibackに関連し
て極めて大きくなることができる。
【0081】 QB半導体又は絶縁体材料が適切に選択され製作されると、次に最適化(表面
S2、S3の最適化を除く)を行うことなく、1cm2あたり100ナノアンペ
ア程度の電流Iemが100V/cm台の電界(以下、オーム抵抗電界という)で
測定され、デバイスの総厚みL2も肉眼で確認できる(ミリメートル未満)。長
さL1(デバイス面積の平方根)が(例えば、現在のシリコンウエハーの大きさ
)30cm程度である場合、図3に示されるデバイスは大きな面積のプレーナー
型電子エミッタであり、非常に簡単に製造でき、標準的なテレビジョン受像機の
陰極線管(CRT)の比較しても合理的な価格で製造できる。
【0082】 図3に示される好ましい実施形態においては、バッテリから金属電極1(カソ
ード)に特別な量の負の電荷ΔQを供給することにより、カソードからシリコン
試料に十分な電子注入(”電荷注入”、図2参照)が達成できる。しかし、カソ
ードからQB半導体内への電子注入は強く温度依存するので、本件発明によるプ
レーナー型電子エミッタの他の実施形態では加熱されたカソード構造(領域1、
図3参照)を含むことができる。更に他の実施形態においては、表面S1を経た
カソード注入表面S2の領域(ある場合には表面S2に隣接するQB半導体の一
部を含むことができる)の光子−発光現象によって電子をQB半導体に注入でき
る。本件発明による上記プレーナー型電子エミッタPEEのこの実施形態は光学
的電気の用途に特に有用である。電子注入のための方法は後続の章における相当
する好ましい実施形態の説明において述べられるであろう。
【0083】 さて、本件発明によるプレーナー型電子エミッタ(PEE)は図3に示された
1つの好ましい実施形態の説明によって具体化された。しかし、全て本件発明に
従うが、上記プレーナー型電子エミッタの異なる材料、デザイン及び製作を選択
した非常に多くの他の実施形態が存在し、上記の相違は取り扱い得る用途におけ
る要求の相違によって説明される。電子がQB半導体の基本原理を説明するため
に用いたPEEにおける自由空間内に電子が放射される場合であっても、そのこ
とは必ずしも必要とされないことが強調されるべきである。幾つかの実施形態が
示されているが、QB半導体及び電子の準弾道移動の基本的特徴は多くの非放射
タイプの半導体デバイスを改良することができる。
【0084】 適用例(好ましい実施形態の記載) 以下、プレーナー型電子エミッタ以外の本件発明の多くの用途を図3ないし図
24を参照しつつ詳細に示し説明する。本件発明を用いる各用途分野の一般論は
同時に強調されるべきであるが、用途分野及び/又は製品は特定の好ましい実施
形態及びその図面によって具体的となるであるあろう。好ましい各実施形態に対
し、膨大な数の部品として本件発明を利用する多くの他の実施形態及び/又は好
ましい実施形態の多くの改良が存在する。従って、前述の章においてなされた本
件発明の説明及び後述の章においてなされるべき本件発明の用途の説明は基本的
なものであり、本件発明の範囲及びその用途を制限するものと理解すべきではな
い。
【0085】 実施例1.電界放射型平面ディスプレイ(FE−FPD) 本件発明の明確な用途の1つは強度、信頼性、低電力消費及び安価である電界
放射型平面ディスプレイ(FE−FPD)の構造である。
【0086】 図4は図5に示されるFE−FPDのA−A線断面図であるが、本件発明によ
る非真空式のFE−FPDの1つを示す。図3によれば、本件発明の基本的な構
造、即ちカソード1、QB−Sem2及びアノード4(好ましい実施形態におい
ては光学的に透明)が図4にも明瞭に現れている。本件発明の平面ディスプレイ
において、カソード及びアノードがパターン化され、QB半導体の表面s3とあ
ノード4との間に特別の層3が導入されている点のみが相違している。この第3
の層は赤色5、黄色18及び青色11の蛍光体又は他の色の光放射発光体のセグ
メントを交互に配置して構成されている。セグメントは光非放射の電子吸込み材
料16によって相互に分離されている。
【0087】 パターンニングされた層1、3、4は図5に示され、(適切な電圧印加によっ
て要素23(i,j)をスイッチングすることにより)個々の色セグメント(”pixe
ls”)を選択的にアドレス指定することが可能である。ここで、(金属の平行ス
トライプの形態をなす)カソード1はQB半導体の背面S2上に配置されている
。赤色5、黄色18及び青色11の蛍光体のストライプは図5に示されるように
、上記カソードストライプと整列してQB半導体の正面S3上に配置されている
。最後に、アノード3はまた金属、平行ストライプの形態で層3の頂面に配置さ
れているが、アノード金属ストライプは図5に示されるように、カソード金属ス
トライプに対して傾斜して設けられている。
【0088】 電気リード9、10は電気パッドECPを介してアノード及びカソードの各金
属ストライプに固定され、カード・アノードの全体構造は単色光の光放射要素の
選択的にアドレス指定可能なマトリックスを構成している。要素(i,j)はライン
(i)−カソードの間及びライン(j) −アノードの間に適切な電圧を印加すること
によって切り換えられる。電気リード9、10は通常のテレビションのA/C回
路に接続され、図3、4、5、6、7に概略で示されるFE−FPDの全体を駆
動する。ピクセルマトリックスの寸法d1、d2、d3、d4は標準的な半導体
パターンニング技術を用いて自由に最適化して、入手可能てFE−FPDの寸法
的な要求を解決することができる。
【0089】 図4、5、6、7に示された”単チップ”FE−FPDの代表的な全体寸法L
1、L2は30.0cm径のシリコンウエハーを用いた場合、現在のところ20
cm×20cmの程度である。大きなカラーディスプレイが必要とされる場合、
任意の数の”単チップ”モジュールが接続領域としてセグメントd2、d4(図
5参照)を用いて適当な基体上で接続され、形成される光学的イメージの品質が
距離的な原因で低下するのを防止することができる。図4、5、6、7に示され
た上記FE−FPDの厚みL3は1ミリメータの程度であり、この厚みは本質的
にはQB半導体のウエハーの厚みである。
【0090】 図6において、層3、4は上記FE−FPDの他の物理的形態を表すために切
り換えられる。ここで、カラー光層3は自由空間FSに直接対面し、必要な場合
には表面S5が透明(反射しない)な保護コーティングを含むことができる。 ここで強調されるのは、図4、5、6、7に示されるセグメント5、6、11
が発光体である必要がないことである。カラー光放射層3は他の方式の電子・カ
ラー光変換材料及び/又はデバイスと交換できる。その方式の1つが図4に関連
して説明されることのできる配列である。この場合、カソード1、QB半導体2
、(赤色/黄色/青色)の要素5、18、11及びアノード4はカラー光放射ダ
イオード(CLED)のマトリックスを形成する。本件発明を利用する他のFE
−FPDの配列はまた可能であり、図5、6、7に示される好ましい実施形態は
この用途分野における本件発明の範囲を限定するものと考えるべきではない。
【0091】 最後に、要求される色、ブライトネス及びコントラストが今日入手できる発光
体及び/又は他の電子・光変換要素又はデバイスによって適合しない場合には、
標準的なテレビジョンのカラー蛍光体は高い電子エネルギー(10ないし20k
V程度の高い加速電圧)を要求するが、まだ必要とされるであろう。真空電界放
射型の平面ディスプレイはまだ最も最適な解決方法であり、本件発明を利用した
物理的形態の1つが図7に示されている。
【0092】 この構成において、図4、5、6に示されるカラー光放射層3はカソード1、
QB半導体2及びアノード4からなる基本的なプレーナー型電子エミッタ構造か
ら取り除かれ、光学的に透明なプレート(例えば、ガラス)13の上に配置(デ
ポジット)され、部分14、12とともに上記真空FE−FPDの真空の保護部
分を形成する。層3上に配置(デボジット)された電子加速電極7はかなり高い
陽電圧にバイアスされる。この配列は準弾道電子が表面S4を経てプレーナー型
電子エミッタの基本構造部分(機械的なサポート15によってベースプレート1
2に固定される)を離れると、自由空間FS(今は真空)内において標準的なき
カラーテレビジョンの蛍光体5、6、11の適切な機能を確保するのに十分に高
いエネルギーまで加速されることを確保する。
【0093】 図7に示される真空FE−FPDの厚み(Dim2)は1ないし2センチメー
トルの程度である一方、面積(Dim1)は前述の非真空FE−FPDに関連し
て変化しない。
【0094】 実施例2.プレーナー型電子ビームリソグラフィ 本件発明によるプレーナー型電子エミッタを利用することにより、先行技術の
プレーナー型電子エミッタの寿命が短いことによって現れる主たる欠点が解消さ
れる。本件発明は半導体工業において今日必要とされる本質的に新しくしかも確
実な解決方法を提案するものである。その方法及び実施形態は図9ないし図14
において説明される。
【0095】 プレーナー型電子ビームリソグラフィの原理の概略図は図8を用いて先行技術
において説明された。先行技術において、電子リソグラフィック投影システムは
先行技術のプレーナー型電子エミッタを用いて具体化されている。本件発明によ
るプレーナー型電子エミッタは先行技術のエミッタに代えて直接実装されること
ができる。
【0096】 本件発明によるプレーナー型電子エミッタ構造の実施形態の1つが図10に示
されている。図8に示される先行技術と主として異なるのは、図8に示される薄
フィルム酸化物層24を図10に示される準弾道半導体QB−Sem2に野と代
えた点である。さて、図10において、電子がカソード1から表面S2を経てQ
B半導体2内に注入されると、電子はQB半導体内の準弾道軌跡に沿って移動す
る。これらは表面S3を経て現れ、パターン化された吸込みテンプレート19又
はアノード4の一方に入る。準弾道電子の一部は電子吸込みテンプレート19に
よって停止されず、例えば点iの電子のように、十分なエネルギーをもって表面
S4を経て自由空間FSに侵入する。これらの電子は次に自由空間FS内におい
て電子加速電極7によって十分に高いエネルギーまで加速される。この電子加速
電極7はウエハーに特に示したように形成され、電子高感度レジスト6によって
構成される。
【0097】 例えば点iで現れた電子は電子−光手段を介して、レジスト層6内に位置する
点jにイメージ化される。このように、全体のリソグラフィックのパターン(層
19)は上記ウエハー・レジスト組立て体上に移動することができ、標準的な電
子ビームリソグラフィの場合には連続的に移動しない。また、パターン化された
層19の横方向の大きさについては原理的な理由による制限はなく、これはウエ
ハー全体が1回の露光で処理できることを意味する。電子−光システムが等電子
投影ステッパーのプレーナー型電子エミッタ部分とともに最適化される場合には
、得られる最小の形状的寸法(”MinS”)は0.15ミクロン未満である。
さらに、ウエハー全体を一度に露光させることにより、かかるプレーナー型電子
ビームリソグラフィシステムの処理量は非常に大きくなる。多くの他のプレーナ
ー型電子リソグラフィの配列も可能であり、図10に示される配列が丁度その1
つである。
【0098】 図10に示される実施形態に対する他の実施形態の1つが図9に示されている
。さて、図9において、図10において説明した準弾道電子エミッタの同一の基
本的構造が明瞭に現れている。図9に示される特に好ましい実施形態において、
加速電極7及び電子シンチレータ17の構造部がプレーナー型電子エミッタ構造
部1、2、19、4と光レジスト6を有するウエハとの間に挿入されている。か
かる配列はプレーナー型電子投影システムが真空下(上記電子エミッタ構造の真
空排気部を形成する領域17、12、14である)に存在し、必要な場合には連
続的に操作されることを許容する一方、処理されたウエハーはシンチレータ17
の頂部上に配置されることができる。真空における操作は予め真空排気を行うこ
となく、放射表面からウエハーへの良好な電子移動を与え、デバイス全体の処理
量が増大される。図9に示される空気スペースが効率的に小さい場合、光学的な
広がりに起因する最小の形状的寸法”MinS”の小さくすることは最小に維持
されることができる。
【0099】 先行技術(H.Ahmed et al; ”Procceding of the Conference on Microlithogr
aphy”;Cavendish Laboratory,Cambridge 1989) において述べた本件発明の発明
者の幾人かによる出版物において、図11、12、13、14にはプレーナー型
電子ビームリソグラフィを実用化する方法が示され、経験的に確証されている。
”試験的な電子等投影ステッパー”の装置が開示され、ICの製造に必要とされ
るリソグラフィ工程に関連する全ての工業的な必要性及び要求に適合する性能が
明瞭に具体化されている。その概略図が図11、20に示されている。ここで、
20は上記カソード・QB−Sem組立て体(図10の部分1、2、19、4の
配列と構造的に極めて類似している)、6はデポジットされたレジスト層を有す
るウエハー基体、21はx−y位置決めテーブル、22はアノード・カソード組
立て体とウエハー・xyテーブル組立て体の間に同一の磁界を形成する一対のヘ
ルムホルツコイルである。との特徴的な配列において、接地電位近傍に維持され
るウエハー基体に対して負にバイアスされるのはカソード・QBSem・アノー
ド組立て体である。放射された電子は高い負電位から接地に向けて形成される電
界中で加速される。平行な電界及び磁界が電気光学的な等投影システムにおいて
形成され、移動電子はカソードほQB−Sem・アノード組立て体上の特定の点
からレジスト層6(図10参照)内の1点に向けて現れる。
【0100】 上記試験的な1:1電子等投影ステッパーの全体図は図12に示され、ウエハ
ーのパターンニングにおける代表的な幾つかの試験結果は図13、14に示され
ている。正及び負のレジストは0.1秒程度の代表的な露光時間でもって共に試
験され、容易に達成できる最小の形状的寸法(図8における長さ”Min”)0
.15ミクロンの領域内であった(図13、14)。露光されるとともにパター
ン化されたシリコン基体の全体の一部が図13に示される一方、試験パターンの
構造の詳細が図14に示され、このプロトタイプの器具の最小形状的能力が0.
15ミクロンであることが具体的に示されている。
【0101】 実施例3.2次元照明パネル 本件発明によるプレーナー型電子エミッタのデザインの簡単さ、高い強度、低
い電力消費、低温度操作性及び2次元特性に起因し、上記プレーナー型電子エミ
ッタは(プレーナー型及び非プレーナー型)2次元照明用光源の構造に非常に都
合よく用いられることができる。平板照明パネルの1例が図15、16に概略的
に示されている。ここで、プレーナー型電子エミッタの基本的な構造(カソード
1、QB半導体2及びアノード4)は(カソード・アノード間に適切な電圧が印
加されたときに)自由空間FS内に現れる電子のプレーナー型ソースとして用い
られている。これらの電子は加速電極7によって加速され、光照射層3に侵入す
る。光学的に透明なプレート13(代表的にはガラスプレート)は形成された光
が上記構造から放散されることを許容し、(プレート14、12とともに)組立
て体の全体の真空保護を形成する。
【0102】 他の配列において、光放射層3は取り除かれ、自由空間FSが適切なガス及び
/又は混合ガスによって充満され、必要な照明光はイオン化され蛍光するガスに
よって生成される。上述の平板照明パネルの代表的な大きさは図16に示されて
いる。照明パネルの厚さ”Dim1”は1センチメートル以下に容易に達成出来
る一方、”Dim2”はメートル程度に容易に達成できる。構造の簡単さの理由
により、本件発明は非プレーナー型(円形)の2次元照明光源を構築する際に利
用されることができる。そのような光源の配列の1つが図17に示されている。
ここで、カソード1、QB半導体2及びアノード4は同心円筒形状の層をなして
いる。QB電子は自由空間FS内に急速に現れ、加速電極7によって加速された
後、光放射層3に侵入する。生成された光は(ガラス)透明な囲器13を経て放
散される。また、この配列において、光放射層3は取り除かれ、自由空間が適当
な光放射ガスによって充満されることができる。
【0103】 実施例4.半導体部品及びデバイス 以下、半導体部品、デバイス及び集積回路の製造分野における本件発明の代表
的な用途のみが簡単に説明されるが、これらは図示された実施例としてのみ考慮
されるべきであり、関連する分野における本件発明の用途である限り要素を限定
することを意味としていない。示された実施例は本件発明が利用される飯場謡部
品又はデバイスの主たる4つの異なるクラス(A〜D)から選択されている。
【0104】 この実施例において、本件発明の基本構造(カソード、QN半導体及びアノー
ド)は維持され、幾つかの用途において2つの電極間の準弾道電子の特性のみが
利用されているが、むしろ自由空間FS内におけるそれらの放散能力が利用され
ている(図2)。”カソード”及び”アノード”の用語は常に半導体学会におけ
る専門用語以上の意味で用いることを意図して使用さているものではない。QB
半導体における電子移動特性は真空であることが要求されていない場合のみ、真
空管内におけるカソード・アノード間を移動する電子の特性似非常に似ている。
カソードからの電子の注入がし室温で起こり、デバイス全体が寸法的に問題にな
ったときにはサブミクロンの大きさで製造されることができる。このように、本
件発明は真空管及び現代の全てのソリッドステート半導体技術の利点を併有して
いる。
【0105】 実施例4a クラスA;整流及び電荷(情報)保持 このクラスにおける半導体部品又はデバイスにはバイポーラp−n,p−i−
nダイオード、サイリスタが含まれ、同様に、MIS(金属絶縁体半導体)ダイ
オード等の多くのユニポーラデバイス、CCD(電荷結合デバイス)、MISト
ンネルダイオード、MISスイッチダイオード、IMPATT(衝突電離アバラ
ンチ走行時間)ダイオード及びBARITT(バリアインジェクション・走行時
間)ダイオード及び他の関連する走行時間デバイスが含まれる。
【0106】 実施例;準弾道ショットキーダイオード 図18は本件発明による典型的な高速プレーナー型ショトキーバリアダイオー
ドが示されている。また、等価な電気的なRCネットワーク36(米国特許第5
6274798号及び欧州特許第672257号参照)が示され、先行技術のダ
イオード36とQB半導体ダイオード37の電気的な反応を説明している。 さて、図18において、ダイオード電流Idiode はデプレション領域Wd の大
きさによって決定されるデプレション抵抗値Rd によって制御される。このデプ
レッション領域の長さ(幅)Wd はショットキー接点とオーム抵抗接点との間に
印加される電圧Vsoに対して指数関数的に依存する。整流作用はWd /Vsoの制
御によって達成され、これは(順方向及び逆方向のダイオード電流)ダイオート
電流Idiode を制御するRd における指数関数的な変化を含む。高い電界におけ
る電子速度の集中が発生しないので、全体寸法L、特に高周波の用途においては
デプレッション領域の先端とオーム抵抗接点との間の距離LSOを少なくする必要
がない。本件発明による準弾道ショットキーダイオードは高い周波数において利
用可能であり、図18の符号37におけるLqb(準弾道電子の動力学的な誘導)
によって抵抗Rqbをシャンティング(shuntig)することによる、デザイ
ンの簡単さ及び低電力消費によって特徴づけられるであろう。
【0107】 実施例4b クラスB;光検出及び光放射デバイス このクラスの半導体部品又はデバイスには他の多数のLED(光放射ダイオー
ド)、フォトダイオード、半導体レーザ、アバランチダイオード及び光の電気信
号への変換を目的とする他のフォト導通デバイスが含まれる。
【0108】 実施例;準弾道フォトダイオード及び準弾道光照射ダイオード 図19に示される単純化したエネルギーバンド図は本件発明による準弾道フォ
トダイオード(A文献)、準弾道光放射ダイオード(B文献)及び光信号検知、
増幅又は寸法的拡大デバイスに共通の物理学上の理論とそれらの構造の1つを示
す。これらのデバイスは順次説明される。
【0109】 準弾道フォトダイオード(図19のプロセスA) 光信号(入力光)はカソード領域(表面S1、S2の間の領域、図19)及び
表面S2に近接するQB半導体内の薄い領域内に吸い込まれ、このプロセス中に
多数の電子・ホール対を生成する(図19における”Exc1”として示される
フロセス)。光・励起電子は次に準弾道電流Ibal を生成し、加速されて表面S
5を経てアバランチェ増幅領域AMRに侵入する。アバランチェ増幅プロセスA
Mは増幅された電流信号Ie 及びIh を導き出す。ある用途においてはアバラン
チェ増幅領域AMRは取り去られることができ、光子・電子変換部(”Exc1
”)からの電気信号が生成された準弾道電子の加速によって効率よく増幅される
こととなる。
【0110】 本件発明による上述の準弾道フォトダイオードは高い量子効率、及び相対的に
非常に低い電力消費を有し、2次元光学イメージ(信号)検出器及び処理が必要
とされる場合には2次元フォトセンサーのアレイの形態で製造されることができ
る。
【0111】 準弾道光放射ダイオード(図19のプロセスB) 準弾道光放射デバイスにおいて、必要な場合には時変調されることのできる電
気信号(カソード・アノード間のバイアス電圧)はQB半導体領域QB−Sem
に侵入する注入電流の値を制御する(図19のプロセス”Exc2”)。加速の
後、QB−Sem領域を通って移動する一方、これらの電子(図19における電
流Ibal )は表面S5を経て光放射領域(LER)に侵入し、エネルギーギャッ
プEg を横断して再結合するプロセスを経てフォトンフラックスを生成する(図
2及び図19のフロセスB、参照)。このフォトンフラックス(カソード・アノ
ードバイアス電圧〜ΔQ(t)が時間に依存する場合にはこれもまた時変調され
る)は最後に自由空間FS内に現れる。
【0112】 電子注入プロセス”Exc2”が十分に行われ、光放射領域LER(通常は
ドーピングされた高p)が反転分布のために要求される条件を満たす場合、上述
のデバイスは非常に低い電力消費と高い効率を有する準弾道半導体として機能し
、一般的に光ファイバー移送器や遠隔通信器等の光−電気の用途に非常に効率よ
く利用されることができる。
【0113】 光イメージの検出及び処理(図19のプロセスC) 幾つかの用途においては、プロセス”Exc1”及び/又はプロセス”Exc
2”を経て電子光的に生成される準弾道電流Ibal を処理することが必要及び/
又は有利である。この場合、界面S5、S3の間の領域が図19に示されるよう
に準弾道半導体領域QB−Semを丁度連続したものとなる。アノード領域を移
動した後、これらの準弾道電子は電気光学的に処理されることのできる電子放射
電流Iemとして、表面S4を経て自由空間FS内に現れる。このタイプのデバイ
スは実施例4dにおいて説明される。
【0114】 実施例4c クラスC;増幅及び不揮発性メモリ 半導体部品又はデバイスのこのクラスにおける本件発明の用途にはバイポーラ
トランジスタやバイポーラ・ユニジャンクショントランジスタが含まれるととも
に、FET(電界効果トランジスタ)、JFET(ジャンクション電界効果トラ
ンジスタ)、MESFET(金属半導体電界効果トランジスタ)、MOSFET
(金属酸化物半導体電界効果トランジスタ)、不揮発性メモリデバイスを含む多
くのユニポーラ部品又はユニポーラデバイスが含まれている。特に、このクラス
内の本件発明に関連する用途はトンネル型トランジスタ、TED(遷移電子デバ
イス)及び他の弾道(熱電子)型トランジスタ及び/又はデバイスである。
【0115】 実施例;準弾道トランジスタ 図20は代表的なプレーナー型の金属半導体電界効果トランジスタ(MESF
ET)の概略を示す。ソース・ドレイン電極間の電流Id は活性デプレッション
幅Wd (Vd )の変化を介して電圧Vg によって制御される。”a”は半導体S
EMの基体の電気的に活性な部分、”L”は導電性チャネルの長さ、”Z”はデ
バイスの幅である。高速性能が必要とされる場合にはチャネル長さを十分に短く
(<1.5ミクロン)し、ソース・ドレイン間に高い電界が形成される代表的な
操作電圧Vdaとする必要がある。電荷(電子)の速度は次に飽和されるようにな
り(移動領域に依存する電界が到達し)、これは上記デバイス操作の速度を制限
する。
【0116】 さて、図20に示されるように、上記MESFETトランジスタの幾何学的な
デザインが説明の簡単化及び明瞭化のために同一に維持される場合においても、
かかるMESFETトランジスタが本件発明によって構成されているときには上
述の2つのデザイン上の制約(小さな幾何学的形状及び電子速度の飽和)は存在
しない。デバイスの形態を図20に示されるように設けると、これは標準的な半
導体基体Sem(図20参照)を準弾道半導体QB−Semによって簡単に置き
換えることを含む。
【0117】 図20に示され、本件発明によるMESFETデバイスは高速応答(高周波数
応答)だけでなく、ソース・ドレイン電流Id が本質的に事件弾道的であること
による非常に低い電力消費によっても特徴づけられる。 ここで強調されるべきことは、図20に示されるMESFETトランジスタの
構造上のデザインは他の多くの増幅デバイス/又はスイッチングデバイスの1つ
にすぎないことである。本件発明の特質に起因し、他の多くの最適なデザインが
可能であり、信頼されるであろう。これらは真空管から幾つかのデザイン的な特
徴を引き出すであろう(例えば、K.W.Boerによる上述の文献1237頁
参照)。
【0118】 MESFETトランジスタの場合における上述の説明と同一又は類似の説明が
金属酸化物半導体電界効果トランジスタ(MOSFET)、不揮発性メモリMO
SFET、本件発明にしたがってこのクラスに含まれるその他のデバイスについ
てもある。
【0119】 実施例4d クラスD;光学的イメージの検出、形成及び処理 本件発明の2次元的な特質に起因し、大きな面積の光信号の検出、変換及び処
理が可能である。例えば、電磁気学的な放射が起こると、本件発明は多くの方法
に利用されることができる。
【0120】 記録された電気信号(電気的に記録された光学的イメージ)の2次元イメージ
/信号への逆変換(準弾道半導体電界放射平面ディスプレイ、実施例1参照) 2次元光学的イメージの電気信号への変換(疑似弾道半導体カメラ) 2次元光学的イメージの検出、検出結果の電気的信号の増幅、それに続く2次
元光学的イメージの寸法的拡大、及び2次元光学的イメージの記録。これらのタ
イプの光学的イメージの処理結果は当初の2次元光学的イメージであるが、コン
トラスト又は強度が増幅され、寸法的に拡大されている。
【0121】 最後の2つの方法は光学的イメージを検出し生成し処理する際に用いられるべ
き電磁気学的な放射の2次元的な検出器アレイの両方である。これは本件発明の
2つの基本的な用途として概ね定義されるべきものを含む。 a)準弾道半導体カメラ(2次元光学的イメージ/信号の電気信号屁の連続的
変換) b)2次元光学的イメージ/信号のブライト/コントラストの増幅及び寸法的
拡大のためのシステム
【0122】 この章においては、a)QB半導体カメラの簡単な説明、b)光学的イメージ
/信号の処理システムの簡単な説明がなされる。明瞭化及び簡単化のため、2つ
の用途は光学的信号が電磁気学的放射のスペクトルに可視部分において光子によ
った形成される2次元光学的イメージの形態をなしていると仮定する。これは勿
論、本件発明が関連する用途及びこのクラスの用途における利用を制限するもの
と考えてはならない。検出/処理されるべき光学的信号は電磁気学的放射のスペ
クトルのたの部分に形成されてもよく及び/又は他の微粒子によって形成されて
もよい。光学的イメージの拡大次元はゼロから3である。最後に、後述されるべ
き本件発明の2つの用途例の特徴は純粋に図示/説明上の目的に寄与し、この分
野における本件発明の関連する要素を制限するとは考えてはならない。
【0123】 a)準弾道半導体カメラ 図21は2次元光学的イメージ/信号の検知及び記録のための本件発明による
デバイスの概略を示す。この好ましい実施形態においてQB半導体はカソード1
とアノード4との間に挟まれている。両電極は図5に示されるxyパターニング
と類似した方法でパターニングされている。金属電極、QB半導体及びアノード
はショットキーバリアフォトダイオードの2次元アレイを形成し、ショットキー
バリアフォトダイオードの2次元アレイは図5(ピクセルダイオードi,j、ス
イッチオン)に示されるように、個々に及び連続的にアドレス指定できるように
なっている。
【0124】 光学的イメージは表面S2について形成され、続く方法に対して電気信号を時
間的に連続させるように上記デバイスによって移動されるとともに処理される。
光(光子)を形成する光学的イメージはR(赤色)、Y(黄色)及びB(青色)
の適切なフィルターを経て図21に示される上記構造部分に侵入し、カソード・
QB半導体の境界の構成する領域及びQB半導体デプレッション領域内に吸い込
まれ、このフロセスにおいて多数の電子・ホール対を生成する。
【0125】 カソードストライプ”i”とアノードストライプ”j”との間に適切な電圧を
印加し(図21において黄色フィルターYを有するダイオード)、もって特定の
ピクセルダイオード(i,j) をスイッチオンすることにより、生成された準弾道電
子はQB半導体領域QB−Sem(図21)内において加速され、必要な場合に
はアバランチェ増幅領域AMR(図21)内において更にアバランチェ増幅され
ることができる。処理結果のパルス電流は次に図21に示されるピクセル(i,j)
上に衝突する黄色光子の光強度に関連する電気信号を形成する。
【0126】 上記QBデバイス(QB半導体カメラ)の全体厚さ(Dim2)は数ミリメー
タのレベルにある一方、上記デバイスの活性面積(横方向寸法Dim1)は現在
の技術をもってしては30センチメートルまでのレベルにある。高い量子効率、
高い寸法分析、高い強度及び構造の簡単さは本件発明によって提案されたデバイ
スの注目すべき特徴である。
【0127】 b)光学的信号/イメージの処理デバイス 多くの用途(例えば、天体物理学上の赤外線利用視認/イメージ及び他の用途
)においては、高い寸法解析/拡大のため及び/又は抽出され得るスペクトル情
報のため付加的な要求を伴って、非常に弱い2次元光学的イメージを検出し、処
理し及び記録することを要求される場合がある。これらの要求を満足する本件発
明によるデバイスの1つが図22に概略的に示されている。それは2つ部分から
構成され、部分Aは2次元光学的イメージ/信号を増幅する部分である一方、部
分Bは2次元光学的イメージ/信号に対して寸法的拡大を行う部分である。
【0128】 元の光学的イメージ25の平面に光学的イメージを形成する入力光子はカソー
ド領域、界面S2及び図22に概略的に示されるQB半導体のデプレッション領
域内に吸い込まれ、多数の電子・ホール対を生成する。その数は入力光子のエネ
ルギー(分光情報)と入力光子の数(信号強度情報)とに依存したものである。
元の光学的イメージの平面内に形成された準弾道電子はQB半導体領域QB−S
em内において加速され(一次増幅)、その特性の理由により、表面S4を経て
プレーナー型電子エミッタの基本構造部分(カソード、QB半導体及びアノード
)から取り除かれる。同時に、それらはまた元の光学的イメージの平面に元の光
学的イメージの電子光学的なイメージを形成する。
【0129】 この光子が電子に変換され(光子入力、電子・ホール対出力)、一次増幅(Q
B−Sem領域内における形成された電子の加速)が済むと、表面S4の平面に
形成された電子・光学的イメージが適切な電子オプティク(optics)(図
示せず)によって更に処理されることができる。加速電極の加速によって更に増
幅され、必要な場合には寸法拡大(電子光学的な一次寸法拡大)を烏滸なことが
できる。
【0130】 この寸法的拡大及び強度増幅のなされた電子光学的イメージは適切な電子シン
チレータ17によって光学的イメージの二次段階に逆変換される。この二次段階
の光学的イメージの平面26は最終光学的増幅システム29の対象平面となり、
元の光学的イメージに対する二次の寸法拡大が確保される。最終の光学的イメー
ジ、即ち部分Aで信号/強度が増幅され、29で寸法拡大されたイメージは、次
に最終の光学的イメージの平面上に、適切な光学的記録デバイス(写真プレート
あるいはCCD)による記録の準備のできたイメージとして形成される。さらに
寸法的拡大を必要とする場合には組立て体全体(部分A及び部分B)を一次光学
的イメージの平面内において横方向に移動させる。
【0131】 最後に、デバイスの部分Aの底部に形成するという基本的なプレーナー型電子
エミッタの特性の理由により、上記プレーナー型電子エミッタは自由空間FS内
の電子光学的部分とともに分光デバイスとして用いられ、一次光学イメージ内の
光子エネルギースペクトルについての必要な情報を引き出すことができるという
点が指摘されるべきである。
【0132】 実施例5.光起電性の用途 準弾道電子の非常に低い非弾性散乱及び再結合率に起因し、本件発明によるシ
ョットキーバリアダイオードは非常に高効率の光子導体であり、光起電力の用途
において利用できることが明白である。本件発明による太陽電池の構造の1つが
図23に概略的に示されている。
【0133】 上記デバイスはQB半導体層2をカソード1及びアノード2の2つの電極の間
に挟むことによって形成されている。カソードとQB半導体はショットキー整流
接点を形成する一方、、アノードとQB半導体はアーム抵抗接点を形成している
。(p型のQB−Semを用いて)上述のように構成されると、上記デバイス内
の内部電界E(x)は熱力学的平衡となるように起こる電荷移動によって発生さ
れ、図23の底部に示されるプロファイルを有することとなる。
【0134】 太陽光がカソードを経て右側(図23)から上記デバイス(本件発明による太
陽電池)内に入ると、上記構造内に吸込まれ、1つの入力光子に対して1つの電
子・ホール対をせいせいする。3つの空間的に離れた吸込みプロセスは別々に行
われる。プロセスDはカソードとQB半導体との界面における電子・ホール対の
生成である。プロセスEはQB半導体のデプレッション領域内における電子・ホ
ール対の生成であり、最後にプロセスFはQB半導体のバルク(内部電界がゼロ
であるQB−Semの領域)内における電子・ホール対を生成する光子吸込みプ
ロセスである。QB半導体内の準弾道軌跡の存在に起因し、QB半導体のデプレ
ッション領域内において特に生成された電子の大部分はデプレッション領域Wd
内に存在する内部電界により、再結合及び/又は非弾性散乱を起こすことなく、
アノードに向けて加速される。この効果は上記太陽電池の量子効率をかなり増大
させる。バルク領域の広がりを最小化し及びカソードの材料(例えば、透明導電
性の酸化スズ)を適切に選択し、もって上記デバイスの構造を最適化することき
により、本件発明による太陽電池は広い活性面積を有する非常に高効率、構造簡
単、高強度の光電気エネルギー変換デバイスとなる。
【0135】 実施例6.電子冷放射顕微鏡 新品の半導体ウエハーにおける欠陥及び/又は不純物を検査する分野には本件
発発明の非常に重要であるが潜在的な用途であり、ここでは電子冷放射顕微鏡(
ECEM)と呼ぶことにする。
【0136】 標準的な電子冷放射顕微鏡においては検査されるべき試料が熱電子放射が限界
となるような温度にまで加熱される。これらの電子は表面を経て試料を離れ、続
いて電子光学的に処理され、それが真空中に現れる表面の一部の、高空間解析性
の電子光学的イメージを形成する。しかし、検査試料についての情報は電子顕微
鏡からち取り出すことができるが、材料の表面及び表面直下の単層についてのも
のに限定されてしまう。これは電子の平均自由行程(真空中に十分なエネルギー
が放散される)が極端に小さい(50オングストローム以下)という条件の下で
検査がなされるのが原因である。
【0137】 本件発明による実験的方法では電子は表面S3を経て試料(図24のQB−S
em領域)を離れ、表面S2で上記QB半導体に注入され、従って電子は試料内
の準弾性軌跡の全部に沿って試料の状態についての情報を運ぶこととなる。いか
なる欠陥又は欠点(これちは1、2及び/又は3つであろうが、次元によってこ
となる)も準弾性軌跡からの電子の散乱(続いて熱化)を好き起こす。これは電
子光学的イメージ平面における投影タイプのコントラストを形成する。
【0138】 本件発明による電子冷放射顕微鏡の好ましい実施形態の1つが図24に概略的
に示されている。この場合においても本件発明の基本構造(カソード、QB半導
体及びアノード、図1、2参照)がまた保持され、上記基本構造が検査されるべ
き試料について形成される。さらに、QB半導体の表面S2、S3に対面する金
属電極は必ずしも必要なく、QB半導体内には十分な強度の電界が形成され、電
子が表面S2を経てQB半導体内に注入されることがてきる。かかる構造におい
ては製品不良の検査プロセスが非接触で行える。これらの注入された電子は真っ
直ぐな準弾道軌跡に沿って移動し、これらは欠陥、不純物、欠点及び/又は不完
全部分荷よって偏向されず、QB半導体の表面S3をへて真空中に現れる。これ
ら電子の表面濃度、エネルギー及び現れる角度は表面S2、準弾道軌跡に沿った
。へ半導体のバルク及び表面S3と相互関係のある疑似弾道電子に正確に関連す
る変数(量)である。
【0139】 電子は表面S4の部分32を経て現れると、次に標準的な電子オプティックス
34によって処理され、電子光学的イメージの平面30に上記一部の高空間解析
性の電子光学的イメージ33を形成する。
【0140】 高精度xyステージにQB半導体を設置することにより、ウエハー全体が代表
的な走査型電子顕微鏡の標準的な倍率である10ないし50オングストローム以
下まで検査されることができる。
【0141】 実施例7.電子ビームソース 本件発明(プレーナー型電子エミッタ)は上記発明の2次元的特性を必要とし
及び/又は有益な用途を本質的に目標としているか、本件発明の特性(低電力消
費、構造簡単、高い電界電流密度、室温操作性)は標準的な電子ビームソースの
構造に本件発明を利用することを非常に魅力的にさせる。ポイント化され、パタ
ーン化された準プレーナー型及び一般的な形状の電子ソースは簡単に製造でき、
ここでは”冷ショットキーカソード”という。これらは代表的には陰極線管(C
RT)、X線管、蒸着、及び溶接、イメージ化処理及び他の可能な電子ビーム用
途のための電子銃をふくむ電子顕微鏡の電子ソースとして利用できる。
【0142】 これらの用途の全ては公知であり、先行技術との関係において述べられ、本件
発明の一部の用途として考えられるので、詳細な説明は省略する。
【図面の簡単な説明】
【図1】 印加される外部電位がゼロであるときの、本件発明による電子エ
ネルギーバンドを簡略化して示す概略図である。
【図2】 限界の外部電位であるときの、本件発明による電子エネルギーバ
ンドを簡略化して示す概略図である。
【図3】 本件発明によるプレーナー型電子エミッターの基本的な構造を簡
略化した例の示す図である。
【図4】 平面ディスプレイがパターン化された電極及び発光体を示し、後
者がQB半導体基体とアノードとの間に配置されている場合における概略側面を
示す図である。
【図5】 図4の平面図である。
【図6】 図4の平面ディスプレイの他の実施形態であって、アノードの後
に発光体を配置した例を示す図である。
【図7】 図4の平面ディスプレイの更に他の実施形態であって、電子加速
電極を設け、電子加速電極の後に発光体を配置した例を示す図である。
【図8】 電子吸込み材料のテンプレートがQB半導体とアノードの間に配
置され、電子加速電極が付加され、露光されるべき基体が電子加速電極の前に配
置されている、プレーナー型電子ビームリソグラフィのための先行技術のプレー
ナー型電子エミッタを示す側面図である。
【図9】 図8の他の実施形態であって、露光されるべき基体が電子加速電
極の後であって真空の外方に配置される一方、QB半導体及び電極の全構造部分
が真空中に配置された例を示す図である。
【図10】 図8と等価な図であって、本件発明によるプレーナー型の準弾
道電子エミッタを示す図である。
【図11】 プレーナー型電子ビームリソグラフィにプレーナー型準弾道電
子エミッターを実装するための開口を示す概略図である。
【図12】 図11の開口の写真を示す図である。
【図13】 図10で述べた可能なテンプレートを1例を示す図である。
【図14】 プレーナー型電子ビームリソグラフィによって作製された構造
を示す走査型電子顕微鏡写真を示す図である。
【図15】 2次元発光パネルにおける内部形態を示す立体図である。
【図16】 図15の外部形態を示す立体図である。
【図17】 2次元発光パネルにおける他の内部形態を示す図である。
【図18】 本件発明による典型的な高速プレーナー型ショットキーバリア
ダイオードを示す概略図である。
【図19】 光検出・光放射デバイスの実施形態における電子エネルギーバ
ンドを簡略化して示す概略図である。
【図20】 典型的なプレーナー型の金属・半導体電界効果トランジスタ(
MEFET)を示す概略図である。
【図21】 2次元光信号又はイメージを検出し記録するための本件発明に
よるデバイスを示す概略図である。
【図22】 2次元光信号又はイメージの処理デバイスの実施形態を示す概
略図である。
【図23】 本件発明による太陽電池の構造の1例をにおけるエネルギー概
略図である。
【図24】 電子冷放射顕微鏡(ECEM)の実施形態を示す概略図である
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年7月17日(2000.7.17)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 63/06 H01J 63/08 63/08 H01L 33/00 A H01L 31/10 H01J 1/30 M 33/00 H01L 31/10 A (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,UG,ZW),E A(AM,AZ,BY,KG,KZ,MD,RU,TJ ,TM),AE,AL,AM,AT,AU,AZ,BA ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GD,G E,GH,GM,HR,HU,ID,IL,IN,IS ,JP,KE,KG,KP,KR,KZ,LC,LK, LR,LS,LT,LU,LV,MD,MG,MK,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,SL,TJ,TM, TR,TT,UA,UG,US,UZ,VN,YU,Z A,ZW (71)出願人 ウラディミル・コラリク Vladimir KOLARIK チェッコ621 00ブルノ、ジェクナ32番 (72)発明者 ペトル・ヴィスコル デンマーク、デーコー−4174イストルッ プ、スキョレネスヴァイ17番 (72)発明者 ニールス・オレ・ニールセン デンマーク、デーコー−8600シルケボア、 セルトネルスヴァイ7番 (72)発明者 アルミン・デロング チェッコ602 00ブルノ、カルヴォドワ25 番 (72)発明者 ウラディミル・コラリク チェッコ621 00ブルノ、ジェクナ32番 Fターム(参考) 5C030 CC02 5C031 DD17 DD19 5C036 EE01 EE14 EF01 EF06 EF09 EG12 EH04 5C039 MM01 MM09

Claims (64)

    【特許請求の範囲】
  1. 【請求項1】 第1、第2の表面を備える要素であって、第1の表面が第1
    の電荷を保持するように設けられ、第2の表面が第2の電荷を保持するように設
    けられ、第1の表面が第2の表面に対して実質的に平行をなし、上記要素が材料
    又は材料系内における電子散乱を減少するように設けられた材料又は材料系によ
    って構成され、第1又は第2の表面に対して垂直な所定の結晶方位を有する上記
    要素と、 上記要素の少なくとも一部を横断して電界を与える手段であって、上記要素の
    第1の表面に第1の電荷を与える手段と、第2の表面に第2の電荷を与え、第2
    の電荷が第1の電荷と異なっていて電子が第1又は第2の表面に対して実質的に
    垂直な方向に移動するようになした手段とから構成された上記手段とを備えたこ
    とを特徴とする物。
  2. 【請求項2】 材料又は材料系が、シリコン、ゲルマニウム、シリコンカー
    バイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化インジウ
    ム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあるいは
    それらの組合せ等の半導体材料によって構成されている請求項1記載の物。
  3. 【請求項3】 材料又は材料系はドーパントを材料又は材料系に所定のドー
    パントレベルになるようにドーピングすることによっ製作されている請求項1又
    は2記載の物。
  4. 【請求項4】 ドーパントが、リン、リチウム、アンチモニ、砒素、ボロン
    、アルミニウム、タンタル、ガリウム、インジウム、ビスマス、シリコン、ゲル
    マニウム、硫黄、スズ、テルル、セレン、カーボン、ベリリウム、マグネシウム
    、亜鉛、カドミウム又はそれらの組み合わせからなる請求項3記載の物。
  5. 【請求項5】 所定のドーピングレベルが1×1018cm-3よりも小さい、
    例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×1
    13cm-3よりも小さい、1×1012cm-3よりも小さい請求項3記載の物。
  6. 【請求項6】 第1の表面に第1の電荷を与える手段は少なくとも一部を導
    電性の材料又は材料系で構成されている請求項1ないし5のいずれかに記載の物
  7. 【請求項7】 第2の表面に第2の電荷を与える手段は少なくとも一部が導
    電性の材料又は材料系で構成されている請求項1ないし5のいずれかに記載の物
  8. 【請求項8】 少なくとも部分的に導電性を有する第1の材料又は材料系は
    各々が第1、第2の表面を有する薄層によって構成され、第2の表面は操作上、
    電荷リザーバの第1の端子に接続され、第1の表面は要素の材料又は材料系の第
    1の表面に直接に接続されている請求項6記載の物。
  9. 【請求項9】 少なくとも部分的に導電性を有する第2の材料又は材料系は
    各々が第1、第2の表面を有する薄層によって構成され、第1の表面は操作上、
    電荷リザーバの第2の端子に接続され、第2の表面は要素の材料又は材料系の第
    2の表面に直接に接続されている請求項7記載の物。
  10. 【請求項10】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金属又は1×1017cm-3を越える高レベルでドーピングした高ドーピ
    ング半導体材料で構成されている請求項6ないし9のいずれかに記載の物。
  11. 【請求項11】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金、クロム、プラチナ、アルミニウム、銅、セシウム、ルビジウム、ス
    トロンチウム、インジウム、プラセオジウム、サマリウム、イッテリウム、フラ
    ンシウム又はユーロピウムあるいはこれらの組合せから構成されている請求項1
    0記載の物。
  12. 【請求項12】 電子が準弾道電子である請求項1ないし11のいずれに記
    載の物。
  13. 【請求項13】 第1のタイプの電子を与える方法であって、その方法が、 第1、第2の表面を有する要素を与える手順であって、第1の表面が第1の電
    荷を保持するように設けられ、第2の表面が第2の電荷を保持するように設けら
    れ、第1の表面が第2の表面に対して実質的に平行をなし、上記要素が材料又は
    材料系内における電子散乱を減少するように設けられ、第1又は第2の表面に対
    して垂直な所定の結晶方位を有するところの上記手順と、 上記要素の第1の表面に第1の電荷を与える手段を設ける手順と、 上記要素の第2の表面に第2の電荷を与える手段を設ける手順であって、第2
    の電荷が第1の電荷と異なっていて電子が第1又は第2の表面に対して実質的に
    垂直な方向に移動するようになした手段を設ける上記手順と、を備えたことを特
    徴とする方法。
  14. 【請求項14】 材料又は材料系が、シリコン、ゲルマニウム、シリコンカ
    ーバイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化インジ
    ウム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあるい
    はそれらの組合せ等の半導体材料によって構成されている請求項13記載の方法
  15. 【請求項15】 材料又は材料系はドーパントを材料又は材料系に所定のド
    ーパントレベルになるようにドーピングすることによって製作されている請求項
    13又は14記載の方法。
  16. 【請求項16】 ドーパントが、リン、リチウム、アンチモニ、砒素、ボロ
    ン、アルミニウム、タンタル、ガリウム、インジウム、ビスマス、シリコン、ゲ
    ルマニウム、硫黄、スズ、テルル、セレン、カーボン、ベリリウム、マグネシウ
    ム、亜鉛、カドミウム又はそれらの組み合わせからなる請求項15記載の方法。
  17. 【請求項17】 所定のドーピングレベルが1×1018cm-3よりも小さい
    、例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×
    1013cm-3よりも小さい、1×1012cm-3よりも小さい請求項18記載の方
    法。
  18. 【請求項18】 第1の表面に第1の電荷を与える手段は少なくとも一部を
    導電性の材料又は材料系で構成されている請求項13ないし17のいずれかに記
    載の方法。
  19. 【請求項19】 第2の表面に第2の電荷を与える手段は少なくとも一部が
    導電性の材料又は材料系で構成されている請求項13ないし17のいずれかに記
    載の方法。
  20. 【請求項20】 少なくとも部分的に導電性を有する第1の材料又は材料系
    は各々が第1、第2の表面を有する薄層によって構成され、第2の表面は操作上
    、電荷リザーバの第1の端子に接続され、第1の表面は要素の材料又は材料系の
    第1の表面に直接に接続されている請求項18記載の方法。
  21. 【請求項21】 少なくとも部分的に導電性を有する第2の材料又は材料系
    は各々が第1、第2の表面を有する薄層によって構成され、第1の表面は操作上
    、電荷リザーバの第2の端子に接続され、第2の表面は要素の材料又は材料系の
    第2の表面に直接に接続されている請求項19記載の方法。
  22. 【請求項22】 電荷リザーバの第1、第2の端子間に電位差が2V以上で
    ある請求項20又は21記載の方法。
  23. 【請求項23】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金属又は1×1017cm-3を越える高レベルでドーピングした高ドーピ
    ング半導体材料で構成されている請求項18ないし21のいずれかに記載の方法
  24. 【請求項24】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金、クロム、プラチナ、アルミニウム、銅、セシウム、ルビジウム、ス
    トロンチウム、インジウム、プラセオジウム、サマリウム、イッテリウム、フラ
    ンシウム又はユーロピウムあるいはこれらの組合せから構成されている請求項2
    3記載の方法。
  25. 【請求項25】 電子が準弾道電子である請求項13ないし24のいずれに
    記載の方法。
  26. 【請求項26】 上記物を製造する方法であって、その方法が、 第1、第2の表面を有する半導体材料又は材料系を設ける手順であって、第2
    の表面が第1の表面に対して実質的に平行をなし、半導体材料又は材料系が第1
    又は第2の表面に対して垂直な所定の結晶方位を有する上記半導体材料又は材料
    系を設ける上記手順と、 表面粗さを減少させるように第1、第2の表面を表面処理する手順と、 材料又は材料系内における電子散乱を減少させるような所定のドーピングレベ
    ル返られるようにドーパントを半導体材料又は材料系にドーピングする手順と、 少なくとも一部に導電性を有する第1の材料又は材料系を設ける手順であって
    、上記第1の材料又は材料系が第1、第2の表面を有する層を形成し、第2の表
    面が操作上は電荷リザーバの第1の端子に接続され、第1の表面が要素の材料又
    は材料系の第1の表面に直接的に接続されるところの材料又は材料系を設ける上
    記手順と、 少なくとも一部に導電性を有する第2の材料又は材料系を設ける手順であって
    、上記第2の材料又は材料系が第1、第2の表面を有する層を形成し、第1の表
    面が操作上は電荷リザーバの第2の端子に接続され、第2の表面が要素の材料又
    は材料系の第2の表面に直接的に接続されるところの材料又は材料系を設ける上
    記手順と、 を備えたことを特徴とする方法。
  27. 【請求項27】 半導体材料がシリコン、ゲルマニウム、シリコンカーバイ
    ド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化インジウム、
    砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあるいはそれ
    らの組合せによって構成されている請求項26記載の方法。
  28. 【請求項28】 所定の結晶方位は<111>、<110>又は<100>
    方位である請求項26又は27記載の方法。
  29. 【請求項29】 表面処理が光学的研磨である請求項26ないし28のいず
    れかに記載の方法。
  30. 【請求項30】 ドーパントがリチウム、リン、アンチモニ、砒素、ボロン
    、アルミニウム、タンタル、ガリウム、インジウム又はこれらの組合せから構成
    されている請求項26ないし29のいずれかに記載の方法。
  31. 【請求項31】 所定のドーピングレベルが1×1018cm-3よりも小さい
    、 例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×1
    13cm-3よりも小さい、1×1012cm-3よりも小さい請求項26ないし30
    のいずれ かに記載の方法。
  32. 【請求項32】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金属又は1×1017cm-3を越える高レベルでドーピングした高ドーピ
    ング半導体材料で構成されている請求項26ないし31のいずれかに記載の方法
  33. 【請求項33】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金、クロム、プラチナ、アルミニウム、銅又はこれらの組合せから構成
    されている請求項32記載の方法。
  34. 【請求項34】 請求項1ないし12のいずれかに記載の物であって、電子
    に露光されると複数の波長の光を放射するように設けられた材料の層であって、
    その材料の層が要素の第1、第2の表面に対して実質的に平行をなす平面におい
    て1又は複数の表面要素を有する2次元マトリックスを定義し、各表面要素が所
    定の波長の光を放射するように設けられているところの上記物と、 2次元マトリックス内の1又は複数の表面要素に電子を選択的に調べる手段と
    、を備えたことを特徴とする平面ディスプレイ。
  35. 【請求項35】 複数の波長を放射する材料の層は適切な発光体又は規格の
    カラーテレビジョンの蛍光体で構成されている請求項34記載の平面ズィプレイ
  36. 【請求項36】 放射光は少なくとも3色に対応する少なくとも3つの波長
    で構成される請求項34又は35記載の平面ティスプレイ。
  37. 【請求項37】 色彩が層から放射された少なくとも3色を組み合わせから
    演繹される請求項36記載の平面ディスプレイ。
  38. 【請求項38】 放射光の波長は赤色、黄色、青色又は赤色、緑色、青色に
    相当する請求項34ないし37のいずれかに記載の平面ディスプレイ。
  39. 【請求項39】 電子が準弾道電子である請求項34ないい38のいずれか
    に記載の平面ディスプレイ。
  40. 【請求項40】 選択的手段は第1、第2の表面に対して実質的に平行をな
    す平面において2次元マトリックスの制御可能なマトリックス要素を定義するよ
    うなパターンで構成され、上記パターンは少なくとも一部が導電性を有する材料
    又は材料系によって構成される請求項34ないし39のいずれかに記載の平面デ
    ィスプレイ。
  41. 【請求項41】 フィルムを第1のタイプの複数の電子に曝す方法であって
    、その方法が、 第1、第2の表面を有する第1の要素を設ける手順であって、第1の表面が第
    1の電荷を保持するように設けられ、第2の表面が第2の電荷を保持するように
    設けられ、上記要素が材料又は材料系内における電子散乱を減少するように設け
    られた材料又は材料系によって構成され、第1又は第2の表面に対して垂直な所
    定の結晶方位を有する上記要素を設ける手順と、 第2の要素がフィルムに保持するように設けられて第1のタイプの複数の電子
    に曝されるところの上記第2の要素を設ける手順と、 パターン化された吸込み層を設ける手順であって、上記吸込み層がパターンに
    よって決まる位置において第1の要素を経て移動する電子を吸込みするように設
    けられた所の上記吸込み層を設ける上記手順と、 第1の要素の第1の表面に第1の電荷を与える手順と、 第1の要素の第2の表面に第2の電荷を与える手順であって、第2の電荷が第
    2のタイプの電子が第1の表面から第2の表面に向けて移動するように第1の電
    荷と比較して逆の極性であるところの上記第2の電荷を与える上記手順と、 第2の電荷と同じ極性を有する第3の電荷を第2の表面に与える手順と、 を備えたことを特徴とする方法。
  42. 【請求項42】 材料又は材料系が、シリコン、ゲルマニウム、シリコンカ
    ーバイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化インジ
    ウム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあるい
    はそれらの組合せ等の半導体材料によって構成されている請求項41記載の方法
  43. 【請求項43】 材料又は材料系はドーパントを材料又は材料系に所定のド
    ーパントレベルになるようにドーピングすることによっ製作されている請求項4
    1又は42記載の方法。
  44. 【請求項44】 ドーパントが、リン、リチウム、アンチモニ、砒素、ボロ
    ン、アルミニウム、タンタル、ガリウム、インジウム、ビスマス、シリコン、ゲ
    ルマニウム、硫黄、スズ、テルル、セレン、カーボン、ベリリウム、マグネシウ
    ム、亜鉛、カドミウム又はそれらの組み合わせからなる請求項43記載の方法。
  45. 【請求項45】 所定のドーピングレベルが1×1018cm-3よりも小さい
    、 例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×1
    13cm-3よりも小さい、1×1012cm-3よりも小さい請求項43記載の方法
  46. 【請求項46】 第1の電荷が電荷リザーバの第1の端子から第1の要素の
    第1の表面に与えられる請求項41ないし45のいずれかに記載の方法。
  47. 【請求項47】 第2の電荷が電荷リザーバの第2の端子から第1の要素の
    第2の表面に与えられる請求項41ないし45のいずれかに記載の方法。
  48. 【請求項48】 第3の電荷が電荷リザーバの第3の端子から第2の要素に
    与えられる請求項41ないし44のいずれかに記載の方法。
  49. 【請求項49】 電荷リザーバの第1、第2の端子間に電位差が2V以上で
    ある請求項46又は47記載の方法。
  50. 【請求項50】 第2の要素は金属又はシリコン、ゲルマニウム、シリコン
    カーバイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化イン
    ジウム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンある
    いはそれらの組合せ等の半導体材料から構成される請求項41ないし49のいず
    れかに記載の方法。
  51. 【請求項51】 フィルムがレジストからなる請求項41ないし50のいず
    れかに記載の方法。
  52. 【請求項52】 第2のタイプの電子が準弾道電子である請求項41ないし
    51のいずれかに記載の方法。
  53. 【請求項53】 第1、第2の表面領域を有する要素であって、第1の表面
    領域が第1の電荷を保持するように設けられ、第2の表面領域が第2の電荷を保
    持するように設けられ、上記要素が材料又は材料系内における電子散乱を減少す
    るように設けられた材料又は材料系によって構成され、第1又は第2の表面に対
    して垂直な所定の結晶方位を有する上記要素と、 上記要素の少なくとも一部を横断して電界を与える手段であって、上記手段が
    、上記要素の第1の表面領域に第1の電荷を与える手段と、上記要素の第2の表
    面領域に第2の電荷を与え、第2の電荷が第1の電荷と異なっていて電子が第1
    の表面領域と第2の表面領域との間を電子が移動するようになした手段と、 を備えたことを特徴とする物。
  54. 【請求項54】 材料又は材料系が、シリコン、ゲルマニウム、シリコンカ
    ーバイド、砒化ガリウム、燐化イリジウム、アンチモンインジウム、砒化インジ
    ウム、砒化アルミニウム、テルル化亜鉛、窒化シリコン又は窒化シリコンあるい
    はそれらの組合せ等の半導体材料によって構成されている請求項53記載の物。
  55. 【請求項55】 材料又は材料系はドーパントを材料又は材料系に所定のド
    ーパントレベルになるようにドーピングすることによっ製作されている請求項5
    3又は54記載の物。
  56. 【請求項56】 ドーパントが、リン、リチウム、アンチモニ、砒素、ボロ
    ン、アルミニウム、タンタル、ガリウム、インジウム、ビスマス、シリコン、ゲ
    ルマニウム、硫黄、スズ、テルル、セレン、カーボン、ベリリウム、マグネシウ
    ム、亜鉛、カドミウム又はそれらの組み合わせからなる請求項55記載の物。
  57. 【請求項57】 所定のドーピングレベルが1×1018cm-3よりも小さい
    、 例えば1×1016cm-3よりも小さい、1×1014cm-3よりも小さい、1×1
    13cm-3よりも小さい、1×1012cm-3よりも小さい請求項55記載の物。
  58. 【請求項58】 第1の表面に第1の電荷を与える手段は少なくとも一部を
    導電性の材料又は材料系で構成されている請求項53ないし57のいずれかに記
    載の物。
  59. 【請求項59】 第2の表面に第2の電荷を与える手段は少なくとも一部が
    導電性の材料又は材料系で構成されている請求項53ないし57のいずれかに記
    載の物。
  60. 【請求項60】 少なくとも部分的に導電性を有する第1の材料又は材料系
    は各々が第1、第2の表面を有する薄層によって構成され、第2の表面は操作上
    、電荷リザーバの第1の端子に接続され、第1の表面は要素の材料又は材料系の
    第1の表面に直接に接続されている請求項58記載の物。
  61. 【請求項61】 少なくとも部分的に導電性を有する第2の材料又は材料系
    は各々が第1、第2の表面を有する薄層によって構成され、第1の表面は操作上
    、電荷リザーバの第2の端子に接続され、第2の表面は要素の材料又は材料系の
    第2の表面に直接に接続されている請求項59記載の物。
  62. 【請求項62】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金属又は1×1017cm-3を越える高レベルでドーピングした高ドーピ
    ング半導体材料で構成されている請求項57ないし60のいずれかに記載の物。
  63. 【請求項63】 少なくとも部分的に導電性を有する第1、第2の材料又は
    材料系は金、クロム、プラチナ、アルミニウム、銅、セシウム、ルビジウム、ス
    トロンチウム、インジウム、プラセオジウム、サマリウム、イッテリウム、フラ
    ンシウム又はユーロピウムあるいはこれらの組合せから構成されている請求項6
    1記載の物。
  64. 【請求項64】 電子が準弾道電子である請求項53ないし63のいずれに
    記載の物。
JP2000553971A 1998-06-11 1999-06-11 プレーナ型電子エミッタ(pee) Pending JP2002518788A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8897898P 1998-06-11 1998-06-11
US60/088,978 1998-06-11
PCT/DK1999/000323 WO1999065050A1 (en) 1998-06-11 1999-06-11 Planar electron emitter (pee)

Publications (2)

Publication Number Publication Date
JP2002518788A true JP2002518788A (ja) 2002-06-25
JP2002518788A5 JP2002518788A5 (ja) 2006-08-03

Family

ID=22214628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000553971A Pending JP2002518788A (ja) 1998-06-11 1999-06-11 プレーナ型電子エミッタ(pee)

Country Status (19)

Country Link
US (1) US7399987B1 (ja)
EP (1) EP1086480B1 (ja)
JP (1) JP2002518788A (ja)
KR (1) KR20010083046A (ja)
CN (1) CN1202545C (ja)
AT (1) ATE249094T1 (ja)
AU (1) AU755927B2 (ja)
BR (1) BR9912185A (ja)
CA (1) CA2332556A1 (ja)
CZ (1) CZ20004455A3 (ja)
DE (1) DE69911012T2 (ja)
HK (1) HK1034358A1 (ja)
HU (1) HUP0103631A3 (ja)
IL (1) IL139693A0 (ja)
RU (1) RU2224327C2 (ja)
SK (1) SK18512000A3 (ja)
UA (1) UA64802C2 (ja)
WO (1) WO1999065050A1 (ja)
ZA (1) ZA200006692B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129342A (ja) * 2009-12-17 2011-06-30 National Institute Of Advanced Industrial Science & Technology 電子源

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497278B (en) * 2000-03-24 2002-08-01 Japan Science & Tech Corp Method for generating trajectory electron, trajectory electron solid state semiconductor element
US7129626B2 (en) * 2001-03-20 2006-10-31 Copytele, Inc. Pixel structure for an edge-emitter field-emission display
US6643248B2 (en) * 2001-04-16 2003-11-04 Hewlett-Packard Development Company, L.P. Data storage device
US6891176B2 (en) * 2003-06-20 2005-05-10 Nanion Aps Planar electron emitter with extended lifetime and system using same
US6872964B2 (en) 2003-08-20 2005-03-29 Hewlett-Packard Development Company, L.P. Data storage device
EP1801842A1 (en) * 2005-12-23 2007-06-27 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Device for generating X-rays and use of such a device
JP2007194087A (ja) * 2006-01-19 2007-08-02 Matsushita Electric Ind Co Ltd 電子放出装置およびその製造方法
WO2007139183A1 (ja) * 2006-05-31 2007-12-06 Panasonic Corporation プラズマディスプレイパネルとその製造方法
WO2011079434A1 (zh) * 2009-12-29 2011-07-07 海洋王照明科技股份有限公司 场致发射白光的装置
UA111585C2 (uk) * 2010-01-08 2016-05-25 Трай Альфа Енерджи, Інк. Перетворення високоенергетичних фотонів в електрику
CN102243967B (zh) * 2011-05-25 2013-05-22 西安交通大学 基于多孔介电材料薄膜的弹道场发射显示器件阴极的制备方法
US9443691B2 (en) 2013-12-30 2016-09-13 General Electric Company Electron emission surface for X-ray generation
GB2531326B (en) * 2014-10-16 2020-08-05 Adaptix Ltd An X-Ray emitter panel and a method of designing such an X-Ray emitter panel
US9525077B1 (en) * 2015-11-04 2016-12-20 Texas Instruments Incorporated Integration of a baritt diode
US10825939B2 (en) 2016-01-07 2020-11-03 The Research Foundation For The State University Of New York Selenium photomultiplier and method for fabrication thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE716262A (ja) * 1967-07-25 1968-11-04
GB1303659A (ja) 1969-11-12 1973-01-17
NL184589C (nl) 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4683399A (en) 1981-06-29 1987-07-28 Rockwell International Corporation Silicon vacuum electron devices
GB2109160B (en) * 1981-11-06 1985-05-30 Philips Electronic Associated Semiconductor electron source for display tubes and other equipment
NL8400297A (nl) 1984-02-01 1985-09-02 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel.
NL8600675A (nl) 1986-03-17 1987-10-16 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenstroom.
US4823004A (en) 1987-11-24 1989-04-18 California Institute Of Technology Tunnel and field effect carrier ballistics
EP0367195A3 (en) * 1988-10-31 1991-10-02 Matsushita Electric Industrial Co., Ltd. Mim cold-cathode electron emission elements and methods of manufacture thereof
EP0713237B1 (en) 1989-09-04 2000-12-27 Canon Kabushiki Kaisha Electron emission element and method of manufacturing the same
US5229682A (en) 1989-12-18 1993-07-20 Seiko Epson Corporation Field electron emission device
NL9000297A (nl) 1990-02-08 1991-09-02 Philips Nv Ladingsgekoppelde inrichting.
JPH0425175A (ja) 1990-05-21 1992-01-28 Canon Inc ダイオード
US5212426A (en) 1991-01-24 1993-05-18 Motorola, Inc. Integrally controlled field emission flat display device
ATE155610T1 (de) 1991-02-20 1997-08-15 Canon Kk Halbleiter-elektronenemissionseinrichtung
JP3126158B2 (ja) * 1991-04-10 2001-01-22 日本放送協会 薄膜冷陰極
US5536193A (en) 1991-11-07 1996-07-16 Microelectronics And Computer Technology Corporation Method of making wide band gap field emitter
US5686791A (en) 1992-03-16 1997-11-11 Microelectronics And Computer Technology Corp. Amorphic diamond film flat field emission cathode
US5463275A (en) 1992-07-10 1995-10-31 Trw Inc. Heterojunction step doped barrier cathode emitter
EP0597537B1 (en) 1992-11-12 1998-02-11 Koninklijke Philips Electronics N.V. Electron tube comprising a semiconductor cathode
DK146692D0 (da) 1992-12-07 1992-12-07 Petr Viscor Fremgangsmaade og apparat til bestemmelse af karakteristiske elektriske materialeparametre for halvledende materialer
EP0601637B1 (en) 1992-12-08 1999-10-27 Koninklijke Philips Electronics N.V. Cathode ray tube comprising a semiconductor cathode
US5340997A (en) 1993-09-20 1994-08-23 Hewlett-Packard Company Electrostatically shielded field emission microelectronic device
CH689190A5 (fr) 1993-10-19 1998-11-30 Hans Ulrich Meyer Instrument de mesure de longueurs ou d'angles.
US5528103A (en) 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
US5631196A (en) 1994-07-18 1997-05-20 Motorola Method for making inversion mode diamond electron source
US5729094A (en) * 1996-04-15 1998-03-17 Massachusetts Institute Of Technology Energetic-electron emitters
US5712490A (en) 1996-11-21 1998-01-27 Itt Industries, Inc. Ramp cathode structures for vacuum emission

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129342A (ja) * 2009-12-17 2011-06-30 National Institute Of Advanced Industrial Science & Technology 電子源

Also Published As

Publication number Publication date
ATE249094T1 (de) 2003-09-15
DE69911012T2 (de) 2004-06-17
BR9912185A (pt) 2001-04-10
CN1202545C (zh) 2005-05-18
EP1086480B1 (en) 2003-09-03
ZA200006692B (en) 2002-02-18
CZ20004455A3 (cs) 2002-06-12
CN1305636A (zh) 2001-07-25
SK18512000A3 (sk) 2003-01-09
AU4358999A (en) 1999-12-30
UA64802C2 (uk) 2004-03-15
RU2224327C2 (ru) 2004-02-20
WO1999065050A1 (en) 1999-12-16
IL139693A0 (en) 2002-02-10
CA2332556A1 (en) 1999-12-16
US7399987B1 (en) 2008-07-15
HUP0103631A2 (hu) 2002-01-28
KR20010083046A (ko) 2001-08-31
AU755927B2 (en) 2003-01-02
DE69911012D1 (de) 2003-10-09
HUP0103631A3 (en) 2004-07-28
HK1034358A1 (en) 2001-10-19
EP1086480A1 (en) 2001-03-28

Similar Documents

Publication Publication Date Title
EP0706196B1 (en) An electron emission cathode; an electron emission device, a flat display, a thermoelectric cooling device incorporating the same; and a method for producing the electron emission cathode
JP2002518788A (ja) プレーナ型電子エミッタ(pee)
JP3226745B2 (ja) 半導体冷電子放出素子及びこれを用いた装置
US7455565B2 (en) Fabrication of group III-nitride photocathode having Cs activation layer
Nakajima et al. Generation of ballistic electrons in nanocrystalline porous silicon layers and its application to a solid-state planar luminescent device
JPH10509559A (ja) 光活性化を使用する電場促進拡散
US4801994A (en) Semiconductor electron-current generating device having improved cathode efficiency
Maslyanchuk et al. Charge transport features of CdTe-based X-and γ-ray detectors with Ti and TiOx Schottky contacts
JPS5887733A (ja) 電子流放出半導体装置
US20150276950A1 (en) Compact solid-state neutron detector
WO2006005803A1 (en) Semiconductor radiation detector
Thomas et al. Photosensitive field emission from silicon point arrays
Cultrera et al. Photoemission characterization of N-polar III-nitride photocathodes as candidate bright electron beam sources for accelerator applications
JP3187302B2 (ja) 電子放出陰極、それを用いた電子放出素子、フラットディスプレイ、及び熱電冷却装置、ならびに電子放出陰極の製造方法
JP2003529183A (ja) ダイヤモンドで支持された電子ソース用光電陰極
CA1253260A (en) Semiconductor device for generating an electron beam
US6570165B1 (en) Radiation assisted electron emission device
RU2658580C1 (ru) Алмазный фотокатод
Bresse et al. Cathodoluminescence microscopy and spectroscopy of semiconductors and wide bandgap insulating materials
Sun et al. Products of Optoelectronic Devices
Aebi et al. Near IR photocathode development
Yuan et al. Quantum confinement: mechanism for visible electroluminescence from spark-processed silicon
JP3156359B2 (ja) 原子細線pn接合素子
Williams et al. Negative Electron Affinity Secondary Emitters and Cold Cathodest
Grant GaN radiation detectors for particle physics and synchrotron applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223