JPH079395Y2 - 圧電素子の駆動制御回路 - Google Patents

Description

【考案の詳細な説明】 A.産業上の利用分野 本考案は、例えばフーリエ変換赤外分光光度計の固定鏡
等を微駆動するための圧電素子の駆動制御回路に関し、
特に圧電素子への印加電圧を制限する回路を改良したも
のである。

B.従来の技術 この種の圧電素子を駆動するためには高電圧を印加する
が、所定の電圧以上の電圧がかかると圧電素子自体が破
壊したり、機械部品を含めた系が破壊されるおそれがあ
る。このため、印加電圧が所定以上にならないよう制限
回路が従来から設けられている。

第２図〜第４図は従来の制限回路を備えた圧電素子の駆
動制御回路の３例を示す。

制限回路以外、入力電圧に相応した出力電圧を生成する
点はすべて同一である。すなわち、入力電圧が、演算増
幅器A₁と、それにより制御されるトランジスタQ₁,Q₂，
および抵抗R₁,R₂とにより（１＋R₂／R₁）倍され、これ
が圧電素子への印加電圧として出力端子からとり出され
る。

第２図に示す従来回路では、出力端子側に定電圧ダイオ
ードZ₁を設け、印加電圧（出力電圧）を一定値でクリッ
プしている。

第３図に示す従来回路では、演算増幅器A₁の非反転入力
端子に定電圧ダイオードZ₂を設け、入力電圧を一定値で
クリップすることにより印加電圧を制限している。

第４図に示す従来回路では、ポテンショメータT₁により
コンパレータC₁の反転入力端子に可変基準電圧を与え、
印加電圧と基準電圧とをコンパレータC₁で比較し、印加
電圧が高いときにトランジスタQ₃のコレクタ電流を増大
させることにより入力電圧を制限し、これにより印加電
圧を制限している。

C.考案が解決しようとする問題点 第２図に示す回路では、制限電圧を可変にできず、また
高電圧の定電圧ダイオードを必要とし、高価な回路にな
り、さらに定電圧ダイオードの応答速度以上に印加電圧
の制限速度を速くできないという問題点がある。

第３図に示す回路では、第２図のものと同じく制限電圧
を可変にできず、また演算増幅器A₁の入力インピーダン
スが下がるなどの問題点がある。

第４図に示す回路では、ポテンショメータT₁により制限
電圧を可変にすることができるが、コンパレータC₁の出
力で、トランジスタQ₃のコレクタ電流を制御しているの
で、演算増幅器A₁の入力インピーダンスが下がるという
問題点がある。

また、たとえ高速のコンパレータC₁を使用しても入力部
分の電圧を制御しているので、出力電圧の制限速度が下
がってしまうという問題点がある。

この考案の目的は、このような問題を解消した圧電素子
の駆動制御回路を提供することにある。

D.問題点を解決するための手段 本考案は、演算増幅器およびこの演算増幅器の出力電圧
により制御されるトランジスタにより入力電圧を増幅
し、これにより圧電素子への印加電圧を得る駆動制御回
路に用いられる。そして、上記問題は、前記印加電圧と
可変基準電圧とを比較し、印加電圧が可変基準電圧より
も高いときに出力信号が反転するコンパレータを備え、
このコンパレータの出力端子を前記トランジスタのエミ
ッタに接続し、前記出力信号の反転時にこのトランジス
タのベース−エミッタ電流の流れを制限することにより
解決される。

E.作用 印加電圧が基準電圧より高くなるとコンパレータの出力
が反転されトランジスタのベース−エミッタ電流が減少
し、印加電圧が低下しようとする。すると印加電圧が基
準電圧未満となりコンパレータが再び反転してトランジ
スタのベース−エミッタ電流が流れ、これにより印加電
圧が上昇する。この動作により印加電圧を制限できる。
また、コンパレータの基準電圧を変えれば制限電圧を変
更できる。

F.実施例 第１図に本考案の一実施例を示す。第２図〜第４図と同
様な箇所には同一符号を付す。

非反転入力端子に入力電圧が供給される演算増幅器A₁の
出力端子とトランジスタQ₁のベースとが接続され、この
トランジスタQ₁のエミッタにコンパレータC₂の出力端子
が接続されている。コンパレータC₂の反転入力端子には
ポテンショメータT₁が接続され、非反転入力端子は印加
電圧の分圧抵抗R₃,R₄の分圧点に接続されている。

他の構成は従来の構成と同様に、トランジスタQ₁のコレ
クタにトランジスタQ₂のベースが接続され、このトラン
ジスタQ₂のコレクタが出力側と接続され、この出力側に
フィードバック抵抗R₂,R₁が接続され、このフィードバ
ック抵抗R₂,R₁の分圧点と演算増幅器A₁の反転入力端子
とが接続されている。

次に、上記構成の動作について説明する。

コンパレータC₂の反転入力端子に接続したポテンショメ
ータT₁により、所定の制限電圧を設定する。この設定電
圧V_Rは、分圧抵抗R₃,R₄によって印加電圧V₀が分圧され
た電圧VdとコンパレータC₂により比較されて、コンパレ
ータC₂の出力でトランジスタQ₁のベース−エミッタ間の
電流が制御される。

そして、トランジスタQ₁のコレクタ電流が、トランジス
タQ₂のベース−エミッタ間の電流を制御することによ
り、終局的に印加電圧を制御することになる。

ここで、今、ポテンショメータT₁の設定電圧V_Rと分圧抵
抗R₃,R₄の分圧点に現われる電圧Vdとの関係が、V_R＞Vd
なる関係になる場合、コンパレータC₂の出力がローレベ
ルであり、演算増幅器A₁の出力電圧（ａ点の電圧）によ
りトランジスタQ₁のベース−エミッタ間に電流が流れ、
その結果、印加電圧V₀がフィードバック抵抗R₁,R₂から となるようにトランジスタQ₂のベース−エミッタ間に電
流を流し、トランジスタQ₂のコレクタ電流を制御してい
る。

印加電圧が上昇して抵抗R₃,R₄の分圧点の電圧Vdが基準
電圧V_R以上になろうとすると、コンパレータC₂の出力が
ハイレベルになろうとし、トランジスタQ₁のベース−エ
ミッタ電流を減少させようとし、トランジスタQ₂のコレ
クタ電流を減少させようとする。このため、印加電圧を
減少させようとするが、瞬時にコンパレータC₂の出力が
ローレベルとなりトランジスタQ₂のコレクタ電流を増大
させようとし、高電圧がトランジスタQ₂のコレクタに現
われる。このような動作により印加電圧が所定の制限電
圧に保持される。

以上により、印加電圧は、ポテンショメータT₁の設定電
圧によって制限がかけられ、また、制限電圧回路が出力
側に近いため、従来のものに比較してその制限速度も速
くなるなどの利点を有する。

また、第４図に示した従来の回路構成に比較して部品点
数が少なくなる。

なお、上記の実施例における演算増幅器A₁およびコンパ
レータC₂は、個別の部品で構成してもよい。また、入力
電圧、印加電圧、制限電圧等は、全体の装置に支障がな
い限り任意に選定することができる。

さらに、上記第１図に図示した圧電素子の駆動制御回路
では、正出力の場合を示しているが、もちろん負出力、
両極性出力でも適宜応用が可能である。

G.考案の効果 この考案は、以上のように構成したので、制限電圧を
可変にでき、印加電圧の制限速度が速く、出力回路
部の入力インピーダンスを下げることがなく、回路構
成が簡単で、しかも高安定出力が得られるなどの効果を
奏する。

【図面の簡単な説明】

第１図は、この考案の一実施例を示す圧電素子の駆動制
御回路の主要部の回路図、第２図ないし第４図は、従来
の圧電素子の駆動制御回路の主要部の回路図である。 Q₁,Q₂：トランジスタ、A₁：演算増幅器、C₂：コンパレ
ータ、R₁,R₂,R₃,R₄：分圧抵抗、T₁：ポテンショメー
タ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】演算増幅器と、演算増幅器により制御され
   るトランジスタにより入力電圧を増幅し、これにより圧
   電素子への印加電圧を得る圧電素子の駆動制御回路にお
   いて、 前記印加電圧と可変基準電圧とを比較し、印加電圧が可
   変基準電圧よりも高いときに出力信号が反転するコンパ
   レータを備え、このコンパレータの出力端子を前記トラ
   ンジスタのエミッタに接続し、前記出力信号の反転時に
   このトランジスタのベース−エミッタ電流の流れを制限
   するようにしたことを特徴とする圧電素子の駆動制御回
   路。