JPH0789566B2 - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JPH0789566B2 JPH0789566B2 JP3170608A JP17060891A JPH0789566B2 JP H0789566 B2 JPH0789566 B2 JP H0789566B2 JP 3170608 A JP3170608 A JP 3170608A JP 17060891 A JP17060891 A JP 17060891A JP H0789566 B2 JPH0789566 B2 JP H0789566B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal wiring
- metal
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 117
- 239000002184 metal Substances 0.000 title claims description 117
- 238000000034 method Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910020776 SixNy Inorganic materials 0.000 claims description 2
- 229910008486 TiSix Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000011295 pitch Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
成方法に係り、特にサブミクロン間隔を有する超高集積
半導体装置の金属配線形成方法に関する。
単位の微細工程技術の発展に伴い超高集積化が急速に進
められている。例えば、ダイナミックランダムアクセス
メモリ(以下、「DRAM」という)は0.8μmデザ
インルールを有する4M(メガ) DRAMが量産され
ており、16M DRAMが試製品段階を経て量産準備
を急いでいる。また、0.5μm以下のデザインルール
を有する64M DRAMおよび256M DRAMの
研究が活発に進められている。このような超高集積化と
ともに金属配線技術の多層化は必然的であり配線間の間
隔も狭くなった。
線形成方法は、コンタクトホール形成、金属配線形成、
表面保護被覆の順で進められている。ところで、金属配
線の段差構造により金属配線を覆う表面保護膜の表面平
坦度が悪いのみならず金属配線間の間隔が狭くて表面保
護膜にボイド(空隙)が生成されるなどの問題が提起さ
れた。ひいては、表面保護膜の平坦度がよくない場合、
後続される2次金属配線工程が困難であるのみならず、
ひどくは断線などの不良が生じ、生成されたボイドによ
る金属配線間のショットなどの不良が生じて、装置の信
頼度を低下させ収率を落とす原因になった。従って、6
4M DRAMおよび256M DRAMを実現するた
めには新たな金属配線技術が要求されている。
ために新たな金属配線形成方法を提供することである。
本発明の他の目的は、ハーフミクロン単位の金属配線ピ
ッチを有する半導体装置の金属配線形成方法を提供する
ことである。本発明のもう一つの目的は、後続工程の平
坦度を向上させ得る半導体装置の金属配線形成方法を提
供することである。
達成するために、本発明の半導体装置の金属配線形成方
法は、半導体基板上に形成された第1絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホール形成
後、前記コンタクトホールが完全に埋め立てられるよう
全表面に平坦な第1金属層を形成する工程と、前記第1
金属層の写真蝕刻工程で一定間隔に配列された半分の第
1金属配線を形成する工程と、前記第1金属層の側面に
第2絶縁層よりなる側壁スペーサを形成するとともに前
記側壁スペーサの間の第1絶縁膜を一定深さに蝕刻する
工程と、前記蝕刻工程後、側壁スペーサの間の空間を完
全に詰めるよう結果物の全表面に第2金属層を形成する
工程と、前記第2金属層を異方性蝕刻工程により蝕刻す
ることにより、前記側壁スペーサ間の空間に配列され前
記側壁スペーサにより第1金属層と絶縁される残り半分
の第2金属配線を形成する工程の一連の工程順序により
なることを特徴とする。
される半分の金属配線を間に置き互いに隣接する残り半
分の金属配線を後続工程時形成し、その金属配線形成方
法は写真蝕刻工程で第1金属層をパターニングして先に
半分の金属配線を形成し、この金属配線の側壁にエッチ
バック工程で絶縁物スペーサを形成し、次いで沈積され
る第2金属層をエッチバック工程で蝕刻することにより
残り半分の金属配線を形成する。従って、従来と同様1
回のマスク工程で金属配線の間隔を側壁スペーサの大き
さで調節でき、約0.1μmまでの金属配線間隔が得ら
れる。
例を詳細に説明する。本発明の理解のために従来の金属
配線形成方法を図1A〜図1Dを参照して説明する。従
来の金属配線工程は図1Aに示したように半導体基板1
上に層間絶縁膜2を覆い、この層間絶縁膜2にコンタク
トホール3を形成する。次いで、高融点金属よりなる障
壁層4を全表面に塗布し障壁層4上にコンタクトホール
3が埋め立てられるようアルミニウムまたはアルミニウ
ム合金をスパッタリングまたはCVD方法で蒸着して金
属層5を形成する。金属層5上にフォトレジストを塗布
し、写真工程でフォトレジストパターン6を形成する
(図1B参照)。上記フォトレジストパターン6を蝕刻
マスクとして用いて金属層5および障壁層4を蝕刻して
金属配線7を形成する(図1C参照)。次いで、図1D
に示したようにPSG(Phospho-Silicate Glass)膜ま
たはBPSG(Boron-doped Phospho- Silicate
Glass)膜などよりなる表面保護膜8を全表面に被覆し
て金属配線工程を完了する。
蝕刻工程を用いて金属層を蝕刻することにより金属配線
を形成した後、表面保護膜を覆うので、金属配線間隔が
狭くなるほど金属配線と金属配線との間の凹溝のアスペ
クト比が大きくなるので、表面保護膜の塗布時凹溝内に
ボイドが生成される。また、金属配線の段差により表面
保護膜の表面凹凸が大きくなる。このようなボイド生
成、平坦度の劣化は金属配線の信頼度を落とし後続工程
をしにくくする。
実施例による金属配線工程を説明する。図2Aを参照す
れば、シリコン半導体基板10上に酸化膜よりなる第1
絶縁膜11を形成し、第1絶縁膜11にコンタクトホー
ル12を形成する。図2Bを参照すれば、コンタクトホ
ール形成後コンタクトホール12が完全に詰められるよ
う全表面にアルミニウム合金、例えばアルミニウムにS
i、Cu、Ti、Pd、Hf、B等が添加されたアルミ
ニウム合金をスパッタリングまたはCVD方法で沈積し
て第1金属層13を形成する。ここで、アルミニウム合
金を沈積する前にTi/TiN、MoSix、TiW、
TiSix、W等の高融点金属または高融点金属シリサ
イドよりなる障壁層を形成することもできる。
フォトレジストを塗布し写真工程によりフォトレジスト
パターン14を形成する。ここで、フォトレジストパタ
ーン14は完成される金属配線の一つずつ飛ばした半分
の金属配線にのみ先に形成されるように構成される。こ
のとき、できるかぎり線幅の広い金属配線が先に形成さ
れるようにした方が引き続くエッチバック工程時影響を
少しだけ受けることになる。
パターン14を蝕刻マスクとして用いて第1金属層13
を蝕刻しフォトレジストパターン14を除去することに
より半分の金属配線15およびコンタクトホール埋立金
属層16を形成する。図3Eを参照すれば、上記蝕刻工
程後全表面にSixNy、SixOyNz、USG、P
SGまたはBPSGなどの化合物よりなる第2絶縁膜1
7を均一に被覆する。
をエッチバック方法で全面蝕刻して上記半分の金属配線
15の側壁にのみ上記第2絶縁物質からなる側壁スペー
サ18を残す。このとき、適切に過剰蝕刻することによ
り既に形成された金属配線15の間の凹溝19の深さを
第1絶縁膜11上に形成された金属配線の底部よりもっ
と深く形成するのが好適である。これは、隣接する金属
配線の底部の高さを互いに異なるようにすることにより
金属配線間の寄生キャパシタンスを減少させ得る。
に埋め立てられるようにアルミニウム合金をスパッタリ
ングまたはCVD方法で全表面に沈積して第2金属層2
0を形成する。図3Hを参照すれば、上記沈積された第
2金属層20をエッチバック工程で全面蝕刻して上記形
成された半分の金属配線15間の凹溝19内に残り半分
の金属配線21を形成する。このようにして凹溝19内
に配列された残り半分の金属配線21は、側壁スペーサ
18を介して半分の金属配線15と自己整合(self-ali
gnment)され隔離される。本実施例において「自己整
合」とは、半分の金属配線15および側壁スペーサ18
により残り半分の金属配線21の形成位置が自動的に位
置決めされることにより、側壁スペーサ18を介して半
分の金属配線15と残り半分の金属配線21とが隙間な
くかつ重なることなく隣接して形成されることをいう。
同一物質よりなる第3絶縁膜22をその表面が大体平坦
になるように全表面に沈積して金属配線工程を完了す
る。
線形成方法によると、隣接する金属配線の間に側壁スペ
ーサが形成されるので、第3絶縁膜の平坦度を向上させ
ることができボイド生成を防止できるという効果があ
る。また、本発明による金属配線形成方法によると、従
来の金属配線工程と同様1回の写真蝕刻工程を用いなが
らも半分の金属配線にセルフアラインされるように残り
の半分の金属配線を形成でき、側壁スペーサの幅を調節
することにより金属配線間隔を0.1μmまで狭くでき
る。従って、64M DRAMおよび256M DRA
Mの金属配線工程に使用できる。
図である。
序を示した断面図である。
序を示した断面図である。
示した断面図である。
Claims (10)
- 【請求項1】半導体基板上に形成された第1絶縁膜にコ
ンタクトホールを形成する工程と、 前記コンタクトホール形成後、前記コンタクトホールが
完全に埋め立てられるよう全表面に平坦な第1金属層を
形成する工程と、 前記第1金属層の写真蝕刻工程で一定間隔に配列された
半分の第1金属配線を形成する工程と、 前記第1金属層の側面に第2絶縁層よりなる側壁スペー
サを形成するとともに前記側壁スペーサの間の第1絶縁
膜を一定深さに蝕刻する工程と、 前記蝕刻工程後、側壁スペーサの間の空間を完全に詰め
るよう結果物の全表面に第2金属層を形成する工程と、 前記第2金属層を異方性蝕刻工程により蝕刻することに
より、前記側壁スペーサ間の空間に配列され前記側壁ス
ペーサにより第1金属層と絶縁される残り半分の第2金
属配線を形成する工程を具備したことを特徴とする半導
体装置の金属配線形成方法。 - 【請求項2】前記金属層を高温スパッタリングまたはC
VD法のうちいずれか一つにより沈積することを特徴と
する請求項第1項記載の半導体装置の金属配線形成方
法。 - 【請求項3】前記金属層はアルミニウムまたはアルミニ
ウム合金のうちいずれか一つより形成されることを特徴
とする請求項第1項記載の半導体装置の金属配線形成方
法。 - 【請求項4】前記金属層はアルミニウムにSi、Cu、
Ti、Pd、HfまたはBが少量添加されたアルミニウ
ム合金であることを特徴とする請求項第3項記載の半導
体装置の金属配線形成方法。 - 【請求項5】前記金属層は障壁層とアルミニウム合金の
積層膜よりなることを特徴とする請求項第1項記載の半
導体装置の金属配線形成方法。 - 【請求項6】前記障壁層はTi/TiN、MoSix、
TiW、TiSixまたはWなどであることを特徴とす
る請求項第5項記載の半導体装置の金属配線形成方法。 - 【請求項7】前記側壁スペーサはSixNy、SixO
yNz、USG、PSGまたはBPSGよりなることを
特徴とする請求項第1項記載の半導体装置の金属配線形
成方法。 - 【請求項8】前記側壁スペーサを形成する工程は、前記
第1金属層形成後、プラズマ低温蒸着法または大気圧化
学気相蒸着法により結果物の全表面に第2絶縁層を形成
する工程と、 エッチバック工程で前記第2絶縁層を蝕刻する工程を含
むことを特徴とする請求項第1項記載の半導体装置の金
属配線形成方法。 - 【請求項9】前記側壁スペーサの厚さは約0.1μmで
あることを特徴とする請求項第1項記載の半導体装置の
金属配線形成方法。 - 【請求項10】形成しようとする金属配線の2ピッチ間
隔に配列された半分の金属配線を形成する工程と、 エッチバック工程により前記半分の金属配線の側面上に
絶縁物質よりなる側壁スペーサを形成する工程と、 エッチバック工程により前記半分の金属配線の間の空間
に配列され前記側壁スペーサにより前記半分の金属配線
と自己整合され隔離される残り半分の金属配線を形成す
る工程を具備することを特徴とする半導体装置の金属配
線形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910001861A KR930006128B1 (ko) | 1991-01-31 | 1991-01-31 | 반도체장치의 금속 배선 형성방법 |
KR1991P1861 | 1991-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04249346A JPH04249346A (ja) | 1992-09-04 |
JPH0789566B2 true JPH0789566B2 (ja) | 1995-09-27 |
Family
ID=19310706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3170608A Expired - Fee Related JPH0789566B2 (ja) | 1991-01-31 | 1991-06-14 | 半導体装置の金属配線形成方法 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH0789566B2 (ja) |
KR (1) | KR930006128B1 (ja) |
DE (1) | DE4118380C2 (ja) |
FR (1) | FR2672429B1 (ja) |
GB (1) | GB2252448B (ja) |
IT (1) | IT1247972B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW219407B (ja) * | 1992-06-24 | 1994-01-21 | American Telephone & Telegraph | |
KR100352909B1 (ko) * | 2000-03-17 | 2002-09-16 | 삼성전자 주식회사 | 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7907434A (nl) * | 1979-10-08 | 1981-04-10 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
US4400865A (en) * | 1980-07-08 | 1983-08-30 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
US4826781A (en) * | 1986-03-04 | 1989-05-02 | Seiko Epson Corporation | Semiconductor device and method of preparation |
US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
IT1225624B (it) * | 1988-10-20 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet |
-
1991
- 1991-01-31 KR KR1019910001861A patent/KR930006128B1/ko not_active IP Right Cessation
- 1991-06-03 FR FR9106646A patent/FR2672429B1/fr not_active Expired - Lifetime
- 1991-06-04 IT ITMI911517A patent/IT1247972B/it active IP Right Grant
- 1991-06-05 DE DE4118380A patent/DE4118380C2/de not_active Expired - Lifetime
- 1991-06-05 GB GB9112054A patent/GB2252448B/en not_active Expired - Lifetime
- 1991-06-14 JP JP3170608A patent/JPH0789566B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4118380A1 (de) | 1992-08-13 |
FR2672429A1 (fr) | 1992-08-07 |
DE4118380C2 (de) | 1994-01-20 |
FR2672429B1 (fr) | 1997-03-14 |
JPH04249346A (ja) | 1992-09-04 |
ITMI911517A1 (it) | 1992-12-04 |
ITMI911517A0 (it) | 1991-06-04 |
KR930006128B1 (ko) | 1993-07-07 |
GB9112054D0 (en) | 1991-07-24 |
IT1247972B (it) | 1995-01-05 |
GB2252448A (en) | 1992-08-05 |
GB2252448B (en) | 1995-03-22 |
KR920015491A (ko) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5990021A (en) | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture | |
KR100400033B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 | |
US5597756A (en) | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack | |
US7767569B2 (en) | Method of manufacturing semiconductor device | |
US6686288B1 (en) | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture | |
US6472704B2 (en) | Semiconductor device having contact hole and method of manufacturing the same | |
JPH06104258A (ja) | 半導体装置およびその製造方法 | |
US11610611B2 (en) | Dynamic random access memory and method for manufacturing the dram having a bottom surface of a bit line contact structure higher than a top surface of a dielectric layer formed on a buried word line | |
JPH09134960A (ja) | 半導体装置の製造方法 | |
JPH06188381A (ja) | Dramセルのキャパシタおよびその製造方法 | |
US5930621A (en) | Methods for forming vertical electrode structures and related structures | |
JP2741672B2 (ja) | スタック形dramセルのキャパシタ製造方法 | |
US5219780A (en) | Method for fabricating a semiconductor memory cell | |
US5903430A (en) | Dynamic random access memory cell having an improved fin-structured storage electrode | |
JP4703807B2 (ja) | 半導体装置及びその製造方法 | |
US6177695B1 (en) | DRAM using oxide plug in bitline contacts during fabrication | |
US6617262B2 (en) | Sputtered insulating layer for wordline stacks | |
US6184075B1 (en) | Method of fabricating interconnect lines and plate electrodes of a storage capacitor in a semiconductor device | |
JPH0789566B2 (ja) | 半導体装置の金属配線形成方法 | |
US6191042B1 (en) | Method of forming node contact opening | |
US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
WO2021233269A1 (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
US6541358B2 (en) | Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ | |
KR100213220B1 (ko) | 반도체장치의 매몰 콘택홀 형성방법 | |
JPH06283526A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |