JPH04249346A - 半導体装置の金属配線形成方法 - Google Patents
半導体装置の金属配線形成方法Info
- Publication number
- JPH04249346A JPH04249346A JP3170608A JP17060891A JPH04249346A JP H04249346 A JPH04249346 A JP H04249346A JP 3170608 A JP3170608 A JP 3170608A JP 17060891 A JP17060891 A JP 17060891A JP H04249346 A JPH04249346 A JP H04249346A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal wiring
- metal
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 116
- 239000002184 metal Substances 0.000 claims description 116
- 238000005530 etching Methods 0.000 claims description 16
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 229910020776 SixNy Inorganic materials 0.000 claims description 2
- 229910008486 TiSix Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の金属配線形
成方法に係り、特にサブミクロン間隔を有する超高集積
半導体装置の金属配線形成方法に関する。
成方法に係り、特にサブミクロン間隔を有する超高集積
半導体装置の金属配線形成方法に関する。
【０００２】
【従来の技術】最近、半導体メモリ装置はサブミクロン
単位の微細工程技術の発展に伴い超高集積化が急速に進
められている。例えば、ダイナミックランダムアクセス
メモリ（以下、「ＤＲＡＭ」という）は０．８μｍデザ
インルールを有する４Ｍ（メガ） ＤＲＡＭが量産さ
れており、１６Ｍ ＤＲＡＭが試製品段階を経て量産
準備を急いでいる。また、０．５μｍ以下のデザインル
ールを有する６４Ｍ ＤＲＡＭおよび２５６Ｍ Ｄ
ＲＡＭの研究が活発に進められている。このような超高
集積化とともに金属配線技術の多層化は必然的であり配
線間の間隔も狭くなった。
単位の微細工程技術の発展に伴い超高集積化が急速に進
められている。例えば、ダイナミックランダムアクセス
メモリ（以下、「ＤＲＡＭ」という）は０．８μｍデザ
インルールを有する４Ｍ（メガ） ＤＲＡＭが量産さ
れており、１６Ｍ ＤＲＡＭが試製品段階を経て量産
準備を急いでいる。また、０．５μｍ以下のデザインル
ールを有する６４Ｍ ＤＲＡＭおよび２５６Ｍ Ｄ
ＲＡＭの研究が活発に進められている。このような超高
集積化とともに金属配線技術の多層化は必然的であり配
線間の間隔も狭くなった。
【０００３】
【発明が解決しようとする課題】一般に、従来の金属配
線形成方法は、コンタクトホール形成、金属配線形成、
表面保護被覆の順で進められている。ところで、金属配
線の段差構造により金属配線を覆う表面保護膜の表面平
坦度が悪いのみならず金属配線間の間隔が狭くて表面保
護膜にボイド（空隙）が生成されるなどの問題が提起さ
れた。ひいては、表面保護膜の平坦度がよくない場合、
後続される２次金属配線工程が困難であるのみならず、
ひどくは断線などの不良が生じ、生成されたボイドによ
る金属配線間のショットなどの不良が生じて、装置の信
頼度を低下させ収率を落とす原因になった。従って、６
４Ｍ ＤＲＡＭおよび２５６Ｍ ＤＲＡＭを実現す
るためには新たな金属配線技術が要求されている。
線形成方法は、コンタクトホール形成、金属配線形成、
表面保護被覆の順で進められている。ところで、金属配
線の段差構造により金属配線を覆う表面保護膜の表面平
坦度が悪いのみならず金属配線間の間隔が狭くて表面保
護膜にボイド（空隙）が生成されるなどの問題が提起さ
れた。ひいては、表面保護膜の平坦度がよくない場合、
後続される２次金属配線工程が困難であるのみならず、
ひどくは断線などの不良が生じ、生成されたボイドによ
る金属配線間のショットなどの不良が生じて、装置の信
頼度を低下させ収率を落とす原因になった。従って、６
４Ｍ ＤＲＡＭおよび２５６Ｍ ＤＲＡＭを実現す
るためには新たな金属配線技術が要求されている。
【０００４】本発明の目的は、前述した問題を解決する
ために新たな金属配線形成方法を提供することである。 本発明の他の目的は、ハーフミクロン単位の金属配線ピ
ッチを有する半導体装置の金属配線形成方法を提供する
ことである。本発明のもう一つの目的は、後続工程の平
坦度を向上させ得る半導体装置の金属配線形成方法を提
供することである。
ために新たな金属配線形成方法を提供することである。 本発明の他の目的は、ハーフミクロン単位の金属配線ピ
ッチを有する半導体装置の金属配線形成方法を提供する
ことである。本発明のもう一つの目的は、後続工程の平
坦度を向上させ得る半導体装置の金属配線形成方法を提
供することである。
【０００５】
【課題を解決するための手段】前述した本発明の目的を
達成するために、本発明の半導体装置の金属配線形成方
法は、半導体基板上に形成された第１絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホール形成
後、前記コンタクトホールが完全に埋め立てられるよう
全表面に平坦な第１金属層を形成する工程と、前記第１
金属層の写真蝕刻工程で一定間隔に配列された半分の第
１金属配線を形成する工程と、前記第１金属層の側面に
第２絶縁層よりなる側壁スペーサを形成するとともに前
記側壁スペーサの間の第１絶縁膜を一定深さに蝕刻する
工程と、前記蝕刻工程後、側壁スペーサの間の空間を完
全に詰めるよう結果物の全表面に第２金属層を形成する
工程と、前記第２金属層を異方性蝕刻工程により蝕刻し
て前記形成された空間に配列され、前記側壁スペーサに
より第１金属層と絶縁される残り半分の第２金属配線を
形成する工程の一連の工程順序によりなることを特徴と
する。
達成するために、本発明の半導体装置の金属配線形成方
法は、半導体基板上に形成された第１絶縁膜にコンタク
トホールを形成する工程と、前記コンタクトホール形成
後、前記コンタクトホールが完全に埋め立てられるよう
全表面に平坦な第１金属層を形成する工程と、前記第１
金属層の写真蝕刻工程で一定間隔に配列された半分の第
１金属配線を形成する工程と、前記第１金属層の側面に
第２絶縁層よりなる側壁スペーサを形成するとともに前
記側壁スペーサの間の第１絶縁膜を一定深さに蝕刻する
工程と、前記蝕刻工程後、側壁スペーサの間の空間を完
全に詰めるよう結果物の全表面に第２金属層を形成する
工程と、前記第２金属層を異方性蝕刻工程により蝕刻し
て前記形成された空間に配列され、前記側壁スペーサに
より第１金属層と絶縁される残り半分の第２金属配線を
形成する工程の一連の工程順序によりなることを特徴と
する。
【０００６】
【作用】本発明は金属配線を形成するために１次に形成
される半分の金属配線を間に置き互いに隣接する残り半
分の金属配線を後続工程時形成し、その金属配線形成方
法は写真蝕刻工程で第１金属層をパターニングして先に
半分の金属配線を形成し、この金属配線の側壁にエッチ
バック工程で絶縁物スペーサを形成し、次いで沈積され
る第２金属層をエッチバック工程で蝕刻することにより
残り半分の金属配線を形成する。従って、従来と同様１
回のマスク工程で金属配線の間隔を側壁スペーサの大き
さで調節でき、約０．１μｍまでの金属配線間隔が得ら
れる。
される半分の金属配線を間に置き互いに隣接する残り半
分の金属配線を後続工程時形成し、その金属配線形成方
法は写真蝕刻工程で第１金属層をパターニングして先に
半分の金属配線を形成し、この金属配線の側壁にエッチ
バック工程で絶縁物スペーサを形成し、次いで沈積され
る第２金属層をエッチバック工程で蝕刻することにより
残り半分の金属配線を形成する。従って、従来と同様１
回のマスク工程で金属配線の間隔を側壁スペーサの大き
さで調節でき、約０．１μｍまでの金属配線間隔が得ら
れる。
【０００７】
【実施例】以下、添付した図面を参照して本発明の実施
例を詳細に説明する。本発明の理解のために従来の金属
配線形成方法を図１Ａ〜図１Ｄを参照して説明する。従
来の金属配線工程は図１Ａに示したように半導体基板１
上に層間絶縁膜２を覆い、この層間絶縁膜２にコンタク
トホール３を形成する。次いで、高融点金属よりなる障
壁層４を全表面に塗布し障壁層４上にコンタクトホール
３が埋め立てられるようアルミニウムまたはアルミニウ
ム合金をスパッタリングまたはＣＶＤ方法で蒸着して金
属層５を形成する。金属層５上にフォトレジストを塗布
し、写真工程でフォトレジストパターン６を形成する（
図１Ｂ参照）。上記フォトレジストパターン６を蝕刻マ
スクとして用いて金属層５および障壁層４を蝕刻して金
属配線７を形成する（図１Ｃ参照）。次いで、図１Ｄに
示したようにＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）膜またはＢＰＳＧ（Ｂｏｒｏｎ−ｄｏ
ｐｅｄ Ｐｈｏｓｐｈｏ− Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）膜などよりなる表面保護膜８を全
表面に被覆して金属配線工程を完了する。
例を詳細に説明する。本発明の理解のために従来の金属
配線形成方法を図１Ａ〜図１Ｄを参照して説明する。従
来の金属配線工程は図１Ａに示したように半導体基板１
上に層間絶縁膜２を覆い、この層間絶縁膜２にコンタク
トホール３を形成する。次いで、高融点金属よりなる障
壁層４を全表面に塗布し障壁層４上にコンタクトホール
３が埋め立てられるようアルミニウムまたはアルミニウ
ム合金をスパッタリングまたはＣＶＤ方法で蒸着して金
属層５を形成する。金属層５上にフォトレジストを塗布
し、写真工程でフォトレジストパターン６を形成する（
図１Ｂ参照）。上記フォトレジストパターン６を蝕刻マ
スクとして用いて金属層５および障壁層４を蝕刻して金
属配線７を形成する（図１Ｃ参照）。次いで、図１Ｄに
示したようにＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）膜またはＢＰＳＧ（Ｂｏｒｏｎ−ｄｏ
ｐｅｄ Ｐｈｏｓｐｈｏ− Ｓｉｌｉｃ
ａｔｅ Ｇｌａｓｓ）膜などよりなる表面保護膜８を全
表面に被覆して金属配線工程を完了する。
【０００８】前述したように従来の金属配線工程は写真
蝕刻工程を用いて金属層を蝕刻することにより金属配線
を形成した後、表面保護膜を覆うので、金属配線間隔が
狭くなるほど金属配線と金属配線との間の凹溝のアスペ
クト比が大きくなるので、表面保護膜の塗布時凹溝内に
ボイドが生成される。また、金属配線の段差により表面
保護膜の表面凹凸が大きくなる。このようなボイド生成
、平坦度の劣化は金属配線の信頼度を落とし後続工程を
しにくくする。
蝕刻工程を用いて金属層を蝕刻することにより金属配線
を形成した後、表面保護膜を覆うので、金属配線間隔が
狭くなるほど金属配線と金属配線との間の凹溝のアスペ
クト比が大きくなるので、表面保護膜の塗布時凹溝内に
ボイドが生成される。また、金属配線の段差により表面
保護膜の表面凹凸が大きくなる。このようなボイド生成
、平坦度の劣化は金属配線の信頼度を落とし後続工程を
しにくくする。
【０００９】次に、図２Ａ〜図４Ｉを参照して本発明の
実施例による金属配線工程を説明する。図２Ａを参照す
れば、シリコン半導体基板１０上に酸化膜よりなる第１
絶縁膜１１を形成し、第１絶縁膜１１にコンタクトホー
ル１２を形成する。図２Ｂを参照すれば、コンタクトホ
ール形成後コンタクトホール１２が完全に詰められるよ
う全表面にアルミニウム合金、例えばアルミニウムにＳ
ｉ、Ｃｕ、Ｔｉ、Ｐｄ、Ｈｆ、Ｂ等が添加されたアルミ
ニウム合金をスパッタリングまたはＣＶＤ方法で沈積し
て第１金属層１３を形成する。ここで、アルミニウム合
金を沈積する前にＴｉ／ＴｉＮ、ＭｏＳｉｘ、ＴｉＷ、
ＴｉＳｉｘ、Ｗ等の高融点金属または高融点金属シリサ
イドよりなる障壁層を形成することもできる。
実施例による金属配線工程を説明する。図２Ａを参照す
れば、シリコン半導体基板１０上に酸化膜よりなる第１
絶縁膜１１を形成し、第１絶縁膜１１にコンタクトホー
ル１２を形成する。図２Ｂを参照すれば、コンタクトホ
ール形成後コンタクトホール１２が完全に詰められるよ
う全表面にアルミニウム合金、例えばアルミニウムにＳ
ｉ、Ｃｕ、Ｔｉ、Ｐｄ、Ｈｆ、Ｂ等が添加されたアルミ
ニウム合金をスパッタリングまたはＣＶＤ方法で沈積し
て第１金属層１３を形成する。ここで、アルミニウム合
金を沈積する前にＴｉ／ＴｉＮ、ＭｏＳｉｘ、ＴｉＷ、
ＴｉＳｉｘ、Ｗ等の高融点金属または高融点金属シリサ
イドよりなる障壁層を形成することもできる。
【００１０】図２Ｃを参照すれば、上記金属層１３上に
フォトレジストを塗布し写真工程によりフォトレジスト
パターン１４を形成する。ここで、フォトレジストパタ
ーン１４は完成される金属配線の一つずつ飛ばした半分
の金属配線にのみ先に形成されるように構成される。こ
のとき、できるかぎり線幅の広い金属配線が先に形成さ
れるようにした方が引き続くエッチバック工程時影響を
少しだけ受けることになる。
フォトレジストを塗布し写真工程によりフォトレジスト
パターン１４を形成する。ここで、フォトレジストパタ
ーン１４は完成される金属配線の一つずつ飛ばした半分
の金属配線にのみ先に形成されるように構成される。こ
のとき、できるかぎり線幅の広い金属配線が先に形成さ
れるようにした方が引き続くエッチバック工程時影響を
少しだけ受けることになる。
【００１１】図２Ｄを参照すれば、上記フォトレジスト
パターン１４を蝕刻マスクとして用いて第１金属層１３
を蝕刻しフォトレジストパターン１４を除去することに
より半分の金属配線１５およびコンタクトホール埋立金
属層１６を形成する。図３Ｅを参照すれば、上記蝕刻工
程後全表面にＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＵＳＧ、Ｐ
ＳＧまたはＢＰＳＧなどの化合物よりなる第２絶縁膜１
７を均一に被覆する。
パターン１４を蝕刻マスクとして用いて第１金属層１３
を蝕刻しフォトレジストパターン１４を除去することに
より半分の金属配線１５およびコンタクトホール埋立金
属層１６を形成する。図３Ｅを参照すれば、上記蝕刻工
程後全表面にＳｉｘＮｙ、ＳｉｘＯｙＮｚ、ＵＳＧ、Ｐ
ＳＧまたはＢＰＳＧなどの化合物よりなる第２絶縁膜１
７を均一に被覆する。
【００１２】図３Ｆを参照すれば、上記第２絶縁膜１７
をエッチバック方法で全面蝕刻して上記半分の金属配線
１５の側壁にのみ上記第２絶縁物質からなる側壁スペー
サ１８を残す。このとき、適切に過剰蝕刻することによ
り既に形成された金属配線１５の間の凹溝１９の深さを
第１絶縁膜１１上に形成された金属配線の底部よりもっ
と深く形成するのが好適である。これは、隣接する金属
配線の底部の高さを互いに異なるようにすることにより
金属配線間の寄生キャパシタンスを減少させ得る。
をエッチバック方法で全面蝕刻して上記半分の金属配線
１５の側壁にのみ上記第２絶縁物質からなる側壁スペー
サ１８を残す。このとき、適切に過剰蝕刻することによ
り既に形成された金属配線１５の間の凹溝１９の深さを
第１絶縁膜１１上に形成された金属配線の底部よりもっ
と深く形成するのが好適である。これは、隣接する金属
配線の底部の高さを互いに異なるようにすることにより
金属配線間の寄生キャパシタンスを減少させ得る。
【００１３】図３Ｇを参照すれば、上記凹溝１９が完全
に埋め立てるようにアルミニウム合金をスパッタリング
またはＣＶＤ方法で全表面に沈積して第２金属層２０を
形成する。図３Ｈを参照すれば、上記沈積された＿第２
金属層２０をエッチバック工程で全面蝕刻して上記形成
された半分の金属配線１５間の凹溝１９内に残り半分の
金属配線２１を形成する。
に埋め立てるようにアルミニウム合金をスパッタリング
またはＣＶＤ方法で全表面に沈積して第２金属層２０を
形成する。図３Ｈを参照すれば、上記沈積された＿第２
金属層２０をエッチバック工程で全面蝕刻して上記形成
された半分の金属配線１５間の凹溝１９内に残り半分の
金属配線２１を形成する。
【００１４】図４Ｉを参照すれば、上記側壁スペーサと
同一物質よりなる第３絶縁膜２２をその表面が大体平坦
になるように全表面に沈積して金属配線工程を完了する
。
同一物質よりなる第３絶縁膜２２をその表面が大体平坦
になるように全表面に沈積して金属配線工程を完了する
。
【００１５】
【発明の効果】以上述べたように、本発明による金属配
線形成方法によると、隣接する金属配線の間に側壁スペ
ーサが形成されるので、第３絶縁膜の平坦度を向上させ
ることができボイド生成を防止できるという効果がある
。また、本発明による金属配線形成方法によると、従来
の金属配線工程と同様１回の写真蝕刻工程を用いながら
も半分の金属配線にセルフアラインされるように残りの
半分の金属配線を形成でき、側壁スペーサの幅を調節す
ることにより金属配線間隔を０．１μｍまで狭くできる
。従って、６４Ｍ ＤＲＡＭおよび２５６Ｍ ＤＲ
ＡＭの金属配線工程に使用できる。
線形成方法によると、隣接する金属配線の間に側壁スペ
ーサが形成されるので、第３絶縁膜の平坦度を向上させ
ることができボイド生成を防止できるという効果がある
。また、本発明による金属配線形成方法によると、従来
の金属配線工程と同様１回の写真蝕刻工程を用いながら
も半分の金属配線にセルフアラインされるように残りの
半分の金属配線を形成でき、側壁スペーサの幅を調節す
ることにより金属配線間隔を０．１μｍまで狭くできる
。従って、６４Ｍ ＤＲＡＭおよび２５６Ｍ ＤＲ
ＡＭの金属配線工程に使用できる。
【図１】Ａ〜Ｄは従来の金属配線工程順序を示した断面
図である。
図である。
【図２】Ａ〜Ｄは本発明の実施例による金属配線工程順
序を示した断面図である。
序を示した断面図である。
【図３】Ｅ〜Ｈは本発明の実施例による金属配線工程順
序を示した断面図である。
序を示した断面図である。
【図４】Ｉは本発明の実施例による金属配線工程順序を
示した断面図である。
示した断面図である。
１０ 半導体基板
１１ 第１絶縁膜
１２ コンタクトホール
１３ 金属層
１４ フォトレジストパターン
１５ 金属配線
１６ コンタクトホール埋立金属層１７
第２絶縁膜 １８ 側壁スペーサ １９ 凹溝 ２０ 金属層 ２１ 金属配線 ２２ 第３絶縁膜
第２絶縁膜 １８ 側壁スペーサ １９ 凹溝 ２０ 金属層 ２１ 金属配線 ２２ 第３絶縁膜
Claims (10)
- 【請求項１】半導体基板上に形成された第１絶縁膜にコ
ンタクトホールを形成する工程と、前記コンタクトホー
ル形成後、前記コンタクトホールが完全に埋め立てられ
るよう全表面に平坦な第１金属層を形成する工程と、前
記第１金属層の写真蝕刻工程で一定間隔に配列された半
分の第１金属配線を形成する工程と、前記第１金属層の
側面に第２絶縁層よりなる側壁スペーサを形成するとと
もに前記側壁スペーサの間の第１絶縁膜を一定深さに蝕
刻する工程と、前記蝕刻工程後、側壁スペーサの間の空
間を完全に詰めるよう結果物の全表面に第２金属層を形
成する工程と、前記第２金属層を異方性蝕刻工程により
蝕刻して前記形成された空間に配列され、前記側壁スペ
ーサにより第１金属層と絶縁される残り半分の第２金属
配線を形成する工程を具備したことを特徴とする半導体
装置の金属配線形成方法。 - 【請求項２】前記金属層を高温スパッタリングまたはＣ
ＶＤ法のうちいずれか一つにより沈積することを特徴と
する請求項第１項記載の半導体装置の金属配線形成方法
。 - 【請求項３】前記金属層はアルミニウムまたはアルミニ
ウム合金のうちいずれか一つより形成されることを特徴
とする請求項第１項記載の半導体装置の金属配線形成方
法。 - 【請求項４】前記金属層はアルミニウムにＳｉ、Ｃｕ、
Ｔｉ、Ｐｄ、ＨｆまたはＢが少量添加されたアルミニウ
ム合金であることを特徴とする請求項第３項記載の半導
体装置の金属配線形成方法。 - 【請求項５】前記金属層は障壁層とアルミニウム合金の
積層膜よりなることを特徴とする請求項第１項記載の半
導体装置の金属配線形成方法。 - 【請求項６】前記障壁層はＴｉ／ＴｉＮ、ＭｏＳｉｘ、
ＴｉＷ、ＴｉＳｉｘまたはＷなどであることを特徴とす
る請求項第５項記載の半導体装置の金属配線形成方法。 - 【請求項７】前記側壁スペーサはＳｉｘＮｙ、ＳｉｘＯ
ｙＮｚ、ＵＳＧ、ＰＳＧまたはＢＰＳＧよりなることを
特徴とする請求項第１項記載の半導体装置の金属配線形
成方法。 - 【請求項８】前記側壁スペーサを形成する工程は、前記
第１金属層形成後、プラズマ低温蒸着法または大気圧化
学気相蒸着法により結果物の全表面に第２絶縁層を形成
する工程と、エッチバック工程で前記第２絶縁層を蝕刻
する工程を含むことを特徴とする請求項第１項記載の半
導体装置の金属配線形成方法。 - 【請求項９】前記側壁スペーサの厚さは約０．１μｍで
あることを特徴とする請求項第１項記載の半導体装置の
金属配線形成方法。 - 【請求項１０】形成しようとする金属配線の２ピッチ間
隔に配列された半分の金属配線を形成する工程と、エッ
チバック工程により前記半分の金属配線の側面上に絶縁
物質よりなる側壁スペーサを形成する工程と、エッチバ
ック工程により前記半分の金属配線の間の空間に配列さ
れ前記側壁スペーサにより前記半分の金属配線とセルフ
アラインされ隔離される残り半分の金属配線を形成する
工程を具備することを特徴とする半導体装置の金属配線
形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991P1861 | 1991-01-31 | ||
| KR1019910001861A KR930006128B1 (ko) | 1991-01-31 | 1991-01-31 | 반도체장치의 금속 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249346A true JPH04249346A (ja) | 1992-09-04 |
| JPH0789566B2 JPH0789566B2 (ja) | 1995-09-27 |
Family
ID=19310706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3170608A Expired - Fee Related JPH0789566B2 (ja) | 1991-01-31 | 1991-06-14 | 半導体装置の金属配線形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH0789566B2 (ja) |
| KR (1) | KR930006128B1 (ja) |
| DE (1) | DE4118380C2 (ja) |
| FR (1) | FR2672429B1 (ja) |
| GB (1) | GB2252448B (ja) |
| IT (1) | IT1247972B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW219407B (ja) * | 1992-06-24 | 1994-01-21 | American Telephone & Telegraph | |
| KR100352909B1 (ko) * | 2000-03-17 | 2002-09-16 | 삼성전자 주식회사 | 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7907434A (nl) * | 1979-10-08 | 1981-04-10 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| US4400865A (en) * | 1980-07-08 | 1983-08-30 | International Business Machines Corporation | Self-aligned metal process for integrated circuit metallization |
| US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
| US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4826781A (en) * | 1986-03-04 | 1989-05-02 | Seiko Epson Corporation | Semiconductor device and method of preparation |
| US4868138A (en) * | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
| IT1225624B (it) * | 1988-10-20 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet |
-
1991
- 1991-01-31 KR KR1019910001861A patent/KR930006128B1/ko not_active IP Right Cessation
- 1991-06-03 FR FR9106646A patent/FR2672429B1/fr not_active Expired - Lifetime
- 1991-06-04 IT ITMI911517A patent/IT1247972B/it active IP Right Grant
- 1991-06-05 GB GB9112054A patent/GB2252448B/en not_active Expired - Lifetime
- 1991-06-05 DE DE4118380A patent/DE4118380C2/de not_active Expired - Lifetime
- 1991-06-14 JP JP3170608A patent/JPH0789566B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0789566B2 (ja) | 1995-09-27 |
| DE4118380C2 (de) | 1994-01-20 |
| ITMI911517A1 (it) | 1992-12-04 |
| FR2672429A1 (fr) | 1992-08-07 |
| IT1247972B (it) | 1995-01-05 |
| GB2252448B (en) | 1995-03-22 |
| KR930006128B1 (ko) | 1993-07-07 |
| GB2252448A (en) | 1992-08-05 |
| ITMI911517A0 (it) | 1991-06-04 |
| FR2672429B1 (fr) | 1997-03-14 |
| GB9112054D0 (en) | 1991-07-24 |
| KR920015491A (ko) | 1992-08-27 |
| DE4118380A1 (de) | 1992-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990021A (en) | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture | |
| US6836019B2 (en) | Semiconductor device having multilayer interconnection structure and manufacturing method thereof | |
| JP3607424B2 (ja) | 半導体装置及びその製造方法 | |
| US20020135071A1 (en) | Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same | |
| US7767569B2 (en) | Method of manufacturing semiconductor device | |
| US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
| US6686288B1 (en) | Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture | |
| US11610611B2 (en) | Dynamic random access memory and method for manufacturing the dram having a bottom surface of a bit line contact structure higher than a top surface of a dielectric layer formed on a buried word line | |
| US5229325A (en) | Method for forming metal wirings of semiconductor device | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| JP4703807B2 (ja) | 半導体装置及びその製造方法 | |
| US20010045666A1 (en) | Semiconductor device having self-aligned contact and fabricating method therefor | |
| US6800522B2 (en) | Method for fabricating semiconductor device with storage node contact structure | |
| US20050280035A1 (en) | Semiconductor device and method for fabricating the same | |
| US6380085B2 (en) | Method of manufacturing semiconductor devices | |
| US6455441B1 (en) | Sputtered insulating layer for wordline stacks | |
| JPH04249346A (ja) | 半導体装置の金属配線形成方法 | |
| US7052999B2 (en) | Method for fabricating semiconductor device | |
| JPH0964313A (ja) | 半導体装置の配線方法 | |
| JPH1064844A (ja) | 半導体素子のプラグ形成方法 | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| KR960005252B1 (ko) | 반도체 장치의 제조방법 | |
| US20020074665A1 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| WO2021233269A1 (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| WO2022037273A1 (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |