JPH0789555B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPH0789555B2 JPH0789555B2 JP58175466A JP17546683A JPH0789555B2 JP H0789555 B2 JPH0789555 B2 JP H0789555B2 JP 58175466 A JP58175466 A JP 58175466A JP 17546683 A JP17546683 A JP 17546683A JP H0789555 B2 JPH0789555 B2 JP H0789555B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solid
- type
- state image
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 36
- 238000003384 imaging method Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 6
- 230000007547 defect Effects 0.000 description 16
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007858 starting material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は撮像素子の製造方法に関するものである。
従来例の構成とその問題点 縦型オーバーフロードレイン（以下Ｖ−OFDとよぶ）構
造固体撮像素子は固体撮像素子の残された問題点である
耐ブルーミング抑制能力向上、スミア低減に有力な構造
で、小型化あるいは高密度化に適していることから固体
撮像素子の標準構造となりつつある。
造固体撮像素子は固体撮像素子の残された問題点である
耐ブルーミング抑制能力向上、スミア低減に有力な構造
で、小型化あるいは高密度化に適していることから固体
撮像素子の標準構造となりつつある。
以下図面を参照しながら、従来のＶ−OFD構造固体撮像
素子について説明を行う。第１図は従来のＶ−OFD構造
固体撮像素子の断面概略図を示すものである。同図にお
いて、１は出発材料であるＮ型Si基板、２はＮ型Si基板
１にイオン注入、ドライブインで形成した固体撮像素子
の能動領域となるＰ型ウエル、ＶはＮ型Si基板１に印加
する正電圧である。以上の構造において、まずＶ−OFD
構造固体撮像素子のブルーミング抑制動作はＮ型Si基板
１に正電圧Ｖを印加することにより行なわれる。その時
の受光部下のポテンシャルの概略図を第２図に示す。ｄ
はホトダイオードN+拡散層、ｅはＰ型ウエルの部分を表
し、ｇはポテンシャルプロファイルを表す。同図から明
らかなように、Ｎ型Si基板１の比抵抗の違いによってＰ
型ウエルの不純物濃度プロファイルが異なることにより
同図のポテンシャルの山Ｐの高さが異なる。Ｖ−OFD固
体撮像素子においては山Ｐの高さがブルーミング抑制能
力と直接関係している。山Ｐが低いとブルーミング抑制
能力が大きくなる。このことは山Ｐの高さがバラツキつ
けば、ブルーミング抑制能力もバラツクということであ
る。一般にCZ法によるSi基板は製造方法により同一基板
内で10〜15％の同心円状の周期的バラツキを有すること
が知られている。Ｐ型ウエル形成は面内バラツキの少な
いイオン注入により行なわれるため、Ｐ型ウエルの不純
物濃度プロファイルは基板比抵抗に対応した形成バラツ
キを生じる。その結果、Ｖ−OFDを動作させると、基板
比抵抗ムラに対応した同心円状の固定パターン雑音が表
われる。これによりＶ−OFD構造固体撮像素子が本来持
っているブルーミング抑制能力を十分に引き出せていな
いのが現状である。またＰ型ウエル形成時の高温熱処理
によりCZ法によるSi基板中に含まれる酸素が表面近傍に
拡散し、欠陥を発生させる。これは固体撮像装置におい
ては画像欠陥である白傷の原因の１つとなる。そのた
め、Ｖ−OFD構造固体撮像素子の性能を十分に引き出せ
る素子が強く望まれていた。
素子について説明を行う。第１図は従来のＶ−OFD構造
固体撮像素子の断面概略図を示すものである。同図にお
いて、１は出発材料であるＮ型Si基板、２はＮ型Si基板
１にイオン注入、ドライブインで形成した固体撮像素子
の能動領域となるＰ型ウエル、ＶはＮ型Si基板１に印加
する正電圧である。以上の構造において、まずＶ−OFD
構造固体撮像素子のブルーミング抑制動作はＮ型Si基板
１に正電圧Ｖを印加することにより行なわれる。その時
の受光部下のポテンシャルの概略図を第２図に示す。ｄ
はホトダイオードN+拡散層、ｅはＰ型ウエルの部分を表
し、ｇはポテンシャルプロファイルを表す。同図から明
らかなように、Ｎ型Si基板１の比抵抗の違いによってＰ
型ウエルの不純物濃度プロファイルが異なることにより
同図のポテンシャルの山Ｐの高さが異なる。Ｖ−OFD固
体撮像素子においては山Ｐの高さがブルーミング抑制能
力と直接関係している。山Ｐが低いとブルーミング抑制
能力が大きくなる。このことは山Ｐの高さがバラツキつ
けば、ブルーミング抑制能力もバラツクということであ
る。一般にCZ法によるSi基板は製造方法により同一基板
内で10〜15％の同心円状の周期的バラツキを有すること
が知られている。Ｐ型ウエル形成は面内バラツキの少な
いイオン注入により行なわれるため、Ｐ型ウエルの不純
物濃度プロファイルは基板比抵抗に対応した形成バラツ
キを生じる。その結果、Ｖ−OFDを動作させると、基板
比抵抗ムラに対応した同心円状の固定パターン雑音が表
われる。これによりＶ−OFD構造固体撮像素子が本来持
っているブルーミング抑制能力を十分に引き出せていな
いのが現状である。またＰ型ウエル形成時の高温熱処理
によりCZ法によるSi基板中に含まれる酸素が表面近傍に
拡散し、欠陥を発生させる。これは固体撮像装置におい
ては画像欠陥である白傷の原因の１つとなる。そのた
め、Ｖ−OFD構造固体撮像素子の性能を十分に引き出せ
る素子が強く望まれていた。
発明の目的 本発明は上記欠点に鑑み、Ｖ−OFD構造固体撮像素子で
Ｖ−OFD動作時の固定パターン雑音を防止し、白傷の発
生をも防止することを目的とした固体撮像素子の製造方
法を提供するものである。
Ｖ−OFD動作時の固定パターン雑音を防止し、白傷の発
生をも防止することを目的とした固体撮像素子の製造方
法を提供するものである。
発明の構成 この目的を達成するために、本発明の固体撮像素子の製
造方法はイントリンシックゲッター（以下IGとよぶ）処
理を施したCZN型基板上に前記基板と同程度の比抵抗の
エピタキシャル層を形成し、その内にＰ型ウエルを形成
することから構成されている。
造方法はイントリンシックゲッター（以下IGとよぶ）処
理を施したCZN型基板上に前記基板と同程度の比抵抗の
エピタキシャル層を形成し、その内にＰ型ウエルを形成
することから構成されている。
実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第３図は本発明の一実施例における半導体装置の
製造方法により形成された概略断面図を示すものであ
る。同図において31は出発材料であるＮ型基板、35はＮ
型基板31上に形成したＮ型エピタキシャル層、32はＮ型
エピタキシャル層35上にイオン注入、ドライブインによ
り形成した固体撮像装置の能動領域となるＰ型ウエル、
36はＮ型基板31を後述する熱処理を施すことにより形成
した基板内微小欠陥、37は前記の熱処理により形成した
無欠陥領域である。
する。第３図は本発明の一実施例における半導体装置の
製造方法により形成された概略断面図を示すものであ
る。同図において31は出発材料であるＮ型基板、35はＮ
型基板31上に形成したＮ型エピタキシャル層、32はＮ型
エピタキシャル層35上にイオン注入、ドライブインによ
り形成した固体撮像装置の能動領域となるＰ型ウエル、
36はＮ型基板31を後述する熱処理を施すことにより形成
した基板内微小欠陥、37は前記の熱処理により形成した
無欠陥領域である。
次に、本発明の固体撮像素子の製造方法について説明す
る。
る。
まず比抵抗１〜数10ΩcmのＮ型Si基板31に第１の工程に
おいて、1050℃以上の高温、希ガス雰囲気中で１〜数十
時間、第２の工程において、600℃〜800℃の低温希ガス
あるいは酸素雰囲気中で10〜数十時間、第３の工程にお
いて、1000℃の中温，希ガスあるいは酸素雰囲気中で数
時間の熱処理を行う。第１の工程は基板表面より酸素を
外方拡散するため、第２の工程は基板31内部に欠陥36の
核形成をさせるため、第３の工程は第２の工程で形成さ
れた欠陥36の核成長をさせるためになされる。次に以上
の工程によって出来た酸化膜除去ののち、基板31と同じ
比抵抗のエピタキシャル層を形成し、次にイオン注入、
ドライブインにより固体撮像素子の能動領域であるＰ型
ウエル32を形成する。
おいて、1050℃以上の高温、希ガス雰囲気中で１〜数十
時間、第２の工程において、600℃〜800℃の低温希ガス
あるいは酸素雰囲気中で10〜数十時間、第３の工程にお
いて、1000℃の中温，希ガスあるいは酸素雰囲気中で数
時間の熱処理を行う。第１の工程は基板表面より酸素を
外方拡散するため、第２の工程は基板31内部に欠陥36の
核形成をさせるため、第３の工程は第２の工程で形成さ
れた欠陥36の核成長をさせるためになされる。次に以上
の工程によって出来た酸化膜除去ののち、基板31と同じ
比抵抗のエピタキシャル層を形成し、次にイオン注入、
ドライブインにより固体撮像素子の能動領域であるＰ型
ウエル32を形成する。
本実施例によれば、固体撮像素子に要求される特性を満
たすエピタキシャル層の比抵抗と同じ比抵抗のCZN型基
板を用いるので以下の利点が生じる。第１にエピタキシ
ャル成長時のオートドープがないため、エピタキシャル
層の比抵抗制御がなんら特別の処理を施さなくとも容易
になる。第２にn/n+エピウェーハにおいて問題となる製
造プロセスの熱処理による高濃度基板不純物のエピタキ
シャル層への拡散によって生じる実効的エピタキシャル
層幅の減少を考慮する必要がなくなる。そのため、エピ
タキシャル層を薄くできるのでエピ成長時の熱処理時間
を短くでき、エピ成長時の誘起欠陥を押えることができ
るとともに、コスト面でも有利である。第３にＰ型ウエ
ル形成時に必要な高温処理により発生する欠陥を防止す
るために行う前述の第一，第二，第三の三工程の熱処
理、いわゆるIG処理工程において、Ｎ型不純物濃度の高
い基板を用いると基板内部欠陥が形成しにくいことが実
験的に確められた。しかし本発明による比抵抗（１〜数
10Ωcm）の基板を用いると確実に内部欠陥を形成するこ
とができ、後のＰ型ウエル形成時のドライブインによっ
て起こる基板内部酸素が表面に拡散しエピ層表面近傍に
発生する欠陥を確実に防止できることが実験的に確認さ
れた。第４にエピタキシャル層と基板の比抵抗が同一で
あるから、基板深さ方向にポテンシャル勾配をもたな
い。そのことにより基板内部で発生した擬似信号がポテ
ンシャル差によって活性層内に混入することはない。な
おＰ型基板上にＮ型ウエルを形成する場合にも本発明の
方法は当然に実施できる。
たすエピタキシャル層の比抵抗と同じ比抵抗のCZN型基
板を用いるので以下の利点が生じる。第１にエピタキシ
ャル成長時のオートドープがないため、エピタキシャル
層の比抵抗制御がなんら特別の処理を施さなくとも容易
になる。第２にn/n+エピウェーハにおいて問題となる製
造プロセスの熱処理による高濃度基板不純物のエピタキ
シャル層への拡散によって生じる実効的エピタキシャル
層幅の減少を考慮する必要がなくなる。そのため、エピ
タキシャル層を薄くできるのでエピ成長時の熱処理時間
を短くでき、エピ成長時の誘起欠陥を押えることができ
るとともに、コスト面でも有利である。第３にＰ型ウエ
ル形成時に必要な高温処理により発生する欠陥を防止す
るために行う前述の第一，第二，第三の三工程の熱処
理、いわゆるIG処理工程において、Ｎ型不純物濃度の高
い基板を用いると基板内部欠陥が形成しにくいことが実
験的に確められた。しかし本発明による比抵抗（１〜数
10Ωcm）の基板を用いると確実に内部欠陥を形成するこ
とができ、後のＰ型ウエル形成時のドライブインによっ
て起こる基板内部酸素が表面に拡散しエピ層表面近傍に
発生する欠陥を確実に防止できることが実験的に確認さ
れた。第４にエピタキシャル層と基板の比抵抗が同一で
あるから、基板深さ方向にポテンシャル勾配をもたな
い。そのことにより基板内部で発生した擬似信号がポテ
ンシャル差によって活性層内に混入することはない。な
おＰ型基板上にＮ型ウエルを形成する場合にも本発明の
方法は当然に実施できる。
また実用上基板とエピタキシャル層の比抵抗の組み合せ
は１〜数10Ωcmの範囲では問題にならない。
は１〜数10Ωcmの範囲では問題にならない。
発明の効果 以上のように本発明の固体撮像素子の製造方法によれ
ば、いわゆるIG処理を施すことにより、基板内部に欠陥
を発生させ、酸素を欠陥に束縛させることができる。そ
の結果、高温処理による表面拡散酸素濃度を欠陥発生臨
界値以下にすることができる。これによって固体撮像装
置の白キズの原因である表面欠陥発生を防止できる。ま
たＰ型ウエルをエピタキシャル層内に形成することによ
り基板の比抵抗分布ムラに起因する縦型オーバーフロー
ドレイン動作時における固定パターン雑音を防止でき、
縦型オーバーフロードレイン構造固体撮像素子の性能を
最大限に引き出すことができる。
ば、いわゆるIG処理を施すことにより、基板内部に欠陥
を発生させ、酸素を欠陥に束縛させることができる。そ
の結果、高温処理による表面拡散酸素濃度を欠陥発生臨
界値以下にすることができる。これによって固体撮像装
置の白キズの原因である表面欠陥発生を防止できる。ま
たＰ型ウエルをエピタキシャル層内に形成することによ
り基板の比抵抗分布ムラに起因する縦型オーバーフロー
ドレイン動作時における固定パターン雑音を防止でき、
縦型オーバーフロードレイン構造固体撮像素子の性能を
最大限に引き出すことができる。
第１図は縦型オーバーフロードレイン構造固体撮像素子
の概略断面図、第２図はホトダイオード下Ｐ型ウエルの
Ｖ−OFD動作時のポテンシャルプロファイル、第３図は
本発明によって製造された固体撮像素子の概略断面図で
ある。 31……Ｎ型シリコン基板、32……Ｐ型ウエル、35……Ｎ
型エピタキシャル層。
の概略断面図、第２図はホトダイオード下Ｐ型ウエルの
Ｖ−OFD動作時のポテンシャルプロファイル、第３図は
本発明によって製造された固体撮像素子の概略断面図で
ある。 31……Ｎ型シリコン基板、32……Ｐ型ウエル、35……Ｎ
型エピタキシャル層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 茂則 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (56)参考文献 特開 昭57−66666（ＪＰ，Ａ) 特開 昭50−87594（ＪＰ，Ａ) 特開 昭58−102528（ＪＰ，Ａ) 特開 昭58−159334（ＪＰ，Ａ)
Claims (1)
- 【請求項１】CZ法による比抵抗100〜101桁Ωcmの範囲の
一方導電型基板に1050℃以上の温度で、希ガス雰囲気中
で１時間以上熱処理する工程と、600〜800℃の温度で希
ガスあるいは酸素雰囲気中で10時間以上熱処理する工程
と、1000℃の温度で希ガスあるいは酸素雰囲気中で熱処
理を行う工程と、前記希板表面の酸化膜を除去する工程
と、前記基板上に導電型および比抵抗の同じエピタキシ
ャル層を形成する工程と、前記エピタキシャル層の内に
他方導電型のウエルを形成する工程とをそなえたことを
特徴とする固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175466A JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175466A JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066857A JPS6066857A (ja) | 1985-04-17 |
| JPH0789555B2 true JPH0789555B2 (ja) | 1995-09-27 |
Family
ID=15996549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175466A Expired - Lifetime JPH0789555B2 (ja) | 1983-09-22 | 1983-09-22 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789555B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100036155A (ko) * | 2008-09-29 | 2010-04-07 | 매그나칩 반도체 유한회사 | 실리콘 웨이퍼 및 그의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3896485A (en) * | 1973-12-03 | 1975-07-22 | Fairchild Camera Instr Co | Charge-coupled device with overflow protection |
| JPS5766666A (en) * | 1980-10-13 | 1982-04-22 | Matsushita Electronics Corp | Solid state image pickup device |
| JPS58102528A (ja) * | 1981-12-14 | 1983-06-18 | Toshiba Corp | 半導体ウエ−ハの処理方法 |
| JPS58159334A (ja) * | 1982-03-17 | 1983-09-21 | Toshiba Corp | 半導体ウエハの処理方法 |
-
1983
- 1983-09-22 JP JP58175466A patent/JPH0789555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066857A (ja) | 1985-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US5476808A (en) | Method of making CCD solid state image sensing device | |
| JP3353277B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPH0628311B2 (ja) | 埋込みチャンネル型電荷結合装置の製造法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| US5288656A (en) | Method of manufacturing a CCD solid state image sensing device | |
| US5041392A (en) | Method for making solid state image sensing device | |
| JPH0789555B2 (ja) | 固体撮像素子の製造方法 | |
| JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPH01245528A (ja) | 固体撮像装置の製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JPH06163971A (ja) | 固体撮像装置の製造方法 | |
| JP2651045B2 (ja) | 固体撮像素子の製造方法 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP2783123B2 (ja) | 半導体基板およびその製造方法 | |
| JPS6328505B2 (ja) | ||
| JPH08191143A (ja) | 光電変換装置 | |
| JPH0650771B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH05251680A (ja) | 固体撮像素子の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| JP2003133318A (ja) | 半導体基板の製造方法及びそれを用いた固体撮像素子の製造方法 |