JPH0787272B2 - 多層プリント基板の製造方法 - Google Patents
多層プリント基板の製造方法Info
- Publication number
- JPH0787272B2 JPH0787272B2 JP62111523A JP11152387A JPH0787272B2 JP H0787272 B2 JPH0787272 B2 JP H0787272B2 JP 62111523 A JP62111523 A JP 62111523A JP 11152387 A JP11152387 A JP 11152387A JP H0787272 B2 JPH0787272 B2 JP H0787272B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit board
- printed circuit
- multilayer printed
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 〔概要〕 中間層基板上に回路パターンと該回路パターンの所定の
個所に抵抗体を形成し、次いで前記抵抗体を内蔵した中
間層基板を積層して多層プリント基板に形成する製造方
法であって、中間層基板を積層するに際し、その前工程
で行う積層前処理酸化工程において硫酸等の酸液で抵抗
体が侵されてその抵抗値が変化することを防止するた
め、前記積層前処理工程を抵抗体形成工程の前で行うよ
うにしている。
個所に抵抗体を形成し、次いで前記抵抗体を内蔵した中
間層基板を積層して多層プリント基板に形成する製造方
法であって、中間層基板を積層するに際し、その前工程
で行う積層前処理酸化工程において硫酸等の酸液で抵抗
体が侵されてその抵抗値が変化することを防止するた
め、前記積層前処理工程を抵抗体形成工程の前で行うよ
うにしている。
本発明は中間層基板に抵抗体を内蔵した多層プリント基
板の製造方法に係り、特に製造工程中に抵抗体の抵抗値
変化を防止するとともに、高品質の多層プリント基板が
得られるようにした多層プリント基板の製造方法に関す
るものである。
板の製造方法に係り、特に製造工程中に抵抗体の抵抗値
変化を防止するとともに、高品質の多層プリント基板が
得られるようにした多層プリント基板の製造方法に関す
るものである。
多層プリント基板の実装密度を高くするために中間層基
板に抵抗体を設けて電気回路を構成している。かかる抵
抗体を内蔵した中間層基板においては、その製造工程に
おいて規定値の抵抗体を得ることは勿論、抵抗値の変化
を防止することが必要となる。
板に抵抗体を設けて電気回路を構成している。かかる抵
抗体を内蔵した中間層基板においては、その製造工程に
おいて規定値の抵抗体を得ることは勿論、抵抗値の変化
を防止することが必要となる。
〔従来の技術〕 第３図は従来の多層プリント基板製造工程のブロック
図、第４図（ａ）〜（ｈ）は従来の製造工程における中
間層基板の側断面図を示している。
図、第４図（ａ）〜（ｈ）は従来の製造工程における中
間層基板の側断面図を示している。
第３図において、従来の多層プリント基板の製造は、基
材（ガラス・エポキシ板）上に回路パターン（以後パタ
ーンと記す）を形成するパターン形成工程１と、パター
ン形成工程１で形成されたパターンに抵抗体を形成する
抵抗体形成工程２と、抵抗体形成工程２後の中間層基板
の積層前処理を行う積層前処理工程３と、中間層基板を
積層して多層プリント基板を形成する積層工程４とより
構成されている。
材（ガラス・エポキシ板）上に回路パターン（以後パタ
ーンと記す）を形成するパターン形成工程１と、パター
ン形成工程１で形成されたパターンに抵抗体を形成する
抵抗体形成工程２と、抵抗体形成工程２後の中間層基板
の積層前処理を行う積層前処理工程３と、中間層基板を
積層して多層プリント基板を形成する積層工程４とより
構成されている。
中間層基板の製造方法をパターン形成工程１を示す第４
図（ａ）〜（ｄ）と、抵抗体形成工程２を示す第４図
（ｅ），（ｆ）とを参照して詳しく説明する。
図（ａ）〜（ｄ）と、抵抗体形成工程２を示す第４図
（ｅ），（ｆ）とを参照して詳しく説明する。
第４図（ａ）は、ガラス・エポキシの基材５上に抵抗体
となるニッケル（Ni）合金６および銅（Cu）箔７をメッ
キする。図（ｂ）は、銅箔７上にパターン形成のための
レジスト８を塗布し、焼付け，現像を行う。図（ｃ）
は、アルカリエッチングを行なって銅箔７のみをエッチ
ングし、パターン12を形成する。図（ｄ）は、エッチン
グ液に硫酸銅（CuSO4）と硫酸（H2SO4）の混合液を用
い、Ni合金６をパターン毎にエッチングを行う。
となるニッケル（Ni）合金６および銅（Cu）箔７をメッ
キする。図（ｂ）は、銅箔７上にパターン形成のための
レジスト８を塗布し、焼付け，現像を行う。図（ｃ）
は、アルカリエッチングを行なって銅箔７のみをエッチ
ングし、パターン12を形成する。図（ｄ）は、エッチン
グ液に硫酸銅（CuSO4）と硫酸（H2SO4）の混合液を用
い、Ni合金６をパターン毎にエッチングを行う。
次に、（ｅ）図に示すように、レジスト８を図（ｄ）の
銅箔Ａを分割するように塗布し、アルカリエッチングし
て（ｆ）図に示すようにA1とA2パターンを形成する。こ
のパターンA1とA2の形成によってA1とA2のパターン間に
Ni合金の抵抗体９が形成される。
銅箔Ａを分割するように塗布し、アルカリエッチングし
て（ｆ）図に示すようにA1とA2パターンを形成する。こ
のパターンA1とA2の形成によってA1とA2のパターン間に
Ni合金の抵抗体９が形成される。
なお、抵抗体９の抵抗値はA1とA2のパターン間隔ｌとNi
合金の厚さＷ等によって決まるため、所定の回路抵抗値
に対応してパターン間隔ｌとNi合金の厚さＷ等を決定し
ている。
合金の厚さＷ等によって決まるため、所定の回路抵抗値
に対応してパターン間隔ｌとNi合金の厚さＷ等を決定し
ている。
次に、上記中間層基板は、積層前処理工程３において、
酢酸銅，酢酸アンモニュウム，硫酸銅およびアンモニヤ
の混合液に浸漬し、露出面に酸化膜10（斜線にて示す）
を形成し、積層時の密着性をよくする。その後、積層工
程４において多層プリント基板に積層される。
酢酸銅，酢酸アンモニュウム，硫酸銅およびアンモニヤ
の混合液に浸漬し、露出面に酸化膜10（斜線にて示す）
を形成し、積層時の密着性をよくする。その後、積層工
程４において多層プリント基板に積層される。
上記、プリント基板製造方法において、第４図（ｆ）の
抵抗体形成後に積層前処理を行うと、処理液によって抵
抗体９のNi合金が浸食され、第４図（ｇ）に示すよう
に、抵抗体９のNi合金部の幅Ｗが薄くなって抵抗値が変
化し、所要の抵抗回路が形成できないという問題があ
る。
抵抗体形成後に積層前処理を行うと、処理液によって抵
抗体９のNi合金が浸食され、第４図（ｇ）に示すよう
に、抵抗体９のNi合金部の幅Ｗが薄くなって抵抗値が変
化し、所要の抵抗回路が形成できないという問題があ
る。
本発明はこのような点に鑑みて創作されたもので、中間
層基板の製造工程中に抵抗体の抵抗値に変化が発生する
ことなく、高品質の多層プリント基板が得られる多層プ
リント基板製造方法を提供することを目的としている。
層基板の製造工程中に抵抗体の抵抗値に変化が発生する
ことなく、高品質の多層プリント基板が得られる多層プ
リント基板製造方法を提供することを目的としている。
第１図は本発明の多層プリント基板製造方法のブロック
図であり、中間層基板（５）上に抵抗体層（６）および
回路となる層（７）を積層形成し、次に該両層（6,7）
をパターンニングして回路パターンを形成し、次に抵抗
部（９）を形成するに先だち酸化処理（３）を施す構成
としている。
図であり、中間層基板（５）上に抵抗体層（６）および
回路となる層（７）を積層形成し、次に該両層（6,7）
をパターンニングして回路パターンを形成し、次に抵抗
部（９）を形成するに先だち酸化処理（３）を施す構成
としている。
積層前処理工程３を抵抗体形成工程２の前に行う構成と
したことによって、従来積層前処理工程３で発生した処
理液による抵抗体への浸食がなくなる。また、積層前処
理を抵抗体形成工程前に行なっても十分な密着性が得ら
れる。
したことによって、従来積層前処理工程３で発生した処
理液による抵抗体への浸食がなくなる。また、積層前処
理を抵抗体形成工程前に行なっても十分な密着性が得ら
れる。
第２図（ａ）〜（ｆ）は本発明の一実施例の製造工程に
おける中間層基板の側断面図を示しており、パターン形
成工程１は第２図（ａ）〜（ｄ）で示し、抵抗体形成工
程２は第２図（ｅ），（ｆ）で示している。また、積層
前処理工程３をパターン形成工程１の最終工程である第
２図（ｄ）の後で行うように構成している。
おける中間層基板の側断面図を示しており、パターン形
成工程１は第２図（ａ）〜（ｄ）で示し、抵抗体形成工
程２は第２図（ｅ），（ｆ）で示している。また、積層
前処理工程３をパターン形成工程１の最終工程である第
２図（ｄ）の後で行うように構成している。
第２図（ａ）はガラス・エポキシの基材５上にニッケル
（Ni）合金６と銅（Cu）箔７をメッキする。図（ｂ）は
銅箔７上にパターン形成のためのレジスト８を塗布し焼
付け，現像を行う。図（ｃ）はアルカリエッチングを行
い銅箔７のみエッチングを行ないパターン12を形成す
る。図（ｄ）はエッチング液に硫酸銅（CuSO4）と硫酸
（H2SO4）の混合液を用い、Ni合金６をパターン毎にエ
ッチングを行う。
（Ni）合金６と銅（Cu）箔７をメッキする。図（ｂ）は
銅箔７上にパターン形成のためのレジスト８を塗布し焼
付け，現像を行う。図（ｃ）はアルカリエッチングを行
い銅箔７のみエッチングを行ないパターン12を形成す
る。図（ｄ）はエッチング液に硫酸銅（CuSO4）と硫酸
（H2SO4）の混合液を用い、Ni合金６をパターン毎にエ
ッチングを行う。
次に、上記中間層基板は、積層前処理工程３において、
酢酸銅，酢酸アンモニュウム，硫酸銅およびアンモニヤ
の混合液に浸漬し、第２図（ｅ）に示すように、露出部
分に酸化膜10（斜線で示す）を形成し、積層時の密着性
をよくする。
酢酸銅，酢酸アンモニュウム，硫酸銅およびアンモニヤ
の混合液に浸漬し、第２図（ｅ）に示すように、露出部
分に酸化膜10（斜線で示す）を形成し、積層時の密着性
をよくする。
次に、図（ｅ）に示すように、レジスト８を銅箔Ａを分
割するように塗布し、アルカリエッチングして図（ｆ）
に示すようにA1とA2パターンを形成する。このパターン
A1とA2の形成により、パターンA1とA2間にNi合金の抵抗
体９を形成する。このように最終工程で抵抗体９を形成
することにより、製造工程途中での抵抗体９への影響を
なくしている。
割するように塗布し、アルカリエッチングして図（ｆ）
に示すようにA1とA2パターンを形成する。このパターン
A1とA2の形成により、パターンA1とA2間にNi合金の抵抗
体９を形成する。このように最終工程で抵抗体９を形成
することにより、製造工程途中での抵抗体９への影響を
なくしている。
以上説明したように本発明によれば、従来発生した製造
工程中での抵抗体の抵抗値の変化がなくなり、高品質の
多層プリント基板が得られる。
工程中での抵抗体の抵抗値の変化がなくなり、高品質の
多層プリント基板が得られる。
第１図は本発明の多層プリント基板製造方法の工程ブロ
ック図、 第２図は一実施例の製造工程における中間層基板の側断
面図、 第３図は従来の多層プリント基板製造方法のブロック
図、 第４図は従来の製造工程における中間層基板の側断面図
である。 図において、１はパターン形成工程、２は抵抗体形成工
程、３は積層前処理工程、４はせき層工程、５は基材、
６はNi合金、７は銅箔、８はレジスト、９は抵抗体、10
は酸化膜、11はパターンを示している。
ック図、 第２図は一実施例の製造工程における中間層基板の側断
面図、 第３図は従来の多層プリント基板製造方法のブロック
図、 第４図は従来の製造工程における中間層基板の側断面図
である。 図において、１はパターン形成工程、２は抵抗体形成工
程、３は積層前処理工程、４はせき層工程、５は基材、
６はNi合金、７は銅箔、８はレジスト、９は抵抗体、10
は酸化膜、11はパターンを示している。
Claims (1)
- 【請求項１】抵抗体を形成した中間層基板を積層して多
層プリント基板を形成する方法において、 前記中間層基板（５）上に抵抗体層（６）および回路と
なる層（７）を積層形成し、次に該両層（6,7）をパタ
ーンニングして回路パターンを形成し、次に抵抗部
（９）を形成するに先だち酸化処理（３）を施すように
したことを特徴とする多層プリント基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111523A JPH0787272B2 (ja) | 1987-05-06 | 1987-05-06 | 多層プリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62111523A JPH0787272B2 (ja) | 1987-05-06 | 1987-05-06 | 多層プリント基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275197A JPS63275197A (ja) | 1988-11-11 |
| JPH0787272B2 true JPH0787272B2 (ja) | 1995-09-20 |
Family
ID=14563488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62111523A Expired - Fee Related JPH0787272B2 (ja) | 1987-05-06 | 1987-05-06 | 多層プリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787272B2 (ja) |
-
1987
- 1987-05-06 JP JP62111523A patent/JPH0787272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275197A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3675318A (en) | Process for the production of a circuit board | |
| KR100736665B1 (ko) | 프린트 배선판 | |
| JPH0787272B2 (ja) | 多層プリント基板の製造方法 | |
| JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JPH0563340A (ja) | 機能素子を有する配線板の製造法 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH05259615A (ja) | 回路導体の形成方法 | |
| JPH11261225A (ja) | 多層配線板の製造方法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPH09270329A (ja) | 電子部品及びその製造方法 | |
| JPS6059765A (ja) | 混成集積回路基板の製造方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH0195536A (ja) | 多重膜配線体の製造方法 | |
| JPH03119789A (ja) | 配線板の製造方法 | |
| JP2000252625A (ja) | 多層配線基板及びその製造方法 | |
| JPH0541573A (ja) | プリント配線板の製造方法 | |
| JPH04354153A (ja) | リードフレームの製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JPH05326783A (ja) | リードフレームの製造方法 | |
| JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
| JPH10335786A (ja) | 高密度プリント配線基板の製造方法 | |
| JPS62291089A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |