JPH0785590B2 - 外部同期回路 - Google Patents
外部同期回路Info
- Publication number
- JPH0785590B2 JPH0785590B2 JP62179468A JP17946887A JPH0785590B2 JP H0785590 B2 JPH0785590 B2 JP H0785590B2 JP 62179468 A JP62179468 A JP 62179468A JP 17946887 A JP17946887 A JP 17946887A JP H0785590 B2 JPH0785590 B2 JP H0785590B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection circuit
- phase
- signal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、例えばビデオカメラ等に利用して好適な外部
同期回路に関する。
同期回路に関する。
従来の技術 従来のこの種の外部同期回路は、PAL方式の外部同期の
際のバーストサブキャリア（以下、BSC′という）の有
無によって、第３フィールドを検出し、フィールドを固
定することで、サブキャリア（以下、SCという）のフェ
ーズロックループ（以下、PLLという）を形成する構成
になっていた。
際のバーストサブキャリア（以下、BSC′という）の有
無によって、第３フィールドを検出し、フィールドを固
定することで、サブキャリア（以下、SCという）のフェ
ーズロックループ（以下、PLLという）を形成する構成
になっていた。
発明が解決しようとする問題点 しかしながら、そのような構成では、外部同期信号のBS
C有無の検出の際に、ノイズが乗った場合、フィールド
検出が乱れ、正確な第３フィールドの検出ができなくな
る。
C有無の検出の際に、ノイズが乗った場合、フィールド
検出が乱れ、正確な第３フィールドの検出ができなくな
る。
また、フィールド検出が乱れると、第１〜第４の４フィ
ールド分の時間・色も乱れてしまう。
ールド分の時間・色も乱れてしまう。
本発明は上述したような問題点を鑑みて為されたもの
で、ノイズに強く、仮にフィールド検出が乱れても、迅
速に正規の状態に戻り、フィールド検出を正確に実行し
得る外部同期装置を提供することを目的とする。
で、ノイズに強く、仮にフィールド検出が乱れても、迅
速に正規の状態に戻り、フィールド検出を正確に実行し
得る外部同期装置を提供することを目的とする。
問題点を解決するための手段 本発明は上記目的を達成するために、外部同期用水平垂
直複合信号（以下、GL SYNCという）中の垂直同期信号
（以下、VPという）でリセットされた水平同期信号（以
下、HDという）の1/2周波数の信号を得る回路と、外部
同期信号のBSC（以下、GL BSCという）から、前記HDの1
/2周波数の信号の２極性のうちの一方（以下、LSWとい
う）を選択する回路と、位相検出回路、ローパスフィル
タ回路（以下LPFという）及び電圧制御周波数可変発振
回路（以下、VCOという）と、そのVCO出力を前記選択回
路出力で０゜−90゜となるよう変調する回路とを備え、
前記位相検出回路、LPF,VCO及び０゜−90゜変調回路で
フェーズロックループ（以下、PLLという）を構成する
ようにしたものである。
直複合信号（以下、GL SYNCという）中の垂直同期信号
（以下、VPという）でリセットされた水平同期信号（以
下、HDという）の1/2周波数の信号を得る回路と、外部
同期信号のBSC（以下、GL BSCという）から、前記HDの1
/2周波数の信号の２極性のうちの一方（以下、LSWとい
う）を選択する回路と、位相検出回路、ローパスフィル
タ回路（以下LPFという）及び電圧制御周波数可変発振
回路（以下、VCOという）と、そのVCO出力を前記選択回
路出力で０゜−90゜となるよう変調する回路とを備え、
前記位相検出回路、LPF,VCO及び０゜−90゜変調回路で
フェーズロックループ（以下、PLLという）を構成する
ようにしたものである。
作 用 従って、本発明によれば、０゜−90゜変調回路におい
て、VCOから得られた4.433618MHzをLSWにて０゜−90゜
となるように変調し、これとGL BSCとを入力とする位相
検出回路において、その２つの入力信号の位相差を検出
すると共に、その検出された位相差からLSWの極性が正
しいか否かの判定を、各水平帰線期間内に行う。誤って
いる場合には、LSWの極性を反転し、その反転したもの
で4.433618MHzを変調する。位相検出回路出力（位相検
波出力）はLPFを通してVCOを制御する。これにより、GL
BSCに同期したSC,LSW,BSCを得ることが可能となる。
て、VCOから得られた4.433618MHzをLSWにて０゜−90゜
となるように変調し、これとGL BSCとを入力とする位相
検出回路において、その２つの入力信号の位相差を検出
すると共に、その検出された位相差からLSWの極性が正
しいか否かの判定を、各水平帰線期間内に行う。誤って
いる場合には、LSWの極性を反転し、その反転したもの
で4.433618MHzを変調する。位相検出回路出力（位相検
波出力）はLPFを通してVCOを制御する。これにより、GL
BSCに同期したSC,LSW,BSCを得ることが可能となる。
実施例 第１図は本発明の一実施例である外部同期回路のブロッ
ク図で、図中、１はGL SYNCからVPを検出する垂直同期
信号検出回路、２は同じくGL SYNCからHDを検出する水
平同期信号検出回路、３はVPとHDの位相から奇数フィー
ルド（第1,第３フィールド）と偶数フィールド（第2,第
４フィールド）の検出を行う奇数・偶数フィールド検出
回路、４は第１〜第４フィールドを検出するための第１
〜第４フィールド検出回路、５はGL SYNC中のVPでリセ
ットされたHDの1/2の周波数を検出する1/2周波数検出回
路、６は後述のPLLの一部をなす位相検出回路７へのGL
BSCから、前記1/2周波数検出回路５中におけるHDの1/
2の周波数の２極性のうち一方（LSW）を選択する選択回
路（マルチプレクサ）、７は２つの入力信号（GL BSCと
BSC）の位相差を検出すると共に、その検出された位相
差からLSWの極性を判定する位相検出回路、８はLPF、９
はVCOである。
ク図で、図中、１はGL SYNCからVPを検出する垂直同期
信号検出回路、２は同じくGL SYNCからHDを検出する水
平同期信号検出回路、３はVPとHDの位相から奇数フィー
ルド（第1,第３フィールド）と偶数フィールド（第2,第
４フィールド）の検出を行う奇数・偶数フィールド検出
回路、４は第１〜第４フィールドを検出するための第１
〜第４フィールド検出回路、５はGL SYNC中のVPでリセ
ットされたHDの1/2の周波数を検出する1/2周波数検出回
路、６は後述のPLLの一部をなす位相検出回路７へのGL
BSCから、前記1/2周波数検出回路５中におけるHDの1/
2の周波数の２極性のうち一方（LSW）を選択する選択回
路（マルチプレクサ）、７は２つの入力信号（GL BSCと
BSC）の位相差を検出すると共に、その検出された位相
差からLSWの極性を判定する位相検出回路、８はLPF、９
はVCOである。
10はVCO9からの出力4.433618MHzを前記マルチプレクサ
６からの出力LSWにて０゜−90゜となるように変調する
０゜−90゜変調回路、11はVCO9からの出力とマルチプレ
クサ６からの出力LSWと第１〜第４フィールド検出回路
４からの出力を入力とし同期信号を発生する同期信号発
生回路である。
６からの出力LSWにて０゜−90゜となるように変調する
０゜−90゜変調回路、11はVCO9からの出力とマルチプレ
クサ６からの出力LSWと第１〜第４フィールド検出回路
４からの出力を入力とし同期信号を発生する同期信号発
生回路である。
第２図は第１図における垂直同期信号検出回路1,水平同
期信号検出回路2,奇数・偶数フィールド検出回路3,1/2
周波数検出回路５及びマルチプレクサ６の動作タイミン
グチャートを示したものである。
期信号検出回路2,奇数・偶数フィールド検出回路3,1/2
周波数検出回路５及びマルチプレクサ６の動作タイミン
グチャートを示したものである。
次に、上記構成に基づく動作について説明する。
先ず、VPは垂直同期信号検出回路１によってGL SYNCか
ら検出された垂直同期信号であり、HDは水平同期信号検
出回路２によりGL SYNCから検出された水平同期信号で
ある。
ら検出された垂直同期信号であり、HDは水平同期信号検
出回路２によりGL SYNCから検出された水平同期信号で
ある。
VPの立下りエッジで、水平同期信号検出回路２の出力で
あるHDを、奇数・偶数フィールド検出回路３でもって検
波することで、出力Ｆが得られる。つまり、この出力Ｆ
は、奇数・偶数フィールド検出の出力で、Ｆ＝“L"で奇
数フィールド,F＝“H"で偶数フィールとなっている（第
２図参照）。
あるHDを、奇数・偶数フィールド検出回路３でもって検
波することで、出力Ｆが得られる。つまり、この出力Ｆ
は、奇数・偶数フィールド検出の出力で、Ｆ＝“L"で奇
数フィールド,F＝“H"で偶数フィールとなっている（第
２図参照）。
また、1/2周波数検出回路５の出力であるfH/2は、HDを
交互に“L"と“H"とに切り替えたものであり、VPの“H"
レベルでリセットされている。
交互に“L"と“H"とに切り替えたものであり、VPの“H"
レベルでリセットされている。
第３図はGL BSC,LSWの極性を第１フィールドから第４フ
ィールドまで示したタイミングチャートである。
ィールドまで示したタイミングチャートである。
ここで、LSWはGL BSC（外部同期用バーストサブキャリ
ア）におけるベクトルの↑↓を示すパルスであって、第
２図のfH/2の極性と比較すると、第３図に示す第1,第４
フィールドは、fH/2の反転パルス、第2,第３フィールド
はfH/2の正転パルスであればよいことが明らかである。
従って、マルチプレクサ６では、以上のようにLSWを選
択すればよいことになる。
ア）におけるベクトルの↑↓を示すパルスであって、第
２図のfH/2の極性と比較すると、第３図に示す第1,第４
フィールドは、fH/2の反転パルス、第2,第３フィールド
はfH/2の正転パルスであればよいことが明らかである。
従って、マルチプレクサ６では、以上のようにLSWを選
択すればよいことになる。
また、位相検出回路７はマルチプレクサ６に対し、位相
検出の出力としてLSW CONTなるパルスを出力する。この
LSW CONTは第1,第４フィールドにおいて“L",第2,第３
フィールドにおいて“H"となっている。従って、第１〜
第４フィールド検出回路４では、このLSW CONTパルスと
奇数・偶数フィールド検出回路３の出力Ｆとから第１〜
第４フィールドの検出が可能となる。
検出の出力としてLSW CONTなるパルスを出力する。この
LSW CONTは第1,第４フィールドにおいて“L",第2,第３
フィールドにおいて“H"となっている。従って、第１〜
第４フィールド検出回路４では、このLSW CONTパルスと
奇数・偶数フィールド検出回路３の出力Ｆとから第１〜
第４フィールドの検出が可能となる。
第１図から明らかなように、位相検出回路７、LPF8,VCO
9及び０゜−90゜変調回路10にてPLL（フェーズロックル
ープ）を構成しており、また、位相検出回路７、マルチ
プレクサ６及び０゜−90゜変調回路10にて別の閉ループ
を構成している。前者のPLLはGL BSCとBSCの位相差をな
くすためのループであり、また、後者の閉ループはLSW
の極性を合わせるためのループである。
9及び０゜−90゜変調回路10にてPLL（フェーズロックル
ープ）を構成しており、また、位相検出回路７、マルチ
プレクサ６及び０゜−90゜変調回路10にて別の閉ループ
を構成している。前者のPLLはGL BSCとBSCの位相差をな
くすためのループであり、また、後者の閉ループはLSW
の極性を合わせるためのループである。
第４図は上記ループにおける位相検出の動作タイミング
チャートで、同図（ａ）はLSWの極性が正しい場合の例
であって、この場合には、GL BSCとBSCの立上りエッジ
の位相差がなくなるようPLLが動作する。この時、DBSC
のエッジでは、GL BSCは常に“H"の状態にある。
チャートで、同図（ａ）はLSWの極性が正しい場合の例
であって、この場合には、GL BSCとBSCの立上りエッジ
の位相差がなくなるようPLLが動作する。この時、DBSC
のエッジでは、GL BSCは常に“H"の状態にある。
また、同図（ｂ）はLSWの極性が誤っている場合の例で
あって、この場合には、GL BSCはBSCに対して±90゜の
位相になるよう閉ループが動作する。
あって、この場合には、GL BSCはBSCに対して±90゜の
位相になるよう閉ループが動作する。
また、BSCから45゜遅れたDBSCの位相では、“L",“H"を
ラインごとに繰り返すことになる。従って、DBSCでGLBS
Cを検波したものを1/2の周波数に落したものが、位相検
出回路７からの位相検出出力であるLSWCONTパルスとな
る。
ラインごとに繰り返すことになる。従って、DBSCでGLBS
Cを検波したものを1/2の周波数に落したものが、位相検
出回路７からの位相検出出力であるLSWCONTパルスとな
る。
これにより、第１フィールド、第３フィールドの最初に
おいて、LSWの極性を切り替えるように、位相検出回路
７よりLSWCONTパルスが出力される。
おいて、LSWの極性を切り替えるように、位相検出回路
７よりLSWCONTパルスが出力される。
発明の効果 本発明は上記実施例より明らかなように、PAL方式の外
部同期信号のバーストサブキャリア有無の検出の際に、
水平垂直同期信号の位相と各水平走査内の外部同期信号
のバーストサブキャリアの位相から、サブキャリアのフ
ェーズロックループを構成するようにしたものであるか
ら、ノイズに強く、仮にフィールド検出が乱れても数水
平走査内で正規の状態に戻る。
部同期信号のバーストサブキャリア有無の検出の際に、
水平垂直同期信号の位相と各水平走査内の外部同期信号
のバーストサブキャリアの位相から、サブキャリアのフ
ェーズロックループを構成するようにしたものであるか
ら、ノイズに強く、仮にフィールド検出が乱れても数水
平走査内で正規の状態に戻る。
また、水平同期信号の1/2周波数の信号の２極性のうち
１つは、位相検出回路において直接作るのではなく、も
ともとfH/2なる周波数の極性を選択する構成としたもの
であるから、フィールドの検出ミスが少なくなる。
１つは、位相検出回路において直接作るのではなく、も
ともとfH/2なる周波数の極性を選択する構成としたもの
であるから、フィールドの検出ミスが少なくなる。
第１図は本発明の一実施例である外部同期回路の概略構
成を示すブロック図、第２図は第１図の垂直同期信号検
出回路、水平同期信号検出回路、奇数・偶数フィールド
検出回路、1/2周波数検出回路及びマルチプレクサの動
作タイミングチャート、第３図はGLBSC,LSWの極性を第
１フィールドから第４フィールドまで示したタイミング
チャート、第４図はPLL（閉ループ）における位相検出
の動作を説明するためのもので、同図（ａ）はLSWの極
性が正しい場合のタイミングチャート、同図（ｂ）はLS
Wの極性が誤っている場合のタイミングチャートであ
る。 １……垂直同期信号検出回路、２……水平同期信号検出
回路、３……奇数・偶数フィールド検出回路、４……第
１〜第４フィールド検出回路、５……1/2周波数検出回
路、６……マルチプレクサ（選択回路）、７……位相検
出回路、８……ローパスフイルタ（LPF）、９……電圧
制御周波数可変発振回路（VCO）、10……０゜−90゜変
調回路、11……同期信号発生回路。
成を示すブロック図、第２図は第１図の垂直同期信号検
出回路、水平同期信号検出回路、奇数・偶数フィールド
検出回路、1/2周波数検出回路及びマルチプレクサの動
作タイミングチャート、第３図はGLBSC,LSWの極性を第
１フィールドから第４フィールドまで示したタイミング
チャート、第４図はPLL（閉ループ）における位相検出
の動作を説明するためのもので、同図（ａ）はLSWの極
性が正しい場合のタイミングチャート、同図（ｂ）はLS
Wの極性が誤っている場合のタイミングチャートであ
る。 １……垂直同期信号検出回路、２……水平同期信号検出
回路、３……奇数・偶数フィールド検出回路、４……第
１〜第４フィールド検出回路、５……1/2周波数検出回
路、６……マルチプレクサ（選択回路）、７……位相検
出回路、８……ローパスフイルタ（LPF）、９……電圧
制御周波数可変発振回路（VCO）、10……０゜−90゜変
調回路、11……同期信号発生回路。
Claims (1)
- 【請求項１】外部同期用水平垂直複合信号中の垂直同期
信号でリセットされた水平同期信号の1/2周波数の信号
を得る手段と、フェーズロックループを構成した位相検
出回路、ローパスフィルタ、電圧制御周波数可変発振回
路及び０゜−90゜変調回路と、前記位相検出回路に基づ
いて水平同期信号の1/2周波数の信号の２極性のうち１
つを選択する選択手段とを備え、前記変調回路へ前記選
択手段と前記発振回路の両出力を入力し、０゜−90゜と
なるように変調された変調回路の出力を45゜遅らしたも
のと外部同期信号のバーストサブキャリアを前記位相検
出回路の入力とし、その位相検出回路出力の1/2分周を
前記選択手段へ供給するものとしたことを特徴とする外
部同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179468A JPH0785590B2 (ja) | 1987-07-17 | 1987-07-17 | 外部同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62179468A JPH0785590B2 (ja) | 1987-07-17 | 1987-07-17 | 外部同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6423686A JPS6423686A (en) | 1989-01-26 |
| JPH0785590B2 true JPH0785590B2 (ja) | 1995-09-13 |
Family
ID=16066375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62179468A Expired - Lifetime JPH0785590B2 (ja) | 1987-07-17 | 1987-07-17 | 外部同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785590B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60150394A (ja) * | 1984-01-18 | 1985-08-08 | Matsushita Electric Ind Co Ltd | Ｐａｌカラ−映像信号のａｐｃ色同期回路 |
-
1987
- 1987-07-17 JP JP62179468A patent/JPH0785590B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6423686A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPH0720249B2 (ja) | Ｐｌｌ回路 | |
| US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
| JPS60217779A (ja) | 表示装置 | |
| JPH0785590B2 (ja) | 外部同期回路 | |
| JPH0722380B2 (ja) | 映像信号用位相ロツク回路 | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
| JP2553646B2 (ja) | 色副搬送波発生装置 | |
| JP2979593B2 (ja) | 直交変調信号の復調装置 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2531138B2 (ja) | 同期信号発生器 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPS6174489A (ja) | 同期結合回路 | |
| JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JPH0322773A (ja) | 位相同期型発振回路 | |
| JP2719213B2 (ja) | スーパーインポーズ信号処理回路 | |
| JPH074016B2 (ja) | 外部同期回路 | |
| JP2905244B2 (ja) | 色信号処理装置 | |
| JP2773864B2 (ja) | 映像信号合成装置 | |
| JPH04192971A (ja) | ブランキングパルス作成回路 | |
| JPH05289642A (ja) | 文字表示装置 | |
| JPH0898197A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |