JPH0779430B2 - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPH0779430B2 JPH0779430B2 JP61190991A JP19099186A JPH0779430B2 JP H0779430 B2 JPH0779430 B2 JP H0779430B2 JP 61190991 A JP61190991 A JP 61190991A JP 19099186 A JP19099186 A JP 19099186A JP H0779430 B2 JPH0779430 B2 JP H0779430B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- current
- supplied
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はサンプルホールド回路に関する。
この発明は、クランプ回路などのサンプルホールド回路
において、これをIC化した場合の保護抵抗器を所定の個
所に接続することにより、このICを静電破壊から保護す
るとき、本来の特性を低下させないようにしたものであ
る。
において、これをIC化した場合の保護抵抗器を所定の個
所に接続することにより、このICを静電破壊から保護す
るとき、本来の特性を低下させないようにしたものであ
る。
ビデオカメラなどに使用されるフィードバッククランプ
回路は、例えば第2図のように構成されている。
回路は、例えば第2図のように構成されている。
すなわち、同図において、トランジスタQ1,Q2及び定電
流源Q11により差動アンプ(1)が構成され、そのトラ
ンジスタQ1のベースにプリアンプなどの前段回路(11)
から輝度信号S1が供給される。この信号S1は、例えば同
図中にも示すように、白レベルが正方向で、かつ、同期
パルスを有していない輝度信号である。
流源Q11により差動アンプ(1)が構成され、そのトラ
ンジスタQ1のベースにプリアンプなどの前段回路(11)
から輝度信号S1が供給される。この信号S1は、例えば同
図中にも示すように、白レベルが正方向で、かつ、同期
パルスを有していない輝度信号である。
そして、トランジスタQ2のコレクタから信号S1と同極性
で、かつ、ブランキング期間のレベルが値Ebの輝度信号
S2が取り出され、この信号S2がガンマ補正回路などの後
段回路(12)に供給される。
で、かつ、ブランキング期間のレベルが値Ebの輝度信号
S2が取り出され、この信号S2がガンマ補正回路などの後
段回路(12)に供給される。
また、トランジスタQ3,Q4のエミッタが、互いに接続さ
れるとともに、スイッチ用のトランジスタQ8のコレクタ
・エミッタ間を通じて定電流源Q13に接続されて差動ア
ンプ(2)が構成され、トランジスタQ3のベースに基準
電圧Ecが供給され、トランジスタQ4のベースがトランジ
スタQ2のコレクタに供給される。
れるとともに、スイッチ用のトランジスタQ8のコレクタ
・エミッタ間を通じて定電流源Q13に接続されて差動ア
ンプ(2)が構成され、トランジスタQ3のベースに基準
電圧Ecが供給され、トランジスタQ4のベースがトランジ
スタQ2のコレクタに供給される。
さらに、トランジスタQ5,Q6により電源ラインを基準電
位点としてカレントミラー回路(3)が構成され、その
入力側のトランジスタQ6及び出力側のトランジスタQ5の
コレクタが、トランジスタQ4,Q3のコレクタにそれぞれ
接続される。
位点としてカレントミラー回路(3)が構成され、その
入力側のトランジスタQ6及び出力側のトランジスタQ5の
コレクタが、トランジスタQ4,Q3のコレクタにそれぞれ
接続される。
また、トランジスタQ7が定電流源Q12よりエミッタフォ
ロワとされ、そのベースがトランジスタQ3,Q5のコレク
タに接続され、そのエミッタがトランジスタQ2のベース
に接続されるとともに、トランジスタQ7のベースが、保
護抵抗器R1及び端子T1を通じてコンデンサC1に接続され
る。
ロワとされ、そのベースがトランジスタQ3,Q5のコレク
タに接続され、そのエミッタがトランジスタQ2のベース
に接続されるとともに、トランジスタQ7のベースが、保
護抵抗器R1及び端子T1を通じてコンデンサC1に接続され
る。
さらに、トランジスタQ8,Q9のエミッタが定電流源Q13に
接続されるとともに、信号源(13)からブランキング期
間にトランジスタQ8のオン、トランジスタQ9をオフにす
るとともに、走査期間にはトランジスタQ8をオフ、トラ
ンジスタQ9をオンとするクランプパルスPc,▲▼が
トランジスタQ8,Q9のベースに供給される。
接続されるとともに、信号源(13)からブランキング期
間にトランジスタQ8のオン、トランジスタQ9をオフにす
るとともに、走査期間にはトランジスタQ8をオフ、トラ
ンジスタQ9をオンとするクランプパルスPc,▲▼が
トランジスタQ8,Q9のベースに供給される。
なお、上述の回路は、鎖線で示すように、コンデンサC1
を除いて1つのIC(10)にIC化されるとともに、コンデ
ンサC1は外部ピン端子T1を通じてIC(10)に外付けとさ
れる。
を除いて1つのIC(10)にIC化されるとともに、コンデ
ンサC1は外部ピン端子T1を通じてIC(10)に外付けとさ
れる。
したがって、ブランキング期間になると、パルスPc,▲
▼によりトランジスタQ8がオンとなるので、差動ア
ンプ(2)が能動状態となり、電圧Ecと信号S2のブラン
キングレベルEbとが比較される。
▼によりトランジスタQ8がオンとなるので、差動ア
ンプ(2)が能動状態となり、電圧Ecと信号S2のブラン
キングレベルEbとが比較される。
そして、この場合、 I3〜I5:トランジスタQ3〜Q5のコレクタ電流 とすれば、レベルEbが上昇してEc<Ebのときには、I3<
I4となるとともに、カレントミラー回路(3)によりI5
=I4なので、I3<I5となり、差電流(I5−I3)が、トラ
ンジスタQ5からコンデンサC1へ流れてコンデンサC1は充
電され、その端子電圧E1は上昇する。そして、この電圧
E1がトランジスタQ7を通じてトランジスタQ2のベースに
供給されているので、このとき、トランジスタQ2のコレ
クタ電位、すなわち、信号S2のレベルEbは下降する。
I4となるとともに、カレントミラー回路(3)によりI5
=I4なので、I3<I5となり、差電流(I5−I3)が、トラ
ンジスタQ5からコンデンサC1へ流れてコンデンサC1は充
電され、その端子電圧E1は上昇する。そして、この電圧
E1がトランジスタQ7を通じてトランジスタQ2のベースに
供給されているので、このとき、トランジスタQ2のコレ
クタ電位、すなわち、信号S2のレベルEbは下降する。
一方、信号S2のレベルEbが下降してEc>Ebのときには、
上述とは逆にI3>I5となるので、その差電流(I3−I5)
がコンデンサC1からトランジスタQ3へと放電し、その端
子電圧E1が低下する。したがって、トランジスタQ2のベ
ース電位も低下し、信号S2のレベルEbは上昇する。
上述とは逆にI3>I5となるので、その差電流(I3−I5)
がコンデンサC1からトランジスタQ3へと放電し、その端
子電圧E1が低下する。したがって、トランジスタQ2のベ
ース電位も低下し、信号S2のレベルEbは上昇する。
したがって、信号S2のレベルEbは、基準電圧Ecに向って
収束し、Eb=Ecで安定する。
収束し、Eb=Ecで安定する。
そして、このような動作がブランキング期間ごとに行わ
れ、走査期間にはパルスPc,▲▼によりトランジス
タQ8がオフとなってトランジスタQ3〜Q6もオフとなるの
で、輝度信号S2のブランキングレベルEbは、基準電圧Ec
にクランプないしホールドされることになる。
れ、走査期間にはパルスPc,▲▼によりトランジス
タQ8がオフとなってトランジスタQ3〜Q6もオフとなるの
で、輝度信号S2のブランキングレベルEbは、基準電圧Ec
にクランプないしホールドされることになる。
したがって、この回路はクランプ回路、すなわち、サン
プルホールド回路として働く。
プルホールド回路として働く。
そして、この場合、IC(10)を取り扱うとき、端子T1に
例えば手が触れると、端子T1を通じて破線で示すように
トランジスタQ3,Q5,Q7に静電気が供給されてトランジス
タQ3,Q5,Q7は破壊されるはずであるが、このIC(10)に
は抵抗器R1が内蔵され、この抵抗器R1が端子T1からの静
電気を阻止するので、端子T1に手を触れてもトランジス
タQ3,Q5,Q7が静電気により破壊されることがない。
例えば手が触れると、端子T1を通じて破線で示すように
トランジスタQ3,Q5,Q7に静電気が供給されてトランジス
タQ3,Q5,Q7は破壊されるはずであるが、このIC(10)に
は抵抗器R1が内蔵され、この抵抗器R1が端子T1からの静
電気を阻止するので、端子T1に手を触れてもトランジス
タQ3,Q5,Q7が静電気により破壊されることがない。
ところが、このクランプ回路においては、定常時には、
Ec=Ebなので、ブランキング期間においてはI3=I5のは
ずであり、このとき、コンデンサC1への充放電は行われ
ないはずである。
Ec=Ebなので、ブランキング期間においてはI3=I5のは
ずであり、このとき、コンデンサC1への充放電は行われ
ないはずである。
しかし、実際には、電流I4がカレントミラー回路(3)
により電流I5となるので、第3図A,Bに示すように、電
流I3に対して電流I5にはカレントミラー回路(3)によ
る遅れ期間t1,t2を生じてしまう。
により電流I5となるので、第3図A,Bに示すように、電
流I3に対して電流I5にはカレントミラー回路(3)によ
る遅れ期間t1,t2を生じてしまう。
そして、立ち上がりの遅れ期間t1には、I3<I5となり、
立ち下がりの遅れ期間t2には、I3<I5となるので、たと
えばEc=Ebであっても、コンデンサC1には期間t1,t2に
同図Cに示すようなパルス状の充放電電流Ipが流れてし
まう。
立ち下がりの遅れ期間t2には、I3<I5となるので、たと
えばEc=Ebであっても、コンデンサC1には期間t1,t2に
同図Cに示すようなパルス状の充放電電流Ipが流れてし
まう。
そして、この電流Ipは、抵抗器R1をも流れるので、抵抗
器R1には電流Ipと同じ波形のパルス電圧Epを生じ、これ
がトランジスタQ7,Q2を通じて信号S2に付加されてしま
う。
器R1には電流Ipと同じ波形のパルス電圧Epを生じ、これ
がトランジスタQ7,Q2を通じて信号S2に付加されてしま
う。
また、ブランキング期間には、Eb≠Ebのとき、クランプ
電流、すなわち差電流±(I5−I3)がコンデンサC1に流
れるが、この差電流は同時に抵抗器R1をも流れ、抵抗器
R1にはその差電流に比例した降下電圧を生じる。したが
って、抵抗器R1及びコンデンサC1の時定数のため、走査
期間の開始時、Eb−Ecに収束していなかったときには、
その抵抗器R1の降下電圧によりトランジスタQ7のベース
電位に段差を生じ、したがって、信号S2に直流レベルの
段差を生じてしまう。
電流、すなわち差電流±(I5−I3)がコンデンサC1に流
れるが、この差電流は同時に抵抗器R1をも流れ、抵抗器
R1にはその差電流に比例した降下電圧を生じる。したが
って、抵抗器R1及びコンデンサC1の時定数のため、走査
期間の開始時、Eb−Ecに収束していなかったときには、
その抵抗器R1の降下電圧によりトランジスタQ7のベース
電位に段差を生じ、したがって、信号S2に直流レベルの
段差を生じてしまう。
この発明は、これらの問題点を解決しようとするもので
ある。
ある。
トランジスタQ3,Q5のコレクタと、トランジスタQ7のベ
ースとの間に、保護抵抗器R2,R3を直列接続するととも
に、抵抗器R2,R3の接続中点に、端子T1を通じてコンデ
ンサC1を接続する。
ースとの間に、保護抵抗器R2,R3を直列接続するととも
に、抵抗器R2,R3の接続中点に、端子T1を通じてコンデ
ンサC1を接続する。
電流I5の遅れやクランプ電流の影響がなくなる。
第1図において、トランジスタQ3,Q5のコレクタと、ト
ランジスタQ7のベースとの間に、保護抵抗器R2,R3が直
列接続されるとともに、コンデンサC1が端子T1を通じて
抵抗器R2,R3の接続中点に接続される。
ランジスタQ7のベースとの間に、保護抵抗器R2,R3が直
列接続されるとともに、コンデンサC1が端子T1を通じて
抵抗器R2,R3の接続中点に接続される。
なお、一例として、 R2=R3=100Ω C1=0.1μF τ=R2C1=10μs 1/16kHz である。
このような構成によれば、上述と同様にして輝度信号S2
のブランキングレベルEbは、基準電圧Ecにクランプされ
る。
のブランキングレベルEbは、基準電圧Ecにクランプされ
る。
そして、この場合、端子T1に静電気が供給されても、こ
れは抵抗器R2,R3により阻止され、トランジスタQ3,Q5,Q
7に供給されることがなく、これらトランジスタQ3,Q5,Q
7は静電気から保護される。
れは抵抗器R2,R3により阻止され、トランジスタQ3,Q5,Q
7に供給されることがなく、これらトランジスタQ3,Q5,Q
7は静電気から保護される。
また、電流I3に対する電流I5の遅れ期間t1,t2によりパ
ルス電流Ipを生じようとしても、抵抗器R2及びコンデン
サC1がローパスフィルタを構成するので、コンデンサC1
にはパルス電圧Epを生じることはない。そして、このと
き、トランジスタQ7のベース電流は十分に小さくて無視
でき、トランジスタQ7はコンデンサC1の端子電圧を直接
取り込んでいることになるので、パルス電圧Epが、トラ
ンジスタQ7に供給されることがなく、したがって、輝度
信号S2にパルス電圧Epの含まれることがない。
ルス電流Ipを生じようとしても、抵抗器R2及びコンデン
サC1がローパスフィルタを構成するので、コンデンサC1
にはパルス電圧Epを生じることはない。そして、このと
き、トランジスタQ7のベース電流は十分に小さくて無視
でき、トランジスタQ7はコンデンサC1の端子電圧を直接
取り込んでいることになるので、パルス電圧Epが、トラ
ンジスタQ7に供給されることがなく、したがって、輝度
信号S2にパルス電圧Epの含まれることがない。
また、走査期間の開始後、Ec=Ebに収束していないと、
コンデンサC1の充放電は急に停止させられるが、コンデ
ンサC1の端子電圧がそのまま帰還されているので、走査
期間の開始時にEc=Ebに収束していなくてもトランジス
タQ7のベース電位に段差を生じることがなく、したがっ
て、信号S2に直流レベルの段差を生じることがない。
コンデンサC1の充放電は急に停止させられるが、コンデ
ンサC1の端子電圧がそのまま帰還されているので、走査
期間の開始時にEc=Ebに収束していなくてもトランジス
タQ7のベース電位に段差を生じることがなく、したがっ
て、信号S2に直流レベルの段差を生じることがない。
第1図はこの発明の一例の接続図、第2図、第3図はそ
の説明のための図である。 (1),(2)は差動アンプ、(3)はカレントミラー
回路である。
の説明のための図である。 (1),(2)は差動アンプ、(3)はカレントミラー
回路である。
Claims (1)
- 【請求項1】入力信号が供給されるとともに、この入力
信号を所定期間にサンプリングして出力する第1のアン
プと、 上記所定期間における上記第1のアンプの出力が供給さ
れるホールド用のコンデンサと、 このコンデンサの端子電圧を取り出す第2のアンプとを
有するサンプルホールド回路において、 上記第1及び第2のアンプは1つのICにIC化され、 上記コンデンサは上記ICに外付けとされ、 上記IC内において、上記コンデンサと上記第1のアンプ
との間に、第1の保護抵抗器が接続され、 上記コンデンサと上記第1の保護抵抗器との接続中点が
第2の保護抵抗器を通じて上記第2のアンプに接続され
たサンプルホールド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61190991A JPH0779430B2 (ja) | 1986-08-14 | 1986-08-14 | サンプルホ−ルド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61190991A JPH0779430B2 (ja) | 1986-08-14 | 1986-08-14 | サンプルホ−ルド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6346879A JPS6346879A (ja) | 1988-02-27 |
JPH0779430B2 true JPH0779430B2 (ja) | 1995-08-23 |
Family
ID=16267045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61190991A Expired - Lifetime JPH0779430B2 (ja) | 1986-08-14 | 1986-08-14 | サンプルホ−ルド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779430B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7926491B2 (en) * | 2002-12-31 | 2011-04-19 | Calypso Medical Technologies, Inc. | Method and apparatus for sensing field strength signals to estimate location of a wireless implantable marker |
-
1986
- 1986-08-14 JP JP61190991A patent/JPH0779430B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6346879A (ja) | 1988-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0783699A (ja) | ホール電圧勾配により付勢されるセンサ | |
JPH033961B2 (ja) | ||
JPH0779430B2 (ja) | サンプルホ−ルド回路 | |
JP2001515602A (ja) | ピーク検出装置 | |
AU758884B2 (en) | Amplification circuits | |
JPH04196632A (ja) | 光受信回路 | |
JPS6022439Y2 (ja) | 積分器 | |
JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
JP2702146B2 (ja) | 増幅回路 | |
JP2572758B2 (ja) | 直流再生回路 | |
JP2778105B2 (ja) | クランプ回路 | |
JPH0224572A (ja) | ピークホールド回路 | |
JP2548220B2 (ja) | 映像信号処理装置 | |
JPH0419880Y2 (ja) | ||
JPH0339785A (ja) | ディスプレイ装置 | |
JPS60117971A (ja) | クランプ回路 | |
JP3906489B2 (ja) | 固体撮像装置の駆動回路 | |
JPH0438391Y2 (ja) | ||
JP2550416B2 (ja) | クランプ回路 | |
JPH058623B2 (ja) | ||
JPS62164380A (ja) | クランプ回路 | |
JPH01116996A (ja) | 信号保持回路 | |
JPH02304371A (ja) | ピークホールド回路 | |
JPH01175466A (ja) | 入力クランプ回路 | |
JPS58101399U (ja) | サンプルホ−ルド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |