JPH0766364A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH0766364A JPH0766364A JP5230785A JP23078593A JPH0766364A JP H0766364 A JPH0766364 A JP H0766364A JP 5230785 A JP5230785 A JP 5230785A JP 23078593 A JP23078593 A JP 23078593A JP H0766364 A JPH0766364 A JP H0766364A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- package
- mounting
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面実装タイプの半導体装置の高密度実装を
可能とし、かつその実装を容易に行ない、しかも放熱効
果を高める実装構造を得る。 【構成】 回路基板１上に積層状態で実装される第１及
び第２の半導体装置１０，２０は偏平なパッケージ１
１，２１を有し、このパッケージの一側から複数のリー
ド端子１２，２２を突出させるとともにパッケージの下
面には突起１３，２３を一体的に設ける。下側の第１半
導体装置１０は突起１３が回路基板１の表面に当接され
た状態でそのリード端子１２を回路基板１に接続し、上
側の第２半導体装置２０は突起２３が第１半導体装置の
パッケージの上面に当接された状態でそのリード端子２
２を第１半導体装置のリード端子の反対側において回路
基板１に接続する。
可能とし、かつその実装を容易に行ない、しかも放熱効
果を高める実装構造を得る。 【構成】 回路基板１上に積層状態で実装される第１及
び第２の半導体装置１０，２０は偏平なパッケージ１
１，２１を有し、このパッケージの一側から複数のリー
ド端子１２，２２を突出させるとともにパッケージの下
面には突起１３，２３を一体的に設ける。下側の第１半
導体装置１０は突起１３が回路基板１の表面に当接され
た状態でそのリード端子１２を回路基板１に接続し、上
側の第２半導体装置２０は突起２３が第１半導体装置の
パッケージの上面に当接された状態でそのリード端子２
２を第１半導体装置のリード端子の反対側において回路
基板１に接続する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
表面実装タイプの半導体装置の実装構造に関する。
表面実装タイプの半導体装置の実装構造に関する。
【０００２】
【従来の技術】表面実装タイプの半導体装置は、回路基
板に対する実装面積が大きくなるため、高密度実装の点
では好ましくない。このため、近年ではこの種半導体装
置の高密度化を図った構造が提案されている。図４はそ
の一例であり、半導体装置４０のパッケージ４１の一側
からリード端子４２を導出し、このパッケージ４１が回
路基板１に対して垂直方向に向けられるようにして実装
するものである（実開平２−１０６８４２号公報）。こ
の構造では、確かに回路基板１上における半導体装置４
０の占有面積が低減されて高密度化には有効であるが、
その反面高さ寸法が大きくなり、半導体装置の構体の薄
型化を図る上で高さ制限を受けることになる。
板に対する実装面積が大きくなるため、高密度実装の点
では好ましくない。このため、近年ではこの種半導体装
置の高密度化を図った構造が提案されている。図４はそ
の一例であり、半導体装置４０のパッケージ４１の一側
からリード端子４２を導出し、このパッケージ４１が回
路基板１に対して垂直方向に向けられるようにして実装
するものである（実開平２−１０６８４２号公報）。こ
の構造では、確かに回路基板１上における半導体装置４
０の占有面積が低減されて高密度化には有効であるが、
その反面高さ寸法が大きくなり、半導体装置の構体の薄
型化を図る上で高さ制限を受けることになる。
【０００３】このため、複数の半導体装置を積層するこ
とで高密度化を図ったものが提案されている。その１つ
は、図５に示すように、複数個の半導体装置５０のパッ
ケージ５１を密着状態で積層し、各パッケージ５１から
突出されているリード５２を回路基板に対して垂直に立
設したリード付き配線基板５３に接続し、このリード付
き配線基板５３のリード５４を利用して回路基板に搭載
するようにしたものである（特開昭６３−８０５９１号
公報）。また、他のものは、図６に示すように、半導体
素子を樹脂で被覆しただけのベア半導体素子６１を積層
し、上下の各半導体素子６１の電極をリード端子６２に
より並列状態で接続し、これらをリード端子付き配線基
板６３に接続しモジュール化した上でリード６４を利用
して回路基板に搭載するようにしたものである（特開昭
６４−１２６９号公報）。
とで高密度化を図ったものが提案されている。その１つ
は、図５に示すように、複数個の半導体装置５０のパッ
ケージ５１を密着状態で積層し、各パッケージ５１から
突出されているリード５２を回路基板に対して垂直に立
設したリード付き配線基板５３に接続し、このリード付
き配線基板５３のリード５４を利用して回路基板に搭載
するようにしたものである（特開昭６３−８０５９１号
公報）。また、他のものは、図６に示すように、半導体
素子を樹脂で被覆しただけのベア半導体素子６１を積層
し、上下の各半導体素子６１の電極をリード端子６２に
より並列状態で接続し、これらをリード端子付き配線基
板６３に接続しモジュール化した上でリード６４を利用
して回路基板に搭載するようにしたものである（特開昭
６４−１２６９号公報）。
【０００４】
【発明が解決しようとする課題】この積層構造のもので
は、高さ制限を受けることはないが、前者のものでは、
各半導体装置５０のリード端子５２をリード付き配線基
板５３に接続する際に、各半導体装置５０が積層されて
いるためにリード端子５２の位置精度が著しく低く配線
基板５３への接続の製造歩留が非常に悪い。また、接続
の自動化が実現し難く、したがってコスト高かつ接続部
の信頼製が低いという問題がある。また、後者のもので
は、積層した複数の半導体素子６１の同一電極同士をリ
ード端子６２により接続するため、同一半導体素子に限
られること、また半導体素子は封止されていないため信
頼性が著しく低下するという問題がある。
は、高さ制限を受けることはないが、前者のものでは、
各半導体装置５０のリード端子５２をリード付き配線基
板５３に接続する際に、各半導体装置５０が積層されて
いるためにリード端子５２の位置精度が著しく低く配線
基板５３への接続の製造歩留が非常に悪い。また、接続
の自動化が実現し難く、したがってコスト高かつ接続部
の信頼製が低いという問題がある。また、後者のもので
は、積層した複数の半導体素子６１の同一電極同士をリ
ード端子６２により接続するため、同一半導体素子に限
られること、また半導体素子は封止されていないため信
頼性が著しく低下するという問題がある。
【０００５】更に、両者のいずれも、複数個の半導体装
置や半導体素子が密着或いは密着に近い状態で積層され
ているため、それぞれで発生される熱が互いに影響を及
ぼしあって過熱状態となり易く、放熱の点での問題があ
る。本発明の目的は、高密度実装を可能とする一方で、
その実装を容易に行うことができ、かつ放熱効果の高い
半導体装置の実装構造を提供することにある。
置や半導体素子が密着或いは密着に近い状態で積層され
ているため、それぞれで発生される熱が互いに影響を及
ぼしあって過熱状態となり易く、放熱の点での問題があ
る。本発明の目的は、高密度実装を可能とする一方で、
その実装を容易に行うことができ、かつ放熱効果の高い
半導体装置の実装構造を提供することにある。
【０００６】
【課題を解決するための手段】本発明の実装構造は、回
路基板上に積層状態で実装される複数の半導体装置は偏
平なパッケージを有し、このパッケージの一側から複数
のリード端子を突出させるとともにパッケージの下面に
は突起を一体的に設け、この突起は回路基板又は積層し
た下側の半導体装置のパッケージの上面に当接されたと
きに自身のパッケージが回路基板に対して平行となる高
さ寸法に形成する。例えば、下側の第１半導体装置はそ
の突起が回路基板の表面に当接された状態でそのリード
端子を回路基板に接続し、その上に積層される上側の第
２半導体装置はその突起が第１半導体装置のパッケージ
の上面に当接された状態でそのリード端子を第１半導体
装置のリード端子の反対側において回路基板に接続する
構成とする。また、第２半導体装置のパッケージは、そ
の他側部が第１半導体装置のリード端子の上方に張り出
すようにしてもよい。
路基板上に積層状態で実装される複数の半導体装置は偏
平なパッケージを有し、このパッケージの一側から複数
のリード端子を突出させるとともにパッケージの下面に
は突起を一体的に設け、この突起は回路基板又は積層し
た下側の半導体装置のパッケージの上面に当接されたと
きに自身のパッケージが回路基板に対して平行となる高
さ寸法に形成する。例えば、下側の第１半導体装置はそ
の突起が回路基板の表面に当接された状態でそのリード
端子を回路基板に接続し、その上に積層される上側の第
２半導体装置はその突起が第１半導体装置のパッケージ
の上面に当接された状態でそのリード端子を第１半導体
装置のリード端子の反対側において回路基板に接続する
構成とする。また、第２半導体装置のパッケージは、そ
の他側部が第１半導体装置のリード端子の上方に張り出
すようにしてもよい。
【０００７】
【作用】複数の半導体装置を積層することで、実装密度
を高めることができる一方で、積層される複数の半導体
装置はそれぞれ独立して回路基板に実装できるため、従
来の表面実装タイプの半導体装置と全く同じ工程での実
装が可能となる。また、パッケージに一体に設けた突起
により、各半導体装置を回路基板に対して平行状態で実
装できるとともに、回路基板や下側の半導体装置との間
に間隔を確保することができ、この間隔を利用して各半
導体装置の放熱効果を高めることが可能となる。
を高めることができる一方で、積層される複数の半導体
装置はそれぞれ独立して回路基板に実装できるため、従
来の表面実装タイプの半導体装置と全く同じ工程での実
装が可能となる。また、パッケージに一体に設けた突起
により、各半導体装置を回路基板に対して平行状態で実
装できるとともに、回路基板や下側の半導体装置との間
に間隔を確保することができ、この間隔を利用して各半
導体装置の放熱効果を高めることが可能となる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の実施例１の半導体装置の斜視図、図
２はその部分分解斜視図である。これらの図において、
第１半導体装置１０は偏平な矩形のパッケージ１１の一
側から複数本のリード端子１２が直列状態に突出されて
おり、各リード端子１２はクランク状に曲げ形成されて
いる。また、第１半導体装置１０のパッケージ１１の下
面には、複数個、ここでは２個の突起１３を一体的に形
成している。これらの突起１３は、その下面が前記リー
ド端子１２の先端部１２ａの下面と略同一平面に位置さ
れるように構成される。
る。図１は本発明の実施例１の半導体装置の斜視図、図
２はその部分分解斜視図である。これらの図において、
第１半導体装置１０は偏平な矩形のパッケージ１１の一
側から複数本のリード端子１２が直列状態に突出されて
おり、各リード端子１２はクランク状に曲げ形成されて
いる。また、第１半導体装置１０のパッケージ１１の下
面には、複数個、ここでは２個の突起１３を一体的に形
成している。これらの突起１３は、その下面が前記リー
ド端子１２の先端部１２ａの下面と略同一平面に位置さ
れるように構成される。
【０００９】また、第２半導体装置２０も同様に構成さ
れており、第２半導体装置２０のパッケージ２１の一側
から複数本のリード端子２２が直列状態に突出されてク
ランク状に曲げ形成され、かつそのパッケージ２１の下
面には２個の突起２３が一体に形成されている。但し、
この第２半導体装置２０においては、前記リード端子２
２はその曲げ中間部分の長さが十分に長く形成されてい
る。具体的には、第２半導体装置２０のパッケージ２１
の下面に設けた突起２３の下面からリード端子２２の先
端部２２ａの下面までの高さ寸法が前記第１半導体装置
１０の高さ寸法と略等しくなるように形成されている。
れており、第２半導体装置２０のパッケージ２１の一側
から複数本のリード端子２２が直列状態に突出されてク
ランク状に曲げ形成され、かつそのパッケージ２１の下
面には２個の突起２３が一体に形成されている。但し、
この第２半導体装置２０においては、前記リード端子２
２はその曲げ中間部分の長さが十分に長く形成されてい
る。具体的には、第２半導体装置２０のパッケージ２１
の下面に設けた突起２３の下面からリード端子２２の先
端部２２ａの下面までの高さ寸法が前記第１半導体装置
１０の高さ寸法と略等しくなるように形成されている。
【００１０】これら第１及び第２半導体装置の実装に際
しては、第１半導体装置１０は回路基板１の表面に水平
状態に搭載され、前記各リード端子１２の先端部を回路
基板１に設けた導電パターン２に半田付け等により接続
されている。このとき、パッケージ１０の下面に設けた
突起１３が回路基板１の表面に当接され、かつリード端
子１２の先端部１２ａの下面がこれと同一高さ位置にあ
るため、第１半導体装置１０は前記回路基板１上に水平
状態に搭載される。
しては、第１半導体装置１０は回路基板１の表面に水平
状態に搭載され、前記各リード端子１２の先端部を回路
基板１に設けた導電パターン２に半田付け等により接続
されている。このとき、パッケージ１０の下面に設けた
突起１３が回路基板１の表面に当接され、かつリード端
子１２の先端部１２ａの下面がこれと同一高さ位置にあ
るため、第１半導体装置１０は前記回路基板１上に水平
状態に搭載される。
【００１１】その上で、第２半導体装置２０を第１半導
体装置１０の上に載置し、リード端子２２を回路基板１
の導電パターン３に半田付けする。このとき、突起２３
が第１半導体装置１０のパッケージ１１の上面に当接さ
れ、かつリード端子２２はその中間部の長さを前記した
長さに設定しているため、第２半導体装置２０は水平な
状態、換言すれば第１半導体装置１０と平行な状態で回
路基板に搭載される。この場合、前記各導電パターン
２，３の接続部分にはスクリーン印刷等により半田ペー
ストが所定の厚さで塗布しておき、赤外線リフロー等の
加熱装置で半田を溶融してその上に載置されたリード端
子１２，２２を接続する方法を採用すれば、第１半導体
装置１０と第２半導体装置２０とを同時に回路基板に実
装することが可能となる。
体装置１０の上に載置し、リード端子２２を回路基板１
の導電パターン３に半田付けする。このとき、突起２３
が第１半導体装置１０のパッケージ１１の上面に当接さ
れ、かつリード端子２２はその中間部の長さを前記した
長さに設定しているため、第２半導体装置２０は水平な
状態、換言すれば第１半導体装置１０と平行な状態で回
路基板に搭載される。この場合、前記各導電パターン
２，３の接続部分にはスクリーン印刷等により半田ペー
ストが所定の厚さで塗布しておき、赤外線リフロー等の
加熱装置で半田を溶融してその上に載置されたリード端
子１２，２２を接続する方法を採用すれば、第１半導体
装置１０と第２半導体装置２０とを同時に回路基板に実
装することが可能となる。
【００１２】したがって、この実装構造によれば、第１
及び第２半導体装置１０，２０はそれぞれ偏平なパッケ
ージ１１，２１を水平方向に向けて回路基板１に実装し
ているため、両半導体装置を積層状態としても高さ方向
の寸法を小さくすることができ、高さ方向の制限を受け
ることがない高密度の実装が可能となる。因みに、この
実施例では実装密度を２倍にすることができるのは言う
までもない。また、第１及び第２半導体装置を積層して
いても、第１半導体装置１０のパッケージ１１と回路基
板１との間、及び第１半導体装置１０と第２半導体装置
２０の各パッケージ１１，２１の間にはそれぞれ突起１
３，２３により所要の間隔が確保されているため、各半
導体装置で発生される熱をこれらの間隔を通して放熱で
き、冷却効果を得ることができる。更に、回路基板１へ
の実装に際しては、従来の表面実装型半導体装置用の自
動実装機をそのまま利用して行うことが可能であるた
め、実装コストも安くかつ半田接合部の信頼性も高い。
なお、第１及び第２半導体装置１０，２０はそれぞれが
樹脂封止された半導体装置として構成されているため、
耐湿性等の信頼性も高い。
及び第２半導体装置１０，２０はそれぞれ偏平なパッケ
ージ１１，２１を水平方向に向けて回路基板１に実装し
ているため、両半導体装置を積層状態としても高さ方向
の寸法を小さくすることができ、高さ方向の制限を受け
ることがない高密度の実装が可能となる。因みに、この
実施例では実装密度を２倍にすることができるのは言う
までもない。また、第１及び第２半導体装置を積層して
いても、第１半導体装置１０のパッケージ１１と回路基
板１との間、及び第１半導体装置１０と第２半導体装置
２０の各パッケージ１１，２１の間にはそれぞれ突起１
３，２３により所要の間隔が確保されているため、各半
導体装置で発生される熱をこれらの間隔を通して放熱で
き、冷却効果を得ることができる。更に、回路基板１へ
の実装に際しては、従来の表面実装型半導体装置用の自
動実装機をそのまま利用して行うことが可能であるた
め、実装コストも安くかつ半田接合部の信頼性も高い。
なお、第１及び第２半導体装置１０，２０はそれぞれが
樹脂封止された半導体装置として構成されているため、
耐湿性等の信頼性も高い。
【００１３】図３は本発明の実施例２の半導体装置の斜
視図である。この実施例でも第１及び第２の２つの半導
体装置を積層した例を示しており、実施例１の各部と同
一部分には同一符号を付してある。この実施例では、第
１半導体装置１０の上側に積層状態で実装する第２半導
体装置２０のパッケージ２１が第１半導体装置１０のパ
ッケージ１１の幅寸法よりも大きな場合を示しており、
この場合第２半導体装置２０のパッケージ２１の他側部
分２１ａが第１半導体装置１０のリード端子１２の上に
張り出されるように配置している。
視図である。この実施例でも第１及び第２の２つの半導
体装置を積層した例を示しており、実施例１の各部と同
一部分には同一符号を付してある。この実施例では、第
１半導体装置１０の上側に積層状態で実装する第２半導
体装置２０のパッケージ２１が第１半導体装置１０のパ
ッケージ１１の幅寸法よりも大きな場合を示しており、
この場合第２半導体装置２０のパッケージ２１の他側部
分２１ａが第１半導体装置１０のリード端子１２の上に
張り出されるように配置している。
【００１４】なお、第１及び第２半導体装置の各パッケ
ージ１１，２１の下面に突起１３，２３を一体に設け、
この突起１３，２３で回路基板１との間や第１半導体装
置１０の間にそれぞれ間隔を確保して放熱効果を得るこ
とができるのは言うまでもない。この実施例２において
は、第２半導体装置２０のパッケージ２１の幅寸法が実
施例１の場合よりも大きい場合でも、実装面積を実施例
１と略同じにすることができる。
ージ１１，２１の下面に突起１３，２３を一体に設け、
この突起１３，２３で回路基板１との間や第１半導体装
置１０の間にそれぞれ間隔を確保して放熱効果を得るこ
とができるのは言うまでもない。この実施例２において
は、第２半導体装置２０のパッケージ２１の幅寸法が実
施例１の場合よりも大きい場合でも、実装面積を実施例
１と略同じにすることができる。
【００１５】ここで、前記実施例１及び２では、２個の
半導体装置を積層した例を示しているが、３個以上の半
導体装置を積層する場合でも同様に適用することが可能
である。また、突起はパッケージと別体に構成したもの
を、接着剤や接着テープ等によりパッケージに取着する
構成としてもよい。この場合には、リード端子の高さ寸
法や、第１半導体装置の高さ寸法等が異なる場合でも、
任意の高さ寸法の突起を選択して使用することで、半導
体装置を回路基板に対して常に平行状態に実装すること
が可能となる。
半導体装置を積層した例を示しているが、３個以上の半
導体装置を積層する場合でも同様に適用することが可能
である。また、突起はパッケージと別体に構成したもの
を、接着剤や接着テープ等によりパッケージに取着する
構成としてもよい。この場合には、リード端子の高さ寸
法や、第１半導体装置の高さ寸法等が異なる場合でも、
任意の高さ寸法の突起を選択して使用することで、半導
体装置を回路基板に対して常に平行状態に実装すること
が可能となる。
【００１６】
【発明の効果】以上説明したように本発明は、積層状態
で実装する複数の半導体装置は偏平なパッケージの一側
から複数のリード端子を突出させるとともにパッケージ
の下面には突起を一体的に設け、この突起を利用して自
身のパッケージが回路基板に対して平行を保って積層状
態での実装を行っているので、高さ方向の制限を受ける
ことなく半導体装置の実装密度を高めることができると
共に、積層される複数の半導体装置をそれぞれ独立して
回路基板に実装でき、従来用いられている自動搭載機で
の実装が可能となる。また、各半導体装置はそれぞれ樹
脂封止されているため、各半導体装置の耐湿性等の信頼
性が低下されることがないのは勿論である。また、パッ
ケージに一体に設けた突起により、回路基板や下側の半
導体装置との間に間隔を確保することができ、この間隔
を利用して各半導体装置の放熱効果を高めることが可能
となる。突起をパッケージと一体成形することで、部品
点数が増大することなく、別体に形成することで任意の
高さ寸法の設定が可能となる。更に、第１半導体装置は
その突起が回路基板の表面に当接された状態でそのリー
ド端子を回路基板に接続し、第２半導体装置はその突起
が第２半導体装置のパッケージの上面に当接された状態
でそのリード端子を第１半導体装置のリード端子の反対
側において回路基板に接続することで、１個の半導体装
置の実装面積で第１及び第２半導体装置を実装でき、実
装密度を高めると共に、回路基板と第１半導体装置との
間、第１半導体装置と第２半導体装置の間にそれぞれ間
隔を確保して放熱効果を高めることができる。この場
合、第２半導体装置のパッケージが第１半導体装置より
も大きな場合でも、その他側部を第１半導体装置のリー
ド端子の上方に張り出すことで、実装面積を増大するこ
となく高密度実装が可能となる。
で実装する複数の半導体装置は偏平なパッケージの一側
から複数のリード端子を突出させるとともにパッケージ
の下面には突起を一体的に設け、この突起を利用して自
身のパッケージが回路基板に対して平行を保って積層状
態での実装を行っているので、高さ方向の制限を受ける
ことなく半導体装置の実装密度を高めることができると
共に、積層される複数の半導体装置をそれぞれ独立して
回路基板に実装でき、従来用いられている自動搭載機で
の実装が可能となる。また、各半導体装置はそれぞれ樹
脂封止されているため、各半導体装置の耐湿性等の信頼
性が低下されることがないのは勿論である。また、パッ
ケージに一体に設けた突起により、回路基板や下側の半
導体装置との間に間隔を確保することができ、この間隔
を利用して各半導体装置の放熱効果を高めることが可能
となる。突起をパッケージと一体成形することで、部品
点数が増大することなく、別体に形成することで任意の
高さ寸法の設定が可能となる。更に、第１半導体装置は
その突起が回路基板の表面に当接された状態でそのリー
ド端子を回路基板に接続し、第２半導体装置はその突起
が第２半導体装置のパッケージの上面に当接された状態
でそのリード端子を第１半導体装置のリード端子の反対
側において回路基板に接続することで、１個の半導体装
置の実装面積で第１及び第２半導体装置を実装でき、実
装密度を高めると共に、回路基板と第１半導体装置との
間、第１半導体装置と第２半導体装置の間にそれぞれ間
隔を確保して放熱効果を高めることができる。この場
合、第２半導体装置のパッケージが第１半導体装置より
も大きな場合でも、その他側部を第１半導体装置のリー
ド端子の上方に張り出すことで、実装面積を増大するこ
となく高密度実装が可能となる。
【図１】本発明の実施例１の全体構造を示す斜視図であ
る。
る。
【図２】実施例１の部分分解斜視図である。
【図３】本発明の実施例２の全体構造を示す斜視図であ
る。
る。
【図４】従来の実装構造の一例を示す斜視図である。
【図５】従来の積層構造の実装構造の一例を示す斜視図
である。
である。
【図６】従来の積層構造の実装楮をの他の例を示す側面
図である。
図である。
１ 回路基板 ２，３ 導電パターン １０ 第１半導体装置 １１ パッケージ １２ リード端子 １３ 突起 ２０ 第２半導体装置 ２１ パッケージ ２２ リード端子 ２３ 突起
Claims (4)
- 【請求項１】 複数の半導体装置を積層した状態で回路
基板に実装する実装構造において、各半導体装置は偏平
なパッケージを有し、このパッケージの一側から複数の
リード端子を突出させるとともにパッケージの下面には
突起を一体的に設け、この突起は回路基板又は積層した
下側の半導体装置のパッケージの上面に当接されたとき
に自身のパッケージが回路基板に対して平行となる高さ
寸法に形成したことを特徴とする半導体装置の実装構
造。 - 【請求項２】 突起はパッケージと一体成形してなる請
求項１の半導体装置の実装構造。 - 【請求項３】 第１半導体装置はその突起が回路基板の
表面に当接された状態でそのリード端子を回路基板に接
続し、第２半導体装置はその突起が第１半導体装置のパ
ッケージの上面に当接された状態でそのリード端子を第
１半導体装置のリード端子の反対側において回路基板に
接続してなる請求項１又は２の半導体装置の実装構造。 - 【請求項４】 第２半導体装置のパッケージは、その他
側部が第１半導体装置のリード端子の上方に張り出して
なる請求項３の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230785A JP2550879B2 (ja) | 1993-08-25 | 1993-08-25 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230785A JP2550879B2 (ja) | 1993-08-25 | 1993-08-25 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766364A true JPH0766364A (ja) | 1995-03-10 |
| JP2550879B2 JP2550879B2 (ja) | 1996-11-06 |
Family
ID=16913237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5230785A Expired - Lifetime JP2550879B2 (ja) | 1993-08-25 | 1993-08-25 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550879B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127258U (ja) * | 1984-07-18 | 1986-02-18 | 日本電気株式会社 | 半導体装置 |
| JPS6345006U (ja) * | 1986-09-11 | 1988-03-26 |
-
1993
- 1993-08-25 JP JP5230785A patent/JP2550879B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127258U (ja) * | 1984-07-18 | 1986-02-18 | 日本電気株式会社 | 半導体装置 |
| JPS6345006U (ja) * | 1986-09-11 | 1988-03-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2550879B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507109B2 (en) | Vertical surface mount package utilizing a back-to-back semiconductor device module | |
| US6426549B1 (en) | Stackable flex circuit IC package and method of making same | |
| KR20010078712A (ko) | 칩 스택 및 그 제조 방법 | |
| JP2747634B2 (ja) | 面実装型ダイオード | |
| JP2004235606A (ja) | キャノピー型キャリアを有する電子モジュール | |
| JP2001196526A (ja) | マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2550879B2 (ja) | 半導体装置の実装構造 | |
| JPH06177501A (ja) | メモリモジュール | |
| KR19980044211A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JP2782640B2 (ja) | 半導体装置の内部接続構造 | |
| JP2805471B2 (ja) | 面実装型ダイオードの製造方法 | |
| KR100373149B1 (ko) | 반도체 패키지 | |
| JPH0631723Y2 (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH08222692A (ja) | 複合形半導体装置およびその実装構造体並びにその実装方法 | |
| JP2766401B2 (ja) | 表面実装型半導体装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2979637B2 (ja) | 半導体装置 | |
| JPH0837279A (ja) | 半導体装置 | |
| JPS635248Y2 (ja) | ||
| JPH01100957A (ja) | ハイブリッドｉｃ | |
| JPH09321218A (ja) | 半導体装置およびその製造方法 |