JPH0766316A - 半導体素子封止用パッケージとそのリッド - Google Patents

半導体素子封止用パッケージとそのリッド

Info

Publication number
JPH0766316A
JPH0766316A JP23568593A JP23568593A JPH0766316A JP H0766316 A JPH0766316 A JP H0766316A JP 23568593 A JP23568593 A JP 23568593A JP 23568593 A JP23568593 A JP 23568593A JP H0766316 A JPH0766316 A JP H0766316A
Authority
JP
Japan
Prior art keywords
solder layer
lid
ceramic
package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23568593A
Other languages
English (en)
Inventor
Hideyuki Yoshino
秀行 吉野
Yoji Tozawa
洋二 戸澤
Tetsuya Yamamoto
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP23568593A priority Critical patent/JPH0766316A/ja
Publication of JPH0766316A publication Critical patent/JPH0766316A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 外観上の半田層厚み勾配を正確で、かつ容易
に形成でき、封止の際に、パッケージ本体の凹所の内部
ガスをスムーズに排出して内部閉じ込めガス残量を少な
くでき、該ガスによる半田の飛散を防止し、該パッケー
ジ本体やピン等への異物付着や汚れを防止できる半導体
素子収納用パッケージとそのリッドを提供する。 【構成】 セラミック板の半田層対応部位の周方向に高
低差を形成し、または下地金属層の周方向に高低差を形
成することで、該半田層表面の半田層長さ方向に高低差
を形成したリッドを用いた構成よりなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージとそのリッドに係り、より詳細には、パッケージ
本体の凹所に半導体素子を収納し、気密封止する際に、
内部閉じ込めガス残量を少なくして半田の飛散を防止
し、該パッケージ本体やピン等への異物付着や汚れを防
止できる半導体素子収納用パッケージとそのリッドに関
する。
【0002】
【従来の技術】半導体素子を収納する半導体素子収納用
パッケージは、一般的に、内部に半導体素子を収納する
凹所を有するパッケージ本体aと、図8に示すようなセ
ラミック板cの片面dの外周縁部eに下地金属層fを設
け、下地金属層f上に封止部材としての半田層gを設け
たセラミック製リッドbとからなり、パッケージ本体a
上にセラミック製リッドbを、半田層gを介して取着し
て凹所を気密封止するようにした構成よりなる。
【0003】そして、このセラミック製リッドbを用い
て、パッケージ本体aを封止するには、リッドbの半田
層gを、パッケージ本体aの上面に形成されている金属
層hに対面させると共に、リッドbをバネ、クリップ等
を介して、半導体パッケージaに押し付け固定し、炉内
で半田を溶融させることで、気密封止するようにしてい
る。しかし、このような半導体素子収納用パッケージの
場合、図9に示すように、『パッケージ本体aの封止時
に、溶けた半田が飛散して、パッケージ本体aの表面や
ピンi等に付着したり、汚れを発生する』という問題が
提起されている。これは、該パッケージ本体aのキャビ
ティ部(凹所)とセラミック製リッド間の内部圧力で、
半田溶融の際に抜けるガス(エアー)によって半田が吹
き飛ばされてしまうことに起因すると考えられる。
【0004】ところで、本出願人は、先に、このような
問題を解決した半導体素子収納用パッケージのセラミッ
ク製リッドとして、『半田層の一部に、該半田層による
囲繞空間部の内側と外側をつなぐガス逃がし用の窪み、
または孔を設けた構成』を提案している(特願平4−3
02908号明細書参照)。そして、この半導体素子収
納用パッケージによれば、該パッケージの半導体素子を
実装して気密封止する際に、該パッケージ本体の内部圧
力によるガスをスムーズに外部に逃がすことができ、半
田の飛散を防止すると共に、該パッケージ本体やピン等
への異物付着や汚れを防止できる。
【0005】
【発明が解決しようとする課題】しかし、上述した半導
体素子収納用パッケージとそのリッドの場合、次のよう
な課題が残っている。すなわち、 ガス逃がし用の窪み、または孔を設ける工程が必要
になる。 パッケージ本体の凹所の気密封止時に窪み、または
孔が充分に埋まらないことがあり、半田層にシールパス
の狭い個所と広い個所ができ易い。 等の気密性に問題があった。
【0006】そこで、本発明者は、以上のような点に鑑
み、種々、研究、試験をした結果、前述した課題が、単
に、半田層の一部にガス逃がし部を形成するのではな
く、封止タイミングに遅延を生じさせ、内部封止ガス量
を少なくし得る形状の半田層を形成することで解決でき
ることを究明し、先に、『セラミック製リッドに設けら
れた半田層の半田層長さ方向に半田層厚みの厚い部位と
半田層厚みの薄い部位を設け、該両部位間の稜線を曲線
状または直線状に形成し、半田層長さ方向に半田厚み勾
配を設けた構成』の半導体素子収納用パッケージを提案
した(特願平5−123366号明細書参照)。
【0007】ところで、この半導体素子収納用パッケー
ジは、セラミック板に設けられた半田層自体に厚み勾配
を形成することで、封止タイミングに遅延を生じさせ、
内部封止ガス量を少なくし得るようにした構成である
が、本発明者は、半田層自体の厚み勾配を変える構成で
なくても、『封止タイミングに遅延を生じさせ得る構
成』が得られないかについて、いっそうの研究、試験を
行った処、半田層表面に高低差が形成できれば、かかる
前述した課題が解決できることを究明した。
【0008】本発明は、上述した問題に対処して創作し
たものであって、その目的とする処は、外観上の半田層
厚み勾配を正確で、かつ容易に形成でき、封止の際に、
パッケージ本体の凹所の内部ガスをスムーズに排出して
内部閉じ込めガス残量を少なくでき、該ガスによる半田
の飛散を防止し、該パッケージ本体やピン等への異物付
着や汚れを防止できる半導体素子収納用パッケージとそ
のリッドを提供することにある。
【0009】
【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明の半導体素子収納用パッ
ケージとそのリッドは、該リッドを形成するセラミック
板の半田層対応部位の周方向に、または前記下地金属層
の周方向に高低差を形成することで、前記半田層表面の
半田層長さ方向に高低差を形成した構成としている。
【0010】また、本発明の半導体素子収納用パッケー
ジとそのリッドは、前記構成において、セラミック板
の半田層対応部位の周方向に形成する高低差を、該セラ
ミック板の半田層対応部位の周方向に厚み勾配または凹
凸部を設けた構成、また下地金属層の周方向に形成す
る高低差を、該下地金属層の周方向に厚み勾配または凹
凸部を設けた構成としている。
【0011】
【作用】本発明の半導体素子収納用パッケージとそのリ
ッドは、半田層の表面に高低差が形成されているので、
該リッドによってパッケージ本体を封止する際に、該封
止タイミングにずれを生じさせて、内部圧力によるガス
をスムーズに外部に逃がすことができると共に、内部閉
じ込めガス残量を少なくできる。
【0012】また、本発明の半導体素子収納用パッケー
ジとそのリッドは、該リッドを形成するセラミック板の
半田層対応部位の周方向に、または前記下地金属層の周
方向に高低差を形成しているので、該高低差に沿って半
田層を形成することで、該リッドの表面に形成される半
田層の厚みに関係なく、該半田層の表面に高低差が形成
できる。例えば、セラミック板の半田層対応部位の周方
向に厚み勾配または凹凸が形成されている場合は、該セ
ラミック板の表面に下地金属層を印刷・形成し、更にそ
の上に半田層を印刷・形成することで、該半田層表面に
該セラミック板の表面の稜線に沿う高低差が形成でき
る。
【0013】また、セラミック板の外周縁部を平面形状
とし、該外周縁部に形成する下地金属層の周方向に厚み
勾配または凹凸が形成されている場合は、該下地金属層
の表面の高低差に沿って半田層を印刷・形成すること
で、該半田層表面に該下地金属層の表面の稜線に沿う高
低差が形成できる。
【0014】
【実施例】以下、図面を参照しながら、図1〜図3は、
本発明の第1の実施例に使用するセラミック製リッドを
示し、図1は平面図、図2は図1のA−A断面図、図3
は半導体素子収納用パッケージの封止状態の断面図、図
4は表面に半田層を形成したリッド厚み差と半田飛散発
生率との関係を説明するグラフ、図1、図5、図6は、
本発明の第2の実施例に使用するセラミック製リッドを
示し、図5は図1のA−A断面図に対応する断面図、図
6は下地金属の形成方法を説明する断面図である。
【0015】−実施例1− 本実施例の半導体素子収納用パッケージは、PGAタイ
プのパッケージであって、概略すると、パッケージ本体
1とセラミック製リッド2とからなる。そして、パッケ
ージ本体1には、その中央に半導体素子を収納するため
のキャビティ部3を有し、キャビティ部3の周囲上面に
ピン4が設けられ、セラミック製リッド2には、セラミ
ック板5の外周縁部6に下地金属層7が設けられ、下地
金属層7上に封止部材としての半田層8を設けられてい
る。
【0016】セラミック板5は、アルミナセラミック等
の電気絶縁材料からなる矩形状の絶縁基体であって、そ
の外周縁部6にセラミック板周方向に沿うセラミック板
厚み勾配が形成されている。すなわち、セラミック板5
の外周縁部6において、外側縁角部9,9・・のセラミ
ック板厚みcが、外周縁辺部10,10・・のセラミッ
ク板厚みdに比べて厚く形成され、セラミック板周縁方
向に沿って高低差板が形成されている。
【0017】そして、セラミック板厚みは、セラミック
板5の大きさによって異なるが、例えば、25mm×2
5mmのものにあっては、外周縁角部9,9・・のセラ
ミック板厚みcが、0.87mm程度、外周縁辺部1
0,10・・のセラミック板厚みdが、0.80mm程
度とされていて、緩やかな曲線または直線による勾配で
形成されている(図2参照)。なお、該曲線または直線
は、形成精度等によっては、該曲線または直線に沿う小
さな波形となることもあり、このような線も含む。ここ
で、該セラミック板周縁方向に沿う高低差は、通常、プ
レス金型によって形成される。
【0018】また、セラミック板5の外周縁部6の上に
は、厚み10〜20μmの下地金属層7が形成されてい
る。ここで、下地金属層7は、半田がセラミックと濡れ
ないため、直接セラミック上に半田層を形成できないこ
とに対処して設けられたものである。下地金属層7は、
Ag,Ag−Pt,Ag−Pd,Mo−Mn,Mo,
W,Ti等の厚膜メタライズをスクリーン印刷し、焼成
して形成され、そして、その上面に半田層8が形成され
ている。半田層8は、上記厚膜メタライズにNiメッキ
を施し、その上面に形成するようにしてもよい。この構
成の場合、Niメッキ層が、厚膜メタライズの半田くわ
れを防止するように作用するため、封止後の温度サイク
ル試験等の信頼性が向上する。
【0019】半田層8は、融点が250℃以上で、組成
が、Pb,Sn,In,Bi,Ag,Sbの一部もしく
は全部を含む半田を用いていて、下地金属層7を覆うよ
うに溶着されている。ここで、半田層8は、セラミック
板5の外周縁部6にセラミック板厚み勾配が形成されて
いて、その上面に形成される下地金属層7も該セラミッ
ク板厚み勾配に対応して均一厚みで印刷されているの
で、外観上、半田層側面形状が、高低差を有する形状を
形成する。
【0020】ところで、セラミック板5のセラミック板
厚みcとセラミック板厚みdとの厚み差は、25mm×
25mmのセラミック板にあっては、40μm以上とす
ることが好ましい。これは、表面に半田層を形成したリ
ッド厚み差と半田飛散発生率(スプラッター発生率)と
の関係を試験した結果得られた数値であり(図4参
照)、該リッド厚み差を、20μmの場合、半田飛散発
生率が20%程度であるのに対し、該リッド厚み差を、
40μm以上とすることで、半田飛散発生率を0%とす
ることができる。
【0021】そして、本実施例による半導体素子収納用
パッケージは、セラミック製リッド2をパッケージ本体
1の上面に、半田層8側を下側にして載置し、かつバ
ネ、クリップ等を介して押し付けセットした後、通炉す
ると、半田層8が溶けると共に、該半田によって、パッ
ケージ本体1のキャビティ部3が封止できる。ここで、
半田層8は、セット時、リッド厚みが厚く形成されてい
る外周縁角部9,9・・の半田層8a部分のみがパッケ
ージ本体1と接触状態にあるが、加熱による温度上昇に
より、該半田層8aの半田が、リッド厚みの薄い外周縁
辺部10,10・・の半田層8bに濡れ広がり、徐々
に、外側縁辺部10,10・・がクローズし、パッケー
ジ本体1内の内部ガスがスムーズに大気中に排出され、
また該クローズ時に、シールパスの狭い部位がなくな
る。
【0022】なお、本実施例では、リッドの半田層を形
成する反対側は平坦であるとした例だが、必要なのは、
半田層形成側のセラミック板高低差のみである。したが
って、半田層を形成しない側の形状は、どのようになっ
ていてもかまわない。例えば、図7のように半田層を形
成しない側の形状を半田層形成側と平行にし、セラミッ
ク板厚みを均一としても良い。
【0023】−実施例2− 本実施例の半導体素子収納用パッケージは、実施例1に
おいて、図5に示すように、下地金属層7に金属層長さ
方向に金属層厚みの厚い部位7aと金属層厚みの薄い部
位7bを設け、該両部位間の稜線を曲線状または直線状
に形成し、セラミック板5上に金属層厚み勾配を形成し
た構成よりなる。
【0024】すなわち、セラミック板5の外周縁部6
に、金属層長さ方向に金属層厚みの厚い部位7aと金属
層厚みの薄い部位7bを設けた下地金属層7が形成さ
れ、下地金属層7を設けたセラミック板5の外周縁角部
9,9・・の厚みcが、外周縁辺部10,10・・の厚
みdに比べて厚く形成され、セラミック板周縁方向に沿
って厚み勾配を形成した構成とされている。そして、下
地金属層7の上には、均一厚みの半田層8が形成され、
外観上、半田層側面形状が、半田層高低差を有する形状
に形成されている。
【0025】そして、本実施例の半導体素子収納用パッ
ケージは、通常、図6に示すように、セラミック板5の
外周縁部6の上に、Ag,Ag−Pt,Ag−Pd,M
o−Mn,Mo,W,Ti等の厚膜メタライズを所望厚
みになるように複数回スクリーン印刷して形成してい
る。そして、本実施例の半導体素子収納用パッケージに
あっても、実施例1の半導体素子収納用パッケージと同
様に、半田層高低差を正確で、かつ簡単に形成すること
ができる。
【0026】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、前述した実施例におい
てはリッドの高低差の稜線を曲線状に形成した構成で説
明したが、直線状に形成した構成としてもよい。また前
述した実施例においては、セラミック製リッドの外周縁
角部のリッド高さを、外周縁部辺部のリッド高さに比べ
て高くしてなる構成で説明したが、半田濡れ広がりが良
好な構成であれば、リッド高さの高い部位は、外周縁部
の任意の1〜3箇所でもよく、また5箇所以上の部位に
形成してもよいことは当然である。
【0027】
【発明の効果】以上の説明より明らかなように、本発明
の半導体素子収納用パッケージとそのリッドは、該リッ
ドを形成するセラミック板の半田層対応部位の周方向
に、または前記下地金属層の周方向に高低差を形成して
いるので、該高低差に沿って半田層を形成することで、
該半田層の表面に高低差が形成でき、例えば、セラミッ
ク板の半田層対応部位の周方向に厚み勾配または凹凸が
形成されている場合は、該セラミック板の表面に下地金
属層を印刷・形成し、更にその上に半田層を印刷・形成
することで、該半田層表面に該セラミック板の表面の稜
線に沿う高低差を、正確でかつ簡単に形成することがで
きるという効果を有する。
【0028】また、セラミック板の外周縁部を平面形状
とし、該外周縁部に形成する下地金属層の周方向に厚み
勾配または凹凸が形成されている場合は、該下地金属層
の表面の高低差に沿って半田層を印刷・形成すること
で、該半田層表面に該下地金属層の表面の稜線に沿う高
低差を、正確でかつ簡単に形成することができるという
効果を有する。
【0029】従って、本発明によれば、外観上の半田層
厚み勾配を正確で、かつ容易に形成でき、封止の際に、
パッケージ本体の凹所の内部ガスをスムーズに排出して
内部閉じ込めガス残量を少なくでき、気密性にすぐれて
該ガスによる半田の飛散を防止し、該パッケージ本体や
ピン等への異物付着や汚れを防止できる半導体素子収納
用パッケージとリッドを提供できる。
【図面の簡単な説明】
【図1】 第1の実施例に使用するセラミック製リッド
の平面図である。
【図2】 図1のA−A断面図である。
【図3】 半導体素子収納用パッケージの封止前と封止
後の断面図である。
【図4】 表面に半田層を形成したリッド厚み差と半田
飛散発生率との関係を説明するグラフである。
【図5】 第2の実施例に使用するセラミック製リッド
を示し、図1A−A断面に対応する断面図である。
【図6】 下地金属層を形成方法を示す断面図である。
【図7】 他の実施例におけるリッドを示し、図1A−
A断面に対応する断面図である。
【図8】 従来例を示し、図8(a)はリッドの平面
図、図8(b)は側面図、図8(c)は半導体素子収納
用パッケージの封止状態の断面図である。
【図9】 半田飛散の状態を説明するための説明図であ
る。
【符号の説明】
1・・・パッケージ本体、2・・・セラミック製リッ
ド、3・・・キャビティ部、4・・・ピン、5・・・セ
ラミック板、6・・・外周縁部、7・・・下地金属層、
8・・・半田層、9・・・外周縁角部、10・・・外周
縁辺部、c・・・外周縁角部の厚み、d・・・外周縁辺
部の厚み

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 内部に半導体素子を収納する凹所を有す
    るパッケージ本体と、セラミック板の外周縁部に下地金
    属層を介して封止部材としての半田層を設けたセラミッ
    ク製リッドを有し、該パッケージ本体上に該セラミック
    製リッドを該半田層を介して取着し、前記凹所を気密封
    止する半導体素子収納用パッケージにおいて、該セラミ
    ック製リッドとして、前記セラミック板の半田層対応部
    位の周方向に高低差を形成し、または前記下地金属層の
    周方向に高低差を形成することで、前記半田層表面の半
    田層長さ方向に高低差を形成したリッドを用いてなるこ
    とを特徴とする半導体素子収納用セラミックパッケー
    ジ。
  2. 【請求項2】 セラミック板の外周縁部上面周方向に形
    成する高低差を、該セラミック板の半田層対応部位の周
    方向に厚み勾配または凹凸部を設けることにより形成し
    てなる請求項1に記載の半導体素子収納用セラミックパ
    ッケージ。
  3. 【請求項3】 下地金属層の周方向に形成する高低差
    を、該下地金属層の周方向に厚み勾配または凹凸部を設
    けることで形成してなる請求項1に記載の半導体素子収
    納用セラミックパッケージ。
  4. 【請求項4】 セラミック板の外周縁部に下地金属層を
    介して封止部材としての半田層を設けたセラミック製リ
    ッドにおいて、該セラミック板の半田層対応部位の周方
    向に高低差を形成し、または前記下地金属層の周方向に
    高低差を形成することで、前記半田層表面の半田層長さ
    方向に高低差を形成してなることを特徴とするセラミッ
    ク製リッド。
  5. 【請求項5】 セラミック板の外周縁部上面周方向に形
    成する高低差を、該セラミック板の半田層対応部位の周
    方向に厚み勾配または凹凸部を設けることで形成してな
    る請求項4に記載のセラミック製リッド。
  6. 【請求項6】 下地金属層の周方向に形成する高低差
    を、該下地金属層の周方向に厚み勾配または凹凸部を設
    けることで形成してなる請求項4に記載のセラミック製
    リッド。
JP23568593A 1993-08-27 1993-08-27 半導体素子封止用パッケージとそのリッド Pending JPH0766316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23568593A JPH0766316A (ja) 1993-08-27 1993-08-27 半導体素子封止用パッケージとそのリッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23568593A JPH0766316A (ja) 1993-08-27 1993-08-27 半導体素子封止用パッケージとそのリッド

Publications (1)

Publication Number Publication Date
JPH0766316A true JPH0766316A (ja) 1995-03-10

Family

ID=16989699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23568593A Pending JPH0766316A (ja) 1993-08-27 1993-08-27 半導体素子封止用パッケージとそのリッド

Country Status (1)

Country Link
JP (1) JPH0766316A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1024913A (ja) * 1996-07-10 1998-01-27 Takeda Giken Kogyo:Kk 熱風による加熱方法とその装置
JP2014067849A (ja) * 2012-09-26 2014-04-17 Seiko Epson Corp 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子機器及び移動体機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1024913A (ja) * 1996-07-10 1998-01-27 Takeda Giken Kogyo:Kk 熱風による加熱方法とその装置
JP2014067849A (ja) * 2012-09-26 2014-04-17 Seiko Epson Corp 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子機器及び移動体機器

Similar Documents

Publication Publication Date Title
US4070749A (en) Method of manufacturing liquid crystal display devices
JP2000228451A (ja) 電子部品
JPH0766316A (ja) 半導体素子封止用パッケージとそのリッド
FR2272483B1 (ja)
US5825086A (en) Ceramic lid assembly for semiconductor packages
JPH10501656A (ja) 半導体デバイス及びその量産方法
JP2511136Y2 (ja) 電子部品用メタルパッケ―ジ
JP3218483B2 (ja) 半導体パッケージ用セラミックリッド、及び半導体パッケージの製造方法
JPH01244651A (ja) セラミックパッケージ型半導体装置
JPH1140223A (ja) 気密端子およびその形成方法
JP3155146B2 (ja) 半導体パッケージ封止用リッドとそのリッドを用いたパッケージおよびそのリッドの製造方法
JPH06140523A (ja) 半導体素子収納用パッケージ
JPH0713229Y2 (ja) 半導体素子収納用パッケージ
JP2001308213A (ja) セラミックパッケージの封止方法と封止構造
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JPH03185754A (ja) 半導体装置
US4056306A (en) Liquid crystal display device and method of manufacturing the same
JPH08213499A (ja) セラミック製パッケージ基体、セラミック製パッケージ及び前記パッケージ基体を用いた封着方法
JP3951529B2 (ja) 陽極接合方法
JPH09266263A (ja) 電子部品パッケージ封止用リッドとパッケージ
JPH02270352A (ja) 電子部品用パッケージ
JPH043499Y2 (ja)
JP2543149Y2 (ja) 半導体素子収納用パッケージ
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPH05144999A (ja) 半導体素子収納用パツケージ