JPH0766242A - 電子素子アセンブリおよび再加工方法 - Google Patents

電子素子アセンブリおよび再加工方法

Info

Publication number
JPH0766242A
JPH0766242A JP6187088A JP18708894A JPH0766242A JP H0766242 A JPH0766242 A JP H0766242A JP 6187088 A JP6187088 A JP 6187088A JP 18708894 A JP18708894 A JP 18708894A JP H0766242 A JPH0766242 A JP H0766242A
Authority
JP
Japan
Prior art keywords
carrier
chip
assembly
encapsulant
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6187088A
Other languages
English (en)
Other versions
JP2662190B2 (ja
Inventor
Barbara L Gutierrez
バーバラ・ラリサ・ガッティレッツ
Cheng-Yuan Yu
チェン−ユアン・ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0766242A publication Critical patent/JPH0766242A/ja
Application granted granted Critical
Publication of JP2662190B2 publication Critical patent/JP2662190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 非粘着離型コーティングをチップとキャリア
との間の全ての面に適用することによって、チップやＭ
ＣＭがテストによって「不合格」になった時に、再加工
が簡単に行なえる回路モジュールを提供すること。 【構成】 本発明は、非粘着離型コーティング９をチッ
プ１とキャリア３との間の全ての面に付着する。離型コ
ーティングはスプレー等により、チップとキャリアとの
間に塗着され、薄い液体膜を形成する。この膜は、後に
適用され硬化する硬質ポリマ・カプセル材１１の固着を
防ぐ。従って、チップやＭＣＭがテストによって「不合
格」となった時に、再加工は比較的簡単に行なえる。モ
ジュールのチップとキャリアとの間のハンダ接続７がリ
フローされ、チップが取り外される。ハンダのリフロー
温度はカプセル材１１の融点よりも低く、カプセル材１
１は、チップやキャリアに固着することはないので、乾
燥布で拭うだけでよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、個別半導体素子（チッ
プやＩＣ）またはシングル・チップやマルチチップを含
むモジュールがはんだづけされたＰＣＢ（プリント回路
基板）を経済的に効率よく再加工する方法を提供する。
具体的には、非粘着性の再加工可能なコーティングをチ
ップとＰＣＢとの間に塗布することで、チップを囲むカ
プセル材がＰＣＢに固着するのを防ぎ、はんだのリフロ
ー後にチップを取り外すことができる。
【０００２】
【従来の技術】ポリマ物質を使用したチップやマルチチ
ップ・モジュール（ＭＣＭ）のカプセル化すなわち封止
はこの技術分野で知られている。集積回路素子をカプセ
ル化する理由の１つは、外部の汚染物の侵入を防ぐため
にチップの入出力点を密封することである。また、固い
ポリマ物質は、基板またはキャリアであるＰＷＢに対し
てチップやモジュールを保持する働きがある。一般的に
チップやＭＣＭは、それが固定されるキャリアと比較す
ると熱膨張係数が異なる。そのためこのような物質は、
コンピュータ・システム内部で動作温度にまで加熱され
た時に同じ特性を示すことがない。つまりチップやＭＣ
Ｍと、それがセットされるキャリア基板との間には通常
は熱膨張係数（ＴＣＥ）の不一致がある。ＴＣＥが一致
しないということは、チップやＭＣＭは温度の増加に対
して膨張の割合がキャリアとは異なるということであ
り、そのためにチップとキャリアを接続する入出力点に
応力が生じる。この問題を解決する方法としてはこれま
で、チップとキャリアの間にカプセル材すなわち封止材
を配置するなどの方法がある。カプセル材はチップをキ
ャリアに機械的に接合し、膨張による応力を幾らか緩和
する。
【０００３】当業者には明らかなように、コンピュータ
・システム等で用いられるようキャリア基板にセットさ
れるチップ、ＭＣＭ、その他の電子素子のうち、製造時
テストに合格しない素子はかなりの数になる。そのよう
な場合は、チップをキャリアから取り外し、テストで良
品とされた他のＩＣと交換しなければならない。この交
換のことを一般には「再加工（リワーク）」といい、不
良チップが良品と交換されてシステムがまたテストされ
る。製造面から言えば、出来るだけ再加工を避けるため
にチップやＭＣＭをカプセル化の前にテストすることは
効率的でありコストの削減につながる。再加工はコスト
と時間のかかるプロセスだからである。しかしテストを
行なうにしても、相当数の素子の再加工は依然必要であ
る。従って、キャリアの再加工にかかる時間と労力を最
小限にすることは、コンピュータ産業にとって大きな課
題である。
【０００４】従来のシステムはチップとキャリアとの間
に単体の物質をセットする。例えば米国特許第５０８６
５５８号は、チップと基板との間にインタポーザをセッ
トし、比較的弱い接着剤を使ってインタポーザを基板に
接合し、比較的強い接着剤でチップに接合する。インタ
ポーザは熱可塑性物質であり、再加工時にチップに固定
されたまま残る。これは基板に接合するための接着剤が
弱いからである。
【０００５】IBM Technical Disclosure Bulletin、Vo
l．34、No．2、July 1991、pages 181-182 は、キャリ
アにワイヤ接合され、ワイヤの破断をなくすためにカプ
セル化されるチップを示している。再加工を補助するた
めに、回路基板とエポキシのカプセル材との間に離型層
が用いられる。この離型層はチップと基板との間には用
いられない。
【０００６】米国特許第４６０４６４４号に示されるチ
ップ接続法では、有機物質が間に挟まれ、チップと基板
に接合される。この接合材は、熱膨張係数の不一致によ
りモジュールにかかる応力を少なくするために用いられ
る。また接合材が必要になるのはチップの周囲部分だけ
であり、チップと基板の界面の中央付近には用いられな
い。
【０００７】米国特許第５０８９４４０号及び同第５１
２１１９０号はそれぞれ、熱膨張係数の不一致を小さく
するためにチップと基板との間に置かれる物質を開示し
ている。
【０００８】米国特許第４５８２５５６号は、銅か銅合
金のリード・フレームのカプセル化を開示している。カ
プセル材には離型剤が追加される。これにより硬化した
カプセル材をリード・フレームを形成する金型から離す
ことができる。
【０００９】
【発明が解決しようとする課題】従来の技術は、チップ
と基板との間にカプセル物質を使用したモジュールを短
時間で効率よく再加工できるような物質を示していない
ことがわかる。従って、ここで求められるのは、マルチ
チップ・モジュールの再加工を低コストに効率よく行な
える方法及び装置である。
【００１０】
【課題を解決するための手段】本発明は、従来の技術と
は対照的に、キャリアからカプセル材を除去することな
く、チップやＭＣＭをキャリアから簡単に素早く取り外
すことができる方法及び装置を提供する。
【００１１】チップやＭＣＭは、一般的には、Ｃ４（co
ntrolled collapse chip connect）、ＳＢＣ（solder b
all connect）、Ｃ４Ｘ（miniature SBC modules）等の
ようにチップを直接接続する方法によりキャリアに接続
される。このような方法では、チップ／ＭＣＭとキャリ
アとの間にスペースが残る。これははんだボール、接続
パッド等の高さによる。このスペースは通常、ＴＣＥの
不一致による応力を除去するためにチップとキャリアの
両方に接合する物質で埋められる。一方、本発明では、
チップとキャリアとの間のすべての面に非粘着離型コー
ティングを付着する。本発明の離型コーティングは、後
で塗布され硬化する硬質ポリマ・カプセル材の固着を防
ぐために、薄い液体膜またはポリマ膜が形成されるよう
にスプレー等によってチップとキャリアとの間に塗着さ
れる。従って、チップやＭＣＭがテストで「不良」にな
った場合に、再加工は比較的簡単に行なえる。モジュー
ルのチップとキャリアとの間のはんだはリフローされ、
チップが取り外される。はんだリフロー温度はカプセル
材の融点より低く、カプセル材はチップやキャリアに固
着しないから、乾燥した布等で拭い落とすだけで除去で
きる。
【００１２】
【実施例】図１は、本発明を採用できる代表的な回路モ
ジュールの例である。図の集積回路素子１のはんだボー
ル５は、ＩＣ素子とプリント配線基板のようなキャリア
基板３の電気的接続を可能にする。キャリア３は、中に
回路化された導線が形成されたＦＲ４ガラス・エポキシ
物質から形成することができる。本発明はまた、コンピ
ュータ・システム内でキャリアに固定されたインタポー
ザ基板上に複数のチップが配置されたマルチチップ・モ
ジュールの使用にも関係する。つまり、ここで述べる本
発明の用途は、チップだけをキャリアに接続することに
とどまらず、ＤＣＡ法でキャリアに固定される電子素子
も含まれるとみなすことができる。図１に戻って、図の
接続パッド７は、チップ１に面したキャリアの表面にあ
る。パッド７はスズ／鉛はんだから成り、キャリア上の
入出力点に位置する。その配置パターンははんだボール
５に対応し、チップとキャリアの入出力点との間に電気
的接続が得られる。本発明の実施例の場合、前記のＣ４
技術を用いて、チップ１上にはんだボール５を形成す
る。
【００１３】図２は、本発明のカプセル化装置を利用し
た図１の構造を示す。図のチップ１からは、はんだボー
ル５が伸びている。接続はんだパッド７がリフローさ
れ、はんだボール５と接触する。この例では、パッド７
のはんだ組成物は、はんだボール５よりも融点が低く、
はんだボール５はほとんど影響を受けずに残る。当業者
には明らかなように、はんだ組成物は濡れ性がよく、パ
ッド７のリフローしたはんだは、はんだボール５に十分
に結合する。
【００１４】再び図１を参照する。チップ１の下側、は
んだボール５の外面、及びキャリアの上面の間には空隙
２がある。この空隙はパッド７がリフローされた後も残
る。つまり、チップ１とキャリア３の物理的接触は、は
んだボール５とリフロー・パッド７を通してのみ生じ
る。チップとキャリアとの間の残りのスペースは空いて
おり、従来の装置ではこれが、チップとキャリアの両方
に接着するエポキシ、ポリマ等のカプセル材で埋められ
る。一方、本発明では、チップ１の下側、はんだボール
５の外面、リフロー・パッド７の外面、及びキャリア３
の上面の露出部分が非粘着コーティング９によって完全
に覆われる。すなわち、非粘着コーティング９は、それ
がカプセル材１１に接触する唯一の物質になるように塗
布される。そのため、カプセル材１１とチップ１、キャ
リア３、及び入出力接続５、７との間に非粘着障壁が得
られ、コンピュータ・システムの製造時に必要な再加工
作業の効率が大幅に改良される。
【００１５】非粘着コーティング９があれば、カプセル
材１１がチップ１の下側またはキャリア３の上側に接着
或いは結合しない。従来の装置はこのような接着を用い
ていたが、これはＴＣＥの不一致にはチップとキャリア
のアセンブリをこの種の固着により垂直方向にしっかり
と保持する必要があると考えられてきたためである。し
かし、広範なテストの結果、ＴＣＥの不一致があること
から、チップ／キャリア（またはＭＣＭ／キャリア）ア
センブリ（またはモジュール）を適切に保持するために
は、水平保持だけ十分に間に合うことが判明した。ま
た、この水平保持はカプセル材自体の張力によって得ら
れ、カプセル材をチップやキャリアに接合する必要はな
い。本発明の非粘着コーティング９によれば、カプセル
材１１はチップとキャリアの入出力界面に対してＴＣＥ
の不一致を補償する良好な保持機能を与えると共に、カ
プセル材がチップとキャリアの表面に接着しないため、
モジュールの再加工が可能になる。
【００１６】図３は、複数のチップ１、１ａが配置され
たキャリア３の平面図である。図からわかるように、こ
の例の場合、３つのチップ１が本発明の非粘着コーティ
ング９を使用し、コーティング９は、チップ１とキャリ
ア３との間に位置し、チップ１の周囲端を越えてキャリ
ア３の外側に伸びる。図のチップ１ａは、本発明を利用
しないものでもよく、例えばチップとキャリアの表面と
の間にスペースのない標準ピン・スルー・ホール型チッ
プである。ここにチップ１ａを示しているのは、入出力
構成が異なるチップを持つモジュールに本発明を適用で
き、本発明が、チップがすべてＤＣＡ型のモジュールに
制限されるものではないことを示すためである。当業者
には明らかなように、他のピン・スルー・ホール構成に
は、チップとキャリアとの間にスペースを持つ型のもの
も知られており、これらは本発明のカプセル化と再加工
の方法を採用することができる。
【００１７】図４は、図２によく似た立面断面図である
が、はんだボール接続の様子を示している。ＳＢＣ法は
先に述べたＣ４構造とよく似ているが、はんだボール５
ａは一般には、Ｃ４はんだボール５よりも直径が大き
い。また入出力接続パッド１３を有するインタポーザ１
ａが用いられる。パッド１３はスズ／鉛はんだから成
り、キャリア３に配置される入出力パッド７と同時にリ
フローする。空隙２はインタポーザ１ａの下側、リフロ
ー入出力パッド１３、７の外面、及びはんだボール５ａ
の外面によって形成される。この構造は少し異なるが、
本発明はＣ４やＳＢＣの接続とは無関係に、またチップ
１やインタポーザ１ａ（ＭＣＭ内）がキャリア３に固定
されるかどうかとも無関係に、同じように有効である。
すなわち、非粘着コーティング９は空隙２を形成する露
出面に位置するので、カプセル材１１は非粘着コーティ
ング９にしか接触せず、インタポーザ１ａやキャリア３
には接触しない。この構造により、必要な水平保持が得
られ、インタポーザ１ａとキャリア３とのＴＣＥの不一
致を補償する。
【００１８】ここでわかるように、チップとキャリアの
接続構造が異なる場合でも本発明を採用することができ
る。また図５には、本発明の適用を考慮したもう１つの
構造を示している。図のキャリア３も入出力パッド７を
含む。このモジュールの場合、入出力パッド７に対応す
る（及びこれにはんだづけされる）リード１５を持つチ
ップ１がキャリア３に配置される。このＤＣＡ構造はＴ
ＡＢ（tape automatedbonding）技術でよく、その場
合、チップ１はフレキシブル・プリント配線基板である
テープ上に位置し、テープはリールで供給される。テー
プは対応する受け側のキャリアにチップが隣接してこれ
に接続されるようにリールから繰出される。次にアセン
ブリの温度が上げられて入出力パッド７がリフローす
る。冷却後、非粘着コーティング９がモジュールにスプ
レーされる。最後にカプセル材１１ａが、スプレー、コ
ーティング等によってチップ１に置かれる。カプセル材
１１ａは、チップ１の表面とキャリア３の非粘着コーテ
ィングに接触することがわかる。つまり、チップ１を取
り外す必要がある場合には、パッド７のはんだがリフロ
ーされ、チップが（カプセル材と共に）取り除かれる。
ＬＣＣＣ（leadless ceramic chip carrier）やＴＳＯ
Ｐ（thin small outline package ）等の他の構造で
も、非粘着コーティングを使用可能であり、本発明の適
用対象である。
【００１９】ここで、液体の非粘着コーティング９をチ
ップ１の下側、キャリア３の上面、及びはんだボール５
とリフロー・パッド７の外面に付着する、本発明の一例
について説明する。最初、チップは図２に示すようにキ
ャリアに固定される。この時、接続パッド７がリフロー
によりはんだボール５に接続する。次に非粘着液体コー
ティング９が、チップ１の下側から空隙２にスプレー等
によって適用される。液体のこの薄い非粘着コーティン
グ９は、後に塗布され硬化する固いポリマのカプセル材
１１の固着を防ぐ膜になる。ただし、非粘着コーティン
グ９は、その適用時にチップとキャリアとの間のポリマ
・カプセル材１１のフローを防ぐことはない。第１実施
例の場合、非粘着コーティング９としては、George Man
nRelease Agent 2300、液体シリコーン、または過フッ
素化液（perfluorinatedliquid）等、薄く、均一で、ピ
ンホールのない非粘着コーティングを形成できる低表面
エネルギー液が使用できる。低表面エネルギーとは、非
粘着コーティングの固着特性がキャリアやチップの表面
に対して弱いことを示す。ピンホールのない均一なコー
ティングは、後で塗布されるカプセル材がチップやキャ
リアの表面にピンホールを通して接合するのを防ぐ。適
切なカプセル材は、熱膨張係数が低く、非粘着コーティ
ングの融点よりもかなり低い温度で硬化する高モジュラ
スのカプセル材である。好適なカプセル材にはHysol 54
2-5等のポリマ物質がある。
【００２０】以下、本発明を用いたモジュールの再加工
の改良性を例をあげて説明する。チップ１をキャリアに
接続した後、液体の非粘着コーティング９は、チップ／
キャリア界面にスプレーされる。非粘着コーティング物
質は、図３に示したようにモジュールの周囲から外側に
延びるように付着されるべきである。チップ１の下側、
キャリア３の上面、及びはんだボール５とパッド７の外
面が非粘着コーティング９で覆われる。次にモジュール
が室温で最低１２時間は放置され、キャリア３上の溶剤
を蒸発させる。次にチップとキャリアとの間の空隙２に
カプセル材１１を供給する。これは、モジュールを９０
℃まで予熱し、カプセル材を３〜４分かけてモジュール
の３つの側面部からカプセル材を空隙２全体に浸透（wi
ck）させる標準的なプロセスによって行うことができ
る。カプセル材は次に対流オーブンで１００℃で２時間
硬化される。
【００２１】次にモジュールの電気テストを行なう場合
には、モジュールがコンピュータ・システムや電子素子
に適格かどうか判断される。チップ（またはＭＣＭ）が
「合格」なら、キャリアがコンピュータ・システムのア
ダプタ・スロットにセットされる。チップが「不合格」
の場合はモジュールの再加工が必要である。その場合、
非粘着コーティングを有するカプセル化したチップ／キ
ャリアのアセンブリを持つモジュールが、ホット・プレ
ート等の加熱装置にセットされ、パッド７のはんだ組成
物がリフローする点まで温度が上げられる。例えば、ス
ズ６３％、鉛３７％のはんだの再加工温度は約２３０℃
である。はんだをリフローする再加工温度はカプセル材
の融点よりも低い。通常、はんだのリフローには３０秒
乃至１分半かかる。はんだのリフロー後、チップかＭＣ
Ｍを掴み、ゆっくり回転させて引離すと、キャリアの入
出力パッドから外れる。もちろん、チップを取り外す際
の補助手段として、へら型装置等の器具を使用してもよ
い。チップの掴み、回転、引離しに他の器具も使用でき
る。不良チップが取り除かれれば、キャリアが室温まで
冷却される。残ったはんだ片は乾燥布や綿棒で取り除け
る。溶剤は必要ない。
【００２２】このプロセスは、非粘着コーティング物質
の融点がはんだのリフロー温度より高い限りは、チップ
やモジュールをキャリアに接続するために用いられるど
のようなはんだ合金にも応用できる。このようにして、
キャリアからカプセル材を洗い流す作業がなくなるか
ら、モジュールを簡単に再加工でき、時間と労力が大幅
に節約される。
【００２３】もちろん別種の物質を本発明の非粘着コー
ティングとして使用することもできる。現在の環境問題
を考慮すれば、可能な限り安全且つ毒性のない物質を使
用することが大切である。つまり、水性もしくは水をベ
ースにした物質が望ましい。テストの結果、非粘着コー
ティング９には水をベースにしたいくつかの物質が、目
立った性能劣化なく使用できることがわかった。他の好
適な物質としては、George Mann Aqualease 6101等のポ
リシロキサン／シリコーンの水性乳濁液、ポリ・テトラ
フルオロエチレンの水性乳濁液、フッ化ポリビニリデン
の水性乳濁液等がある。これらの物質は、水性、無毒、
不燃、低粘度の一般的な液体に属し、非導電性、非腐食
性、非粘着性の障壁層をキャリアとチップ（またはＭＣ
Ｍ）に被着することができる。水性コーティングは必ず
しも低表面エネルギーではないが、被着膜はそうなるこ
とが多い。広範なテストの分析データ、実験データをみ
ると、ＴＣＥの不一致を補償するのに十分な保持機能が
モジュールに与えられ、またAqualease 6101の１０％蒸
留水溶液を使用して１６個のモジュールが正常に取り外
され（試行１６回）、キャリアのはんだマスク支持体に
は損傷がないことが示された。これは水性物質の有効性
を示している。また、３％と低い離型剤濃度で適切な分
離特性が得られることもわかった。
【００２４】水性非粘着物質を適用するプロセスは上記
のプロセスに似ている。水性非粘着コーティングは、ス
プレー、浸漬、ブラッシング等で適用され、水分は１０
０℃の赤外線オーブン等で１０分間の加熱により取り除
かれる。カプセル材の適用と再加工は前記と同じであ
る。
【００２５】本発明の他の実施例では、非粘着コーティ
ングとして熱可塑性物質も用いられる。場合によって
は、チップとキャリアのはんだ接続に対して機械的保護
強度を高める必要がある。その場合は、チップ／ＭＣＭ
をキャリアに組付けるために、軟化点がパッド７に用い
られるはんだ合金の融点よりも低い熱可塑性ポリマ溶液
を使用できる。熱可塑性物質はスプレー等により、モジ
ュールの一辺に沿って塗布され、その下に浸透する。カ
ード上の溶剤の量と熱可塑性物質の濃度は、溶剤の蒸発
後に、ピンホールのない薄膜がチップ１の下側、キャリ
ア３の上面、及びはんだボール５とパッド７の外面に残
るように制御される。この膜はカプセル材がキャリアに
固着するのを防ぐが、熱可塑性膜はモジュールに固着
し、カプセル材は熱可塑性膜に固着するので、カプセル
化されたはんだジョイントの機械的保護機能が強化され
る。熱可塑性物質は、カプセル材の空隙２（図２）への
浸透に干渉しない。塗着後、カプセル材は熱可塑性膜の
軟化点より低い温度で硬化する。好適な実施例では、熱
可塑性物質にCase Corp．のHumiseal 1B73を使用した。
熱可塑性膜の軟化点をはんだリフロー温度より低くする
ことが重要である。そうでなければ、チップ／ＭＣＭを
はんだリフロー温度でキャリアから取り外すことはでき
ない。再加工の場合、はんだリフロー温度は所要の最低
温度である。もちろん、アクリル、ポリマ等、耐湿性、
成膜性がよく、軟化点がはんだの融点より低い他の物質
も本発明に適用できるとみられる。
【００２６】以下、熱可塑性物質を用いた好適な実施例
について説明する。モジュール（上述のＤＣＡ法により
形成）の一端に沿ってアクリル溶液を適用し、約１０秒
乃至２０秒、チップ／ＭＣＭの下に浸透させる。２９．
５％のHumiseal 1B73 と７０．５％のプロピレン・カー
ボネートのアクリル溶液を使った結果、良好な結果が得
られた。プロピレン・カーボネートは溶液に添加する
と、固体成分を少なくするシンナーとして働く。シンナ
ーのないHumiseal 1B73 はキャリアとチップ／ＭＣＭを
被覆するが、濃厚な膜を形成するので、カプセル材がは
んだジョイント（ボール５とパッド７−図２）の間に浸
透してこれを１００％満たすことはない。この点が重要
である。薄められた熱可塑性物質の固体成分は約７％で
ある。シンナーはまた、乾燥時に蒸発を遅くするので、
ピンホールのない膜の形成にも役立つ。
【００２７】熱可塑性膜を持つモジュールは次に、１０
０℃の対流オーブンで約２時間半の間乾燥される。カー
ドは次に予め約９０℃乃至１００℃まで加熱され、カプ
セル材、すなわちエポキシ、ポリマ等の固いカプセル材
がディスペンス・ニードルを使用して、連続帯の形で適
用され、チップ／ＭＣＭとキャリアとの間の３つの側面
部に浸透するようにされる。カプセル材が第４の側面部
から流れ出た時、モジュールは１００％充填されてい
る。カプセル化モジュールは次に、用いられたカプセル
物質の型に応じて硬化される。Hysol 542-5 の場合、硬
化には１００℃で２時間かかる。
【００２８】テストで「不良」となった熱可塑性非粘着
膜を持つモジュールの再加工では、モジュールがチップ
／ＭＣＭとキャリアの接続に用いられるはんだのリフロ
ー温度より高い３０℃乃至４０℃まで加熱される。この
例では、スズ６３％、鉛３７％のはんだが用いられ、モ
ジュールはホットプレートで２２０℃まで加熱された。
もちろんホットプレートの代わりに他の加熱装置を使用
することもできる。この温度で、はんだ接続部はリフロ
ーして溶融状態にあり、熱可塑性膜は軟化し柔軟性があ
る。チップ／ＭＣＭは掴まれ、ゆっくり回転を加えて緩
められ、キャリアから引離される。チップ／ＭＣＭを取
り外した後、キャリアが冷却され、次に塩素等の溶剤に
より熱可塑性膜の残物が取り除かれる。これでキャリア
を再処理し、新しいチップやＭＣＭに取り付ける用意が
できる。
【００２９】このように、ほとんどのモジュールに非粘
着コーティングを利用できることがわかる。カプセル材
は構成素子ではなくこのコーティングに固着し、チップ
／ＭＣＭをモジュールからクリーンに取り外すことがで
きるので、キャリアを乾燥布で拭うだけでよい。機械的
保持強度を高める必要がある場合には、熱可塑性非粘着
膜を使用すればよく、その場合には、キャリアから熱可
塑性残物を取り除くために溶剤を使用する必要がある。
考慮すべき選択は、適度な保持機能で再加工を容易にす
る方法を取るか、または機械的保持を強化する代わりに
再加工の困難性を増す方法をとるかである。
【００３０】
【発明の効果】非粘着性の再加工可能なコーティングを
チップとＰＣＢとの間に適用することにより、チップを
囲むカプセル材がＰＣＢに固着しなくなり、はんだのリ
フロー後にチップを取り外すことができる。従って、チ
ップ、ＩＣ等の個別半導体素子またはシングル・チップ
やマルチチップを含むモジュールがはんだづけされたプ
リント回路基板の再加工が経済的に効率よく行なえる。
【図面の簡単な説明】
【図１】複数のはんだボールがプリント回路基板上に配
置された半導体素子の立面図である。
【図２】本発明に従ってＣ４入出力接続点がＰＣＢに接
続され、非粘着性または熱可塑性のコーティングが塗布
されたチップまたはＭＣＭ（マルチチップ・モジュー
ル）の断面図である。
【図３】複数のチップまたはＭＣＭが接続され、本発明
の非粘着コーティングがその周囲に伸びたＰＣＢの立面
図である。
【図４】ＳＢＣ（はんだボール接続）がＭＬＣ（多層セ
ラミック）とＰＣＢとの間の個別接続パッドに用いられ
たＭＬＣモジュールに共通の接続を示す断面図である。
【図５】本発明の非粘着コーティングを使用できる「グ
ロブトップ」型構造の立面図である。
【符号の説明】
１ 集積回路素子 ２ 空隙 ３ キャリア基板 ５ はんだボール ７ 接続パッド ９ 非粘着コーティング １１ カプセル材 １３ 入出力接続パッド １５ リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン−ユアン・ユ アメリカ合衆国78733、テキサス州オース ティン、ウエストン・レーン 1008

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】少なくとも１つの電子素子が固定されたキ
    ャリアを含むアセンブリであって、 上記素子と上記キャリアを電気的に接続する手段と、 上記電気的接続手段を保持するカプセル化手段と、 上記カプセル化手段が上記キャリア、電気的接続手段及
    び素子に固着するのを防ぐ手段とを含む、アセンブリ。
  2. 【請求項２】上記カプセル化手段が上記キャリアと上記
    素子との間に配置され、上記固着防止手段にのみ接触す
    る、請求項１記載のアセンブリ。
  3. 【請求項３】上記固着防止手段が非粘着コーティング物
    質から成る、請求項２記載のアセンブリ。
  4. 【請求項４】上記非粘着コーティング物質がシリコーン
    か過フッ素化液体から成る、請求項３記載のアセンブ
    リ。
  5. 【請求項５】上記非粘着コーティングが水溶性物質から
    成る、請求項３記載のアセンブリ。
  6. 【請求項６】上記非粘着コーティングが熱可塑性物質か
    ら成る、請求項３記載のアセンブリ。
  7. 【請求項７】上記電気的接続手段が、上記素子上に配置
    されたはんだボールと上記キャリア上に配置された電気
    接続パッドとを含む、請求項３記載のアセンブリ。
  8. 【請求項８】少なくとも１つの電子素子が固定されたキ
    ャリアを含むアセンブリの再加工方法であって、 上記素子を上記キャリアに電気的に接続するステップ
    と、 カプセル材が上記キャリア、電気接続手段、及び素子に
    固着するのを防ぐためにカプセル材付着領域に非粘着コ
    ーティング物質を付着するステップと、 上記カプセル材を付着するステップと、 上記素子と上記カプセル材の両方を上記キャリアから取
    り外すステップとを含む再加工方法。
  9. 【請求項９】上記取外しステップが、 上記アセンブリを上記電気接続の融点より高く、上記カ
    プセル材の融点より低い温度まで加熱するステップと、 上記素子を上記キャリアから機械的に取り外すステップ
    と、 上記カプセル材を上記キャリアから除去するステップと
    を含む、請求項８記載の再加工方法。
  10. 【請求項１０】上記カプセル材が、上記素子を覆い、上
    記固着防止手段に接触するように配置された、請求項１
    記載のアセンブリ。
  11. 【請求項１１】上記素子が集積回路素子であり、上記キ
    ャリアがフレキシブル基板である、請求項１０記載のア
    センブリ。
  12. 【請求項１２】上記固着防止手段が非粘着物質である、
    請求項１１記載のアセンブリ。
  13. 【請求項１３】上記非粘着物質がシリコーンか過フッ素
    化液体から成る、請求項１２記載のアセンブリ。
  14. 【請求項１４】上記非粘着物質が水溶性物質から成る、
    請求項１３記載のアセンブリ。
JP6187088A 1993-08-20 1994-08-09 電子素子アセンブリおよび再加工方法 Expired - Lifetime JP2662190B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/109,562 US5371328A (en) 1993-08-20 1993-08-20 Component rework
US109562 1998-07-02

Publications (2)

Publication Number Publication Date
JPH0766242A true JPH0766242A (ja) 1995-03-10
JP2662190B2 JP2662190B2 (ja) 1997-10-08

Family

ID=22328329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6187088A Expired - Lifetime JP2662190B2 (ja) 1993-08-20 1994-08-09 電子素子アセンブリおよび再加工方法

Country Status (3)

Country Link
US (1) US5371328A (ja)
EP (1) EP0639857A1 (ja)
JP (1) JP2662190B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179520A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置の封止部材の取り外し方法
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2019021668A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体パッケージ及びその製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5471017A (en) * 1994-05-31 1995-11-28 Texas Instruments Incorporated No fixture method to cure die attach for bonding IC dies to substrates
US5600099A (en) * 1994-12-02 1997-02-04 Augat Inc. Chemically grafted electrical devices
US5896276A (en) * 1994-08-31 1999-04-20 Nec Corporation Electronic assembly package including connecting member between first and second substrates
US5976910A (en) * 1995-08-30 1999-11-02 Nec Corporation Electronic device assembly and a manufacturing method of the same
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
US5891257A (en) * 1996-11-08 1999-04-06 International Business Machines Corporation Tool for removing protective encapsulants
US5840215A (en) * 1996-12-16 1998-11-24 Shell Oil Company Anisotropic conductive adhesive compositions
US5726391A (en) * 1996-12-16 1998-03-10 Shell Oil Company Thermosetting Encapsulants for electronics packaging
US5912282A (en) * 1996-12-16 1999-06-15 Shell Oil Company Die attach adhesive compositions
US6316528B1 (en) 1997-01-17 2001-11-13 Loctite (R&D) Limited Thermosetting resin compositions
US6274389B1 (en) 1997-01-17 2001-08-14 Loctite (R&D) Ltd. Mounting structure and mounting process from semiconductor devices
JP3543902B2 (ja) * 1997-01-17 2004-07-21 ヘンケル ロックタイト コーポレイション 半導体装置の実装構造および実装方法
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US5904497A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for semiconductor assembly which includes testing of chips and replacement of bad chips prior to final assembly
US5998876A (en) * 1997-12-30 1999-12-07 International Business Machines Corporation Reworkable thermoplastic hyper-branched encapsulant
US6111323A (en) * 1997-12-30 2000-08-29 International Business Machines Corporation Reworkable thermoplastic encapsulant
WO1999035187A1 (en) 1998-01-07 1999-07-15 Georgia Tech Research Corporation Reworkable epoxy underfill encapsulants
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
DE19839760A1 (de) * 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US20020014688A1 (en) 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6528345B1 (en) 1999-03-03 2003-03-04 Intel Corporation Process line for underfilling a controlled collapse
US6238948B1 (en) 1999-03-03 2001-05-29 Intel Corporation Controlled collapse chip connection (C4) integrated circuit package that has a fillet which seals an underfill material
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6332988B1 (en) 1999-06-02 2001-12-25 International Business Machines Corporation Rework process
JP2001217279A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 高密度実装装置
US6574861B1 (en) 2001-04-11 2003-06-10 Applied Micro Circuits Corporation System and method for solder ball rework
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10250541B9 (de) * 2002-10-29 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US6857557B2 (en) * 2002-12-20 2005-02-22 Intel Corporation Low temperature microelectronic die to substrate interconnects
DE102004020173B4 (de) * 2004-04-24 2014-02-20 Robert Bosch Gmbh Mikrostrukturiertes Bauelement und ein Verfahren zum Herstellen eines mikrostrukturierten Bauelements
US8450148B2 (en) * 2006-12-14 2013-05-28 Infineon Technologies, Ag Molding compound adhesion for map-molded flip-chip
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
JP2012004329A (ja) * 2010-06-17 2012-01-05 Elpida Memory Inc 半導体装置の製造方法
US9338885B2 (en) 2014-07-07 2016-05-10 International Business Machines Corporation Ball grid array rework
WO2016073049A1 (en) 2014-08-11 2016-05-12 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
WO2016118209A2 (en) 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10396269B2 (en) 2015-11-05 2019-08-27 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
CN110324956B (zh) * 2018-03-30 2022-05-20 广州市信宏洗衣机械有限公司 一种多层电路板的散热装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848932A (ja) * 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS6021534A (ja) * 1983-07-15 1985-02-02 Seiko Epson Corp 回路実装構造
JPH02234447A (ja) * 1989-03-07 1990-09-17 Nec Corp 半導体集積回路素子の接続方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
US3707039A (en) * 1970-06-03 1972-12-26 Sperry Rand Corp Termination arrangement for wire devices
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4238528A (en) * 1978-06-26 1980-12-09 International Business Machines Corporation Polyimide coating process and material
US4582556A (en) * 1982-11-22 1986-04-15 Olin Corporation Adhesion primers for encapsulating epoxies
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848932A (ja) * 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS6021534A (ja) * 1983-07-15 1985-02-02 Seiko Epson Corp 回路実装構造
JPH02234447A (ja) * 1989-03-07 1990-09-17 Nec Corp 半導体集積回路素子の接続方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179520A (ja) * 2013-03-15 2014-09-25 Nichia Chem Ind Ltd 発光装置の封止部材の取り外し方法
US9755121B2 (en) 2013-03-15 2017-09-05 Nichia Corporation Method of detaching sealing member of light emitting device
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法
US10553457B2 (en) 2014-06-26 2020-02-04 Sony Corporation Semiconductor device to suppress warpage of the semiconductor device
JP2019021668A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
JP2662190B2 (ja) 1997-10-08
EP0639857A1 (en) 1995-02-22
US5371328A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US5659203A (en) Reworkable polymer chip encapsulant
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US6590287B2 (en) Packaging method and packaging structures of semiconductor devices
US6265776B1 (en) Flip chip with integrated flux and underfill
US7166491B2 (en) Thermoplastic fluxing underfill composition and method
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
EP0876689A2 (en) Method of forming electrical interconnects using isotropic conductive adhesives and connections formed thereby
US20020135986A1 (en) Electronic device and a method of manufacturing the same
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
US8907501B2 (en) Method of packaging a die
JP2008091408A (ja) 半導体装置およびその製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JPS6244851B2 (ja)
JP3271404B2 (ja) チップ部品の端子接続方法
JPH0558659B2 (ja)
JP2003224161A (ja) 半導体パッケージ及びその製造方法
JPH07226419A (ja) 半導体装置及びその製造方法
JP2004047726A (ja) 垂直接続用導体バンプ内蔵接着シートの製造方法
JPH0766210A (ja) バンプ電極の形成方法
JPH11145320A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20070912

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080912